CN113782594B - 一种半导体器件 - Google Patents
一种半导体器件 Download PDFInfo
- Publication number
- CN113782594B CN113782594B CN202111336485.8A CN202111336485A CN113782594B CN 113782594 B CN113782594 B CN 113782594B CN 202111336485 A CN202111336485 A CN 202111336485A CN 113782594 B CN113782594 B CN 113782594B
- Authority
- CN
- China
- Prior art keywords
- metal
- field plate
- grid
- substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 174
- 229910052751 metal Inorganic materials 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000003475 lamination Methods 0.000 claims abstract description 8
- 150000002739 metals Chemical class 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请提供一种半导体器件，涉及半导体技术领域，包括：衬底；设置于衬底上的半导体叠层；依次设置于半导体叠层上的钝化层和第一介质层；源极金属、漏极金属和栅极金属依次贯穿第一介质层和钝化层以分别与半导体叠层接触；设置于钝化层和第一介质层之间的场板金属，场板金属位于栅极金属和漏极金属之间。场板金属能够辅助源极场板对栅脚处的电场进行调制，便于提高电场调制效果，并且有利于减小栅极金属的栅帽体积（栅场板体积），从而降低Cgd和Cgs，使得电场调制与Cgd和Cgs之间具有较好的平衡。由于场板金属靠近栅极金属设置，因此，还可以有效的屏蔽沟道处来自漏极的电势线，防止器件自激振荡。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件。
背景技术
对于射频GaN器件，在高频工作下，寄生电容对器件的射频性能有着显著影响，其中栅源之间的寄生电容（Cgs）、栅漏之间的寄生电容（Cgd）的大小，对器件的射频性能有着重要的影响。因此，通常来讲需要降低Cgs和Cgd从而提高器件射频性能。
现有器件为降低Cgd，通常会将栅帽做的较小，这会导致栅脚处电场较为集中，峰值电场过高，造成器件耐压降低，使得器件可靠性受到影响。此外，现有器件通常通过制作源极场板来屏蔽来自介质层内的电势线，但是对于来自沟道的电势线屏蔽效果较差。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件，能够在电场调制和降低Cgs、Cgd之间达到较好的平衡，同时，有效屏蔽沟道处来自漏极的电势线。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种半导体器件，包括：衬底；设置于衬底上的半导体叠层；依次设置于半导体叠层上的钝化层和第一介质层；还包括源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属依次贯穿第一介质层和钝化层以分别与半导体叠层接触；设置于钝化层和第一介质层之间的场板金属，场板金属位于栅极金属和漏极金属之间，且场板金属与栅极金属不接触。
可选的，半导体器件还包括设置于栅极金属上的第二介质层以及设置于第二介质层上的源极场板。
可选的，栅极金属在衬底的正投影与场板金属在衬底的正投影相交。
可选的，源极场板在衬底的正投影位于场板金属在衬底的正投影和漏极金属在衬底的正投影之间。
可选的，场板金属与源极场板或源极金属连接。
可选的，场板金属为浮空场板。
可选的，栅极金属包括相互连接的栅脚和栅帽，栅脚与半导体叠层接触，栅帽位于第一介质层上。
可选的，在第一介质层上设置有空腔，栅帽在衬底的正投影覆盖空腔在衬底的正投影。
可选的，场板金属部分位于空腔。
可选的，半导体器件包括多个场板金属，多个场板金属自栅极金属至漏极金属方向依次间隔设置。
本申请的有益效果包括：
本申请提供了一种半导体器件，包括：衬底；设置于衬底上的半导体叠层；依次设置于半导体叠层上的钝化层和第一介质层；还包括源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属依次贯穿第一介质层和钝化层以分别与半导体叠层接触；设置于钝化层和第一介质层之间的场板金属，场板金属位于栅极金属和漏极金属之间，且场板金属与栅极金属的间距小于场板金属与漏极金属的间距。通过场板金属能够辅助源极场板对栅脚处的电场进行调制，便于提高电场调制效果，从而提高器件的耐压和可靠性，并且有利于减小栅极金属的栅帽体积（栅场板体积），从而降低Cgd和Cgs，使得电场调制与Cgd和Cgs之间具有较好的平衡。由于场板金属位于栅极金属和漏极金属之间，还可以进一步的降低Cgd，提升器件的射频性能，且由于场板金属靠近栅极金属设置，因此，还可以有效的屏蔽沟道处来自漏极的电势线，防止器件自激振荡。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种半导体器件的制备状态示意图之一；
图2为本申请实施例提供的一种半导体器件的制备状态示意图之二；
图3为本申请实施例提供的一种半导体器件的制备状态示意图之三；
图4为本申请实施例提供的一种半导体器件的制备状态示意图之四；
图5为本申请实施例提供的一种半导体器件的制备状态示意图之五；
图6为本申请实施例提供的一种半导体器件的制备状态示意图之六；
图7为本申请实施例提供的一种半导体器件的结构示意图；
图8为本申请实施例提供的另一种半导体器件的结构示意图；
图9为本申请实施例提供的再一种半导体器件的结构示意图；
图10为本申请实施例提供的又一种半导体器件的结构示意图。
图标：100-衬底；110-半导体叠层； 120-源极欧姆金属；130-漏极欧姆金属；140-钝化层；150-场板金属；160-第一介质层；170-栅极金属；180-第二介质层；190-源极场板；200-源极互连金属；210-漏极互连金属。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种半导体器件，如图5所示，包括：衬底100，在衬底100上设置半导体叠层110，在半导体叠层110上设置钝化层140，在钝化层140上设置第一介质层160。为了形成具有栅控功能的主动器件，半导体器件还包括源极金属、漏极金属和栅极金属170，其中，源极金属和漏极金属依次贯穿第一介质层160和钝化层140以分别与半导体叠层110形成欧姆接触，栅极金属170也同样依次贯穿第一介质层160和钝化层140从而与半导体叠层110形成肖特基接触。在钝化层140和第一介质层160之间还设置有场板金属150，通过钝化层140能够将场板金属150与半导体叠层110隔离，通过第一介质层160与栅极金属170隔离。且场板金属150位于栅极金属170和漏极金属之间，场板金属150不与栅极金属170接触。如此，通过场板金属150能够辅助源极场板190对栅脚处的电场进行调制，便于提高电场调制效果，从而提高器件的耐压和可靠性，并且有利于减小栅极金属170的栅帽体积（栅场板体积），从而降低Cgd和Cgs，使得电场调制与Cgd和Cgs之间具有较好的平衡。由于场板金属150位于栅极金属170和漏极金属之间，还可以进一步的降低Cgd，提升器件的射频性能，且由于场板金属150靠近栅极金属170设置，因此，还可以有效的屏蔽沟道处来自漏极的电势线，防止器件自激振荡。
在一些实施方式中，当栅极金属170与场板金属150间隔设置，且栅极金属170在衬底100的正投影与场板金属150在衬底100的正投影具有交叠区域时，能够使得栅极金属170的栅帽（栅场板）距离沟道更远，有利于进一步的减小栅极寄生电容。
在一些实施方式中，可以通过以下制备方法制作上述器件：
如图1所示，首先提供一种衬底100，该衬底100可以是用于承载半导体集成电路元器件的基材，例如GaN、GaAs、SiC等。然后在该衬底100上沉积半导体叠层110，沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，本申请对其不做限定，具体可以根据实际需求进行合理选择。
半导体叠层110可以是一层、两层或多层，设置时应当结合器件类型进行合理选择，本申请不对其做限制，当半导体器件为HEMT器件时，半导体叠层110可以包括沟道层和势垒层，在一些实施例中，沟道层可以是GaN层，势垒层可以是AlGaN层；在另一些实施例中，沟道层可以是AlGaAs层，势垒层可以是InGaP层等，当然，半导体叠层110还可以包括成核层、缓冲层、***层等等，以使得半导体器件具有较佳的性能。
如图2所示，在半导体叠层110上继续制作源极欧姆金属120和漏极欧姆金属130，制作的方式可以是通过光刻、蒸发或溅射、金属剥离等工艺形成。源极欧姆金属120和漏极欧姆金属130可以是同步骤制作。在制作源极欧姆金属120和漏极欧姆金属130时，可以在金属剥离后，对晶圆进行高温热处理（一般温度可以是大于500℃）从而使得金属合金化，金属与下方的半导体叠层110形成欧姆接触。
如图3所示，在半导体叠层110上形成源极欧姆金属120和漏极欧姆金属130后，继续沉积整层的钝化层140，即钝化层140覆盖器件的上表面。然后通过光刻、蒸镀、金属剥离等工艺形成场板金属150。
如图5所示，形成场板金属150后，继续沉积整层的第一介质层160，并且通过刻蚀第一介质层160和钝化层140，从而形成栅槽，通过栅槽制作栅极金属170，并且使得栅极金属170与半导体叠层110形成肖特基接触。场板金属150位于栅极金属170和漏极欧姆金属130之间，并且场板金属150靠近栅极金属170设置，场板金属150与栅极金属170不接触，具有一定的间距。
如图6所示，形成栅极金属170后，可以继续沉积整层的第二介质层180。如图7所示，可以在第二介质层180上制作源极场板190。此外，还可以通过依次刻蚀第二介质层180、第一介质层160和钝化层140，从而在源极欧姆金属120上打开源极窗口，在漏极欧姆金属130之上打开漏极窗口，然后通过源极窗口制作源极互连金属200，通过漏极窗口制作漏极互连金属210，并且漏极互连金属210与漏极欧姆金属130接触，源极互连金属200与源极欧姆金属120接触，如此，分别形成源极金属和漏极金属。当然，源极场板190、源极互连金属200和漏极互连金属210可以是同步骤制作。
可选的，如图7、图9和图10所示，源极场板190在衬底100的正投影可以与栅极金属170在衬底100的正投影相交，即二者的正投影具有交叠区域，如此，源极场板190能够对栅极金属170形成全包或半包的结构形式，能够具有较好的屏蔽作用。
可选的，场板金属150可以与源极场板190或源极金属连接，从而使得场板金属150能够与源极金属形成同电位，即场板金属150在此实施方式中，可以作为源极场板190之用，二者共同对电场进行调制以及屏蔽漏极电场。当场板金属150与源极场板190连接时，可以在垂直衬底100方向上通过互连孔实现二者的互连。当场板金属150与源极金属连接时，可以绕过栅极金属170实现与源极金属的连接。当然，本实施例中并不限定场板金属150与源极场板190或源极金属连接的方式，应当理解，无论何种连接方式均属于本申请的范围之内。
可选的，场板金属150为浮空场板，换言之，场板金属150不与任何其它金属或电极连接或接触，其自身属于独立的金属块，根据电容电极原理，在源漏栅电极具有电压后，浮空场板自身的电势能够进行自适应的改变。
可选的，如图8所示，源极场板190在衬底100的正投影位于场板金属150在衬底100的正投影和漏极金属在衬底100的正投影之间，即场板金属150在衬底100的正投影与源极场板190在衬底100的正投影不相交，由于场板金属150能够对栅极金属170附近的电场进行调制，因此，源极场板190的设置位置可以朝向远离栅极金属170的方向设置，如此，能够增加源极场板190和栅极金属170之间的间距，从而进一步的降低Cgs。
可选的，如图1至图10所示，栅极金属170包括相互连接的栅脚和栅帽，栅脚与半导体叠层110接触，栅帽位于第一介质层160上。
可选的，如图9所示，在第一介质层160上设置有空腔，栅帽在衬底100的正投影覆盖空腔在衬底100的正投影，在制作时，可以通过刻蚀第一介质层160形成空腔，然后在空腔中填充牺牲层，并进行刻蚀牺牲层和钝化层140，从而形成栅极槽，制作栅极金属170后，掏空填充于空腔内的牺牲层。在一些实施方式中，场板金属150可以部分位于空腔，即场板金属150的一端可以深入空腔，且场板金属150与栅极金属170之间仍具有一定的间距。在一些实施方式中，场板金属150可以位于空腔之外。通过设置空腔，利用空气能够进一步的降低Cgs。
可选的，如图10所示，半导体器件包括多个场板金属150，多个场板金属150自栅极金属170至漏极金属方向依次间隔设置，如此，能够进一步的提高对电场的调制效果，缓解栅极周围的电场峰值，提高器件的耐压性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (7)
1.一种半导体器件，其特征在于，包括：
衬底；
设置于所述衬底上的半导体叠层；
依次设置于所述半导体叠层上的钝化层和第一介质层；
还包括源极金属、漏极金属和栅极金属，所述源极金属、所述漏极金属和所述栅极金属依次贯穿所述第一介质层和所述钝化层以分别与所述半导体叠层接触；
设置于所述钝化层和所述第一介质层之间的场板金属，所述场板金属位于所述栅极金属和所述漏极金属之间，且所述场板金属不与所述栅极金属接触；
所述栅极金属包括相互连接的栅脚和栅帽，所述栅脚与所述半导体叠层接触，所述栅帽位于所述第一介质层上；
在所述第一介质层上设置有空腔，所述栅帽在所述衬底的正投影覆盖所述空腔在所述衬底的正投影；
所述场板金属部分位于所述空腔。
2.如权利要求1所述的半导体器件，其特征在于，还包括设置于所述栅极金属上的第二介质层以及设置于所述第二介质层上的源极场板。
3.如权利要求1所述的半导体器件，其特征在于，所述栅极金属在所述衬底的正投影与所述场板金属在所述衬底的正投影相交。
4.如权利要求2所述的半导体器件，其特征在于，所述源极场板在所述衬底的正投影位于所述场板金属在所述衬底的正投影和所述漏极金属在所述衬底的正投影之间。
5.如权利要求2所述的半导体器件，其特征在于，所述场板金属与所述源极场板或所述源极金属连接。
6.如权利要求1所述的半导体器件，其特征在于，所述场板金属为浮空场板。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个所述场板金属，多个所述场板金属自所述栅极金属至所述漏极金属方向依次间隔设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111336485.8A CN113782594B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111336485.8A CN113782594B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782594A CN113782594A (zh) | 2021-12-10 |
| CN113782594B true CN113782594B (zh) | 2022-03-15 |
Family
ID=78957012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111336485.8A Active CN113782594B (zh) | 2021-11-12 | 2021-11-12 | 一种半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782594B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114744024B (zh) * | 2022-06-13 | 2022-08-26 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4245689B2 (ja) * | 1998-06-12 | 2009-03-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5700501B2 (ja) * | 2010-07-23 | 2015-04-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| KR102154336B1 (ko) * | 2014-01-09 | 2020-09-10 | 한국전자통신연구원 | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 |
| TWI626742B (zh) * | 2015-06-18 | 2018-06-11 | 台達電子工業股份有限公司 | 半導體裝置 |
| CN111048581B (zh) * | 2019-12-23 | 2022-03-22 | 电子科技大学 | 一种类空气桥型源场板结构的金刚石场效应晶体管 |
| CN113437136A (zh) * | 2021-06-28 | 2021-09-24 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
-
2021
- 2021-11-12 CN CN202111336485.8A patent/CN113782594B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782594A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004022B2 (en) | Field effect transistor | |
| US8853749B2 (en) | Ion implanted and self aligned gate structure for GaN transistors | |
| JP6448865B1 (ja) | 半導体装置およびその製造方法 | |
| US20130193487A1 (en) | High electron mobility transistors with field plate electrode | |
| US20120175631A1 (en) | ENHANCEMENT MODE GaN HEMT DEVICE WITH GATE SPACER AND METHOD FOR FABRICATING THE SAME | |
| CN211578757U (zh) | 高电子迁移率晶体管 | |
| JP2013175777A (ja) | マルチゲート半導体デバイス | |
| WO2021189182A1 (zh) | 半导体装置及其制造方法 | |
| JP2001085670A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| CN110896099B (zh) | 半导体器件 | |
| US20240222444A1 (en) | Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices | |
| WO2022179096A1 (zh) | 集成肖特基二极管的碳化硅mosfet器件及其制备方法 | |
| JP6874928B2 (ja) | 半導体装置 | |
| CN113782594B (zh) | 一种半导体器件 | |
| JP3169124B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US10573734B1 (en) | High electron mobility transistor and method for forming the same | |
| JP6147018B2 (ja) | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| CN113437039A (zh) | 一种半导体器件及其制备方法 | |
| TWI521641B (zh) | 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法 | |
| CN113436975B (zh) | 一种半导体器件及制备方法 | |
| CN113793806A (zh) | 一种半导体器件及制备方法 | |
| JP6978151B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7550785B1 (en) | PHEMT structure having recessed ohmic contact and method for fabricating same | |
| US20210125834A1 (en) | Method for manufacturing a gate terminal of a hemt device, and hemt device | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |