CN113782542B - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN113782542B CN113782542B CN202110990859.1A CN202110990859A CN113782542B CN 113782542 B CN113782542 B CN 113782542B CN 202110990859 A CN202110990859 A CN 202110990859A CN 113782542 B CN113782542 B CN 113782542B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- conductive
- substrate
- oxide sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 97
- 239000010410 layer Substances 0.000 claims abstract description 536
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000005468 ion implantation Methods 0.000 claims abstract description 58
- 239000002346 layers by function Substances 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims description 60
- 239000002245 particle Substances 0.000 claims description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 229910052760 oxygen Inorganic materials 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000470 constituent Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052743 krypton Inorganic materials 0.000 claims description 7
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052724 xenon Inorganic materials 0.000 claims description 7
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052754 neon Inorganic materials 0.000 claims description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000000523 sample Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052814 silicon oxide Inorganic materials 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000003860 storage Methods 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 239000002210 silicon-based material Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910001423 beryllium ion Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供一种三维存储器的制造方法，包括：在衬底的第一表面形成延伸至衬底中的沟道柱；其中，沿沟道柱的径向，沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；从衬底的第二表面去除衬底，以显露沟道柱的第一端部；其中，第二表面为衬底的第一表面的相反面；去除第一端部显露的功能层，以显露沟道层；其中，显露的沟道层被氧化形成氧化子层；形成覆盖氧化子层的第一导电层；在形成第一导电层后，对氧化子层进行第一离子注入，以破坏氧化子层的连续性；在进行第一离子注入后，对第一导电层和所述氧化子层进行热处理，以使沟道层与所述第一导电层电连接。
Description
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着半导体制造工艺的不断提高，工艺特征尺寸越来越小，存储器件的储存密度越来越高。为了满足更高的存储密度需求，三维结构的存储器件被开发出来。3D NAND存储器因其写入速度快，擦除操作简单，具有更高的储存密度等优势，获得了广泛的应用。
现有的3D NAND存储器，包括沿着垂直方向堆叠的多个储存单元，在单位面积的晶圆上可以成倍地提高存储密度，同时可以降低成本。相关技术中，通常采用增加堆叠存储单元层数的手段来提高存储密度，但是在存储芯片堆叠层数不断提高的同时，工艺越来越复杂。然而，在多道工艺的转换过程中，晶圆在空气中暴露时间过长会产生缺陷，影响在该晶圆形成的结构的性能参数，最终会引起存储器件质量的下降。因此，在工艺不断复杂的同时，如何解决外部环境对晶圆工艺的影响，优化不同工艺之间的影响，减少缺陷的产生成为亟待解决的问题。
发明内容
本公开实施例的第一方面，提供一种三维存储器的制造方法，包括：
在衬底的第一表面形成延伸至所述衬底中的沟道柱；其中，沿所述沟道柱的径向，所述沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；
从所述衬底的第二表面去除所述衬底，以显露所述沟道柱的第一端部；其中，所述第二表面与所述第一表面为所述衬底的相反表面；
去除所述第一端部显露的所述功能层，以显露所述沟道层；其中，显露的所述沟道层被氧化形成氧化子层；
形成覆盖所述氧化子层的第一导电层；
在形成所述第一导电层后，对所述氧化子层进行第一离子注入，以破坏所述氧化子层的连续性；
在进行所述第一离子注入后，对所述第一导电层和所述氧化子层进行热处理，以使所述沟道层与所述第一导电层电连接。
在一些实施例中，所述方法还包括：
在形成所述第一导电层之前，对形成有所述氧化子层的所述第一端部进行第二离子注入，以形成覆盖所述第一端部的导电的第一保护层；其中，所述第一保护层用于减少氧粒子与剩余的所述沟道层反应。
在一些实施例中，
所述在衬底的第一表面形成延伸至所述衬底中的沟道柱，包括：
形成贯穿位于所述衬底的第一表面的堆叠结构、且延伸至所述衬底中的沟道孔；
形成覆盖所述沟道孔侧壁和底部的所述功能层；
形成覆盖所述功能层的所述沟道层；
在去除所述衬底前，所述方法还包括：
从所述衬底的第一表面，对所述沟道层的底部进行第三离子注入，以在所述沟道层底部和所述功能层之间形成导电的第二保护层；其中，所述第二保护层用于减少氧粒子与所述沟道层反应。
在一些实施例中，
所述氧化子层的组成粒子包括氧粒子与第一粒子；
所述在形成所述第一导电层后，对所述氧化子层进行第一离子注入，以破坏所述氧化子层的连续性，包括：
向所述氧化子层注入第二粒子，所述第二粒子轰击所述氧化子层，以断开所述氧粒子与所述第一粒子之间的化学键，并在所述氧化子层中形成缝隙。
在一些实施例中，
所述第一离子注入的注入元素包括以下至少之一：
砷元素；氪元素；氙元素；氮元素。
在一些实施例中，
所述第一离子注入的注入元素能量范围为：100千电子伏特至3兆电子伏特。
在一些实施例中，
所述对所述第一导电层和所述氧化子层进行热处理，包括：
对所述第一导电层和所述氧化子层进行退火处理，以使离子注入后的所述氧化子层和所述第一导电层形成一体结构，且使至少部分所述离子注入过程的注入元素从所述氧化子层逸出并形成气体产物。
在一些实施例中，
所述退火处理包括炉管退火、激光退火或者任意组合。
在一些实施例中，所述方法还包括：
所述方法还包括：形成覆盖所述衬底的第一表面的绝缘的隔离层；形成覆盖所述隔离层的堆叠结构；
所述去除所述第一端部显露的所述功能层，以显露所述沟道层，包括：去除所述第一端部显露的所述功能层，形成沿垂直于所述衬底的第一方向向所述堆叠结构下凹的第一凹陷；其中，剩余所述功能层的端部与所述隔离层接触。
在一些实施例中，
在形成所述沟道柱之后，所述方法还包括：
在所述衬底的第一表面的叠层结构中，形成沿垂直于所述衬底的方向贯穿所述叠层结构、并显露所述衬底的沟槽；其中，所述叠层结构包括依次交替层叠设置的多个第一绝缘层和多个牺牲层；
基于所述沟槽，去除所述叠层结构中的所述多个牺牲层，在相邻所述第一绝缘层之间形成间隙；
填充所述间隙，形成多个第二导电层；
形成覆盖所述沟槽侧壁的第二绝缘层；
利用导电材料填充包括所述第二绝缘层的所述沟槽。
本公开实施例的第二方面，提供一种三维存储器，所述三维存储器包括：
第一导电层；
堆叠结构，与所述第一导电层堆叠设置，所述堆叠结构包括交替堆叠的多个第二导电层与多个第一绝缘层；其中，一个所述第一绝缘层与所述第一导电层接触；
沟道柱，贯穿所述堆叠结构且延伸至所述第一导电层内；沿所述沟道柱的径向，所述沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；
所述沟道柱还包括：位于所述第一导电层内的第二端部，所述第二端部包括：所述沟道层以及位于所述沟道层和所述第一导电层之间的氧化子层；其中，所述氧化子层具有缝隙，所述第一导电层与所述沟道层通过所述缝隙电连接。
在一些实施例中，所述三维存储器还包括：
导电的第一保护层，位于所述氧化子层与所述第一导电层之间，且覆盖所述沟道柱的第二端部，用于减少氧粒子与所述第二端部的所述沟道层反应。
在一些实施例中，所述三维存储器还包括：
导电的第二保护层，位于所述第二端部的所述沟道层与所述功能层之间，用于减少氧粒子与所述沟道层反应。
相关技术中，通常对显露的沟道层的氧化子层进行湿蚀刻处理，然后再沉积导电材料。然而，即使是湿蚀刻去除了沟道层表面的氧化子层后，重新显露的沟道层显露时间过久，还是会继续被氧化形成氧化层，所以要严格卡控各工艺之间的间隔时间，如此，会增大产能压力和缩小工艺窗口。而且，湿蚀刻的蚀刻剂可能会对栅线隙结构中的第二绝缘层进行蚀刻，增加后续沉积的导电材料与堆叠结构中的导电层电连接的几率，进而增加由于漏电导致器件失效的几率。
本公开实施例提供的方案，采用离子注入工艺替代去除氧化子层的湿蚀刻工艺。先形成覆盖氧化子层的第一导电层，然后对氧化子层进行第一离子注入，破坏氧化子层的连续性，最后对第一导电层和氧化子层进行热处理，使沟道层与第一导电层得以电连接。
相对于相关技术，本公开实施例提供的技术方案无需执行湿蚀刻去除氧化子层的工艺，第一离子注入也不会破坏栅线隙结构，所以降低了第一导电层和堆叠结构的导电层电连接漏电的几率，有利于提高器件良率。而且，第一离子注入工艺是在第一导电层形成后进行的，第一导电层可以阻挡去除氧化子层后的沟道层与外部大气环境接触，减少了沟道层进一步氧化的几率，如此，使后续工艺之间的间隔时间得以延长，有利于缓解产能压力和扩大工艺窗口。
附图说明
图1a至1d是根据一示例性实施例示出的一种三维存储器的制造方法的示意图；
图2是根据本公开实施例示出的一种三维存储器的制造方法的流程示意图；
图3a至3g是根据本公开实施例示出的一种三维存储器的制造方法的示意图；
图4a至4d是根据本公开实施例示出的一种三维存储器的制造方法的示意图；
图5a至5b是根据本公开实施例示出的一种三维存储器的制造方法的示意图；
图6a至6c是根据本公开实施例示出的一种三维存储器的结构的示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。
图1a和1b是根据一示例性实施例示出的一种三维存储器的制造方法的示意图，该方法包括以下步骤：
步骤一：参照图1a所示，提供一半导体结构；半导体结构包括：衬底100，隔离层120和堆叠结构110，贯穿堆叠结构110和隔离层120并延伸至衬底100中的栅线隙结构13以及沟道柱14；其中，沿第一方向，堆叠结构110包括：依次交替层叠设置的多个第二导电层111和多个第一绝缘层112；
步骤二：参照图1b所示，沿沟道柱14的径向，沟道柱14包括：导电的沟道层142以及绝缘的功能层143，功能层143可包括氧化硅/氮化硅/氧化硅(ONO)的复合层。蚀刻去除衬底100，以显露沟道柱14的第一端部141，蚀刻去除第一端部141显露的功能层143，以显露沟道层142；其中，显露的沟道层142会被氧化成氧化子层147。
示例性地，蚀刻去除第一端部的工艺可以是湿法蚀刻，干法蚀刻的一种或者任意的组合工艺。
需要强调的是，沟道层材料包括单晶硅和/或多晶硅材料。在去除沟道柱之后，沟道层被显露出来。在工艺的转换过程和等待过程中，沟道层与空气直接接触，沟道层的硅会被氧化生成氧化子层。然而，这层氧化子层不是工艺所需要的，相反，氧化子层的存在会破坏后续步骤四形成的第一导电层与沟道层的电连接，影响存储器件的电性能。
步骤三：参照图1c所示，蚀刻去除氧化子层147。
示例性地，蚀刻去除氧化子层的工艺可以是湿法蚀刻，干法蚀刻的一种或者任意的组合工艺。
步骤四：参照图1d所示，导电材料覆盖第一端部141和堆叠结构110形成第一导电层170，可与沟道柱14的沟道层142电连接，作为3D NAND的阵列共源极(Array CommonSource,ACS)为存储单元供电。导电材料可以为多晶硅、单晶硅，本实施例优选为多晶硅。
第一方向可以是附图中Z方向，第二方向可以是附图中X方向，沟道柱14的径向方向可平行于X方向。
然而，在实际的存储器制造过程中，先后工艺的相互影响，会导致缺陷的产生。具体地，参照图1b所示，在去除第一端部141显露的功能层143之后，显露出沟道层142，这里的沟道层142可以是多晶硅或者单晶硅，本实施例优选为多晶硅材料。显露的沟道层142暴露在空气中，会氧化成氧化硅，所以会在显露的沟道层142表面产生氧化硅层。
为了使步骤四形成的第一导电层170能与沟道层142有良好的电连接，参照图1b所示，上述方法采用步骤三蚀刻去除氧化子层147。
例如，可使用氢氟酸(HF)湿蚀刻工艺去除氧化子层147。具体地，通过氢氟酸对氧化硅表面进行处理，在沟道层142上形成硅-氢界面，从而抑制氧化过程。
但是，如果步骤三到步骤四的时间间隔太长(工艺等待时间，Qtime)，沟道层142还是会继续氧化形成氧化子层147，依然会影响第一导电层170与沟道层142的电连接，同时过短的工艺等待时间(Q-time)会增加产能压力，限制制程窗口。
进一步地，参照图1b和图1c所示，栅线隙结构13包括第二绝缘层135和芯部134，其中第二绝缘层135包括第一子层132和第二子层133，第一子层132为介电常数比二氧化硅的介电常数高的高介电质材料，本公开实施例中优选为氧化铝材料。第二子层133为绝缘材料，包括氧化硅材料，氮化硅材料。本公开实施例中优选为氧化硅材料。
在步骤三中，现有的氢氟酸蚀刻工艺，由于氢氟酸会蚀刻栅线隙结构13中的第一子层132(氧化铝层)和第二子层133(氧化硅层)，形成沿第一方向上向堆叠结构下凹的第二凹陷150。在步骤四形成第一导电层170之后，会导致参照图1d所示的第一导电层170与第二导电层111接触，造成底部选择栅极漏电的缺陷产生。同时通过HF处理后的表面也会缓慢氧化，时间过久也会在表面形成氧化硅层，需要对制程工艺卡控比较严格的工艺等待时间，增加产能压力，限制制程窗口。
基于此，本公开实施例提供一种三维存储器的制造方法。
图2是根据本公开实施例示出的一种三维存储器的制造方法的流程示意图，图3a至3g是根据本公开实施例示出的一种三维存储器的制造方法的示意图。结合图2、图3a至图3g所示，所述方法包括以下步骤：
S100：参照图3a所示，在衬底100的第一表面形成延伸至衬底100中的沟道柱14；其中，沿沟道柱14的径向，沟道柱14包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；
S200：参照图3b所示，从衬底100的第二表面去除衬底100，以显露沟道柱14的第一端部141；其中，第二表面与第一表面为衬底100的相反表面；
S300：参照图3c所示，去除第一端部141显露的功能层143，以显露沟道层142；其中，显露的沟道层142被氧化形成氧化子层147；
S400：参照图3d所示，形成覆盖氧化子层147的第一导电层170；
S500：参照图3e所示，在形成第一导电层170后，对氧化子层147进行第一离子注入，以破坏氧化子层147的连续性；
S600：参照图3e所示，在进行第一离子注入后，对第一导电层170和氧化子层147进行热处理，以使沟道层142与第一导电层170电连接。
具体地，参照图3a所示，示例性的，衬底100的组成材料可包括：单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。本公开实施例优选为多晶硅材料。
示例性的，沟道柱14的沟道层142的组成材料可包括：单晶硅材料、多晶硅材料。本公开实施例优选为多晶硅材料。
示例性的，沟道层、功能层、第一导电层的形成方法可以是采用本领域技术人员所知的任何技术，例如低温化学气相沉积(Low Temperature ChemicalVapor Deposition，LTCVD)工艺、低压化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)工艺、快热化学气相沉积(Rapid Thermo Chemical Vapor Deposition，RTCVD)工艺、原子层沉积(Atomics Layer Deposition，ALD)工艺或者离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)工艺等。
参照图3b所示，示例性的，衬底100的去除工艺可以包括：干法蚀刻，湿法蚀刻，化学机械研磨平坦化或者上述工艺的组合。干法蚀刻气体可以包括：CF4，C2F6，NF3，Cl2，O2，NH3或者上述气体的组合。湿法蚀刻剂可以包括：HF，H3PO4，KOH或者上述溶液的组合。
在去除衬底100之后，可以在原衬底100所在位置重新形成导电层以将多个沟道结构电连接，形成为存储单元供电的阵列公共源极(ACS)。
在一些实施例中，导电层包括与沟道结构的半导体沟道接触以减小接触电阻的金属硅化物层，并且还包括与金属硅化物层接触以进一步减小总电阻的金属层。结果，可以减小作为阵列共源极的部分的半导体层(N型掺杂或P型掺杂)的厚度，而不影响阵列共源极电导。
需要强调的是，第二表面与第一表面是在垂直于衬底100表面的第一方向上相对于衬底100为参照的相对的两个表面。
参照图3c所示，在执行完步骤S200后，沟道层142被显露出来，沟道层142失去功能层143的保护，直接与外部环境接触，在制程的转换和晶圆的转移过程中，沟道层142的多晶硅或者单晶硅材料与环境中的氧元素接触被氧化成氧化硅，在沟道层142的暴露表面形成氧化子层147。其中，上述的氧元素可以来自于大气环境的氧气、湿蚀刻中的氧化性蚀刻剂(双氧水，硝酸或者其他氧化性蚀刻剂的任意组合)或者其他制程中所涉及到的氧化性元素。
示例性地，蚀刻去除第一端部141的工艺可以是湿法蚀刻，干法蚀刻的一种或者任意的组合工艺。
参照图3d所示，第一导电层170材料包括单晶硅材料、多晶硅材料、无定型非晶硅材料。
参照图3e所示，氧化子层147将显露的沟道层142与第一导电层170隔离开，影响沟道层142与第一导电层170的导电接触。对氧化子层147进行第一离子注入，使用高能粒子对氧化子层147进行物理轰击，使连续完整的氧化子层147出现碎裂或者缝隙，从而破坏氧化子层147的连续性，使沟道层142与第一导电层170得以接触。离子注入的角度，可以是与第一导电层170成0°～180°角度。离子注入元素包括砷元素、铟元素、氖元素、氩元素、氪元素、氙元素、氮元素中的一种或者任意组合。
参照图3e所示，在进行第一离子注入后，对第一导电层170和氧化层进行热处理，修复第一导电层170和沟道层142的硅晶格损伤，使第一导电层170和沟道层142更好的进行接触，优化导电连接。
本公开实施例，采用离子注入工艺替代去除氧化子层的湿蚀刻工艺。先形成覆盖氧化子层的第一导电层，然后对氧化子层进行第一离子注入，破坏氧化子层的连续性，最后对第一导电层和氧化子层进行热处理，使沟道层与第一导电层得以电连接。
本公开实施例，在去除沟道层的同时，不会破坏栅线隙结构，降低了第一导电层和堆叠结构的导电层电连接漏电的几率，有利于提高器件良率。进一步地，第一离子注入工艺是在第一导电层形成后进行的，去除氧化子层后的沟道层不会与外部环境接触，减少了沟道层进一步氧化的几率，如此，使后续工艺之间的间隔时间得以延长，有利于缓解产能压力和扩大工艺窗口。
在一些实施例中，参照图3c和图3f所示，所述方法还包括：
执行步骤S300之后，且在执行步骤S400之前，对形成有氧化子层147的第一端部141进行第二离子注入，以形成覆盖第一端部141的导电的第一保护层148；其中，第一保护层148用于减少氧粒子与剩余的沟道层142反应。
需要强调的是氧粒子，可以包括来自于氧化子层中的氧粒子，也可以包括来自于外部环境中的氧粒子。
在一些实施例中，第二离子注入可以是对氧化子层进行离子注入，在氧化子层表面形成具有离子掺杂的第一保护层。第一保护层可以减少氧化子层中的氧粒子与剩余沟道层的反应，并且第一保护层具有导电性，可与第一导电层和沟道层实现电连接，从而不影响存储器件的电性能。
在一些实施例中，第二离子注入可以是对沟道层进行离子注入，高能离子轰击氧化子层使氧化子层破碎后，穿过氧化子层到达沟道层，在沟道层表面形成具有离子掺杂的第一保护层。形成的第一保护层可以保护剩余的沟道层不与氧化子层和外部环境中的氧粒子的反应，并且第一保护层具有导电性，可与第一导电层和沟道层实现电连接，从而不影响存储器件的电性能。
在一些实施例中，第二离子注入可以是对沟道层和氧化子层进行离子注入，对沟道层和氧化子层进行离子掺杂，在氧化子层表面和沟道层表面分别形成掺杂的第一保护层。第一保护层可以减少剩余的沟道层与氧化子层和外部环境中的氧粒子的反应，并且第一保护层具有导电性，可与第一导电层和沟道层实现电连接，从而不影响存储器件的电性能。
第二离子注入的注入元素可包括砷元素、铟元素、氖元素、氩元素、氪元素、氙元素、氮元素中的一种或者任意组合。
依据迪尔-格罗夫提出的假定，晶片或多晶硅表面的电荷会影响其后续氧化过程中氧化剂到达氧化界面的速度，从而影响氧化硅层的生长速度。多晶硅在后续氧化反应中其表面的负电荷会加快氧化过程中氧化剂到达氧化界面的速度，从而加快氧化的速度，即晶片或者多晶硅层表面的负电荷越多则越容易氧化生成氧化硅层。基于此，可以通过离子注入的方式控制多晶硅表面的负电荷量来抑制氧化硅膜的生成。
在本公开实施例中，通过对显露的沟道层142和/或氧化子层147进行第二离子注入，在沟道层142的表面和/或在已经氧化的氧化子层147表面形成具有离子掺杂的导电的第一保护层148。该保护层可以控制负电荷聚集，从而抑制表面氧化膜的生长，减少剩余沟道层142的氧化程度，维持沟道层的厚度，减少存储器件失效的几率。进一步的，第一保护层具有导电性，可与第一导电层和沟道层实现电连接，不会影响存储器件的电性能。
在一些实施例中，所述方法还包括：
参照图3g所示，在衬底100的第一表面形成延伸至衬底100中的沟道柱14，包括：
形成贯穿位于衬底100的第一表面的堆叠结构110、且延伸至衬底100中的沟道孔；
形成覆盖沟道孔侧壁和底部的功能层143；
形成覆盖功能层143的沟道层142；
在去除衬底100前，所述方法还包括：
从衬底100的第一表面，对沟道层142的底部进行第三离子注入，以在沟道层142底部和功能层143之间形成导电的第二保护层149；其中，第二保护层149用于减少氧粒子与沟道层142反应。
沿着沟道柱14的径向，功能层143包括阻挡子层144、存储子层145和隧穿子层146。其中阻挡子层144可以包括氧化硅、氮氧化硅、高介电质或其任何组合。存储子层145可以包括氮化硅、氮氧化硅、硅或其任意组合。隧穿子层146可以包括氧化硅、氮氧化硅或其任意组合。在本公开实施例中，所述功能层143的组合优选为氧化硅/氮化硅/氧化硅(ONO)的复合层。
在一些实施例中，隧穿子层位于沟道层和存储子层之间。存储子层又称为电荷俘获子层，电荷俘获子层中的电荷的存储或是移除决定了半导体通道的开关状态。电荷在存储子层和沟道层之间通过隧穿子层的隧穿效应进行移动实现沟道层的导通与否，再通过编程实现存储与擦除。而且，存储子层可以存储电荷，当存储器断电后，电子被存储在存储子层中而不会丢失。
进一步的，阻挡子层位于存储子层与第二导电层之间，起到绝缘隔离作用，用于阻挡存储子层中的电荷向第二导电层运动，保证存储器性能较好。
在一些实施例中，堆叠结构110包括：依次交替层叠设置的多个第二导电层111和多个第一绝缘层112。
示例性的，多个第二导电层111的组成材料可包括：单晶硅材料，多晶硅材料，金属钨材料或者本领域已知的其他导电材料。本公开实施例优选为金属钨材料。
示例性的，多个第一绝缘层112的组成材料可包括：氧化硅材料，氮化硅材料，氮氧化硅材料或者本领域已知的其他绝缘材料。本公开实施例优选为氧化硅材料。
需要强调的是，不同的第一导电层170的组成材料可以不相同，不同的第一绝缘层112的组成材料也可以不相同。
在沟道层142形成之后，从沟道柱14顶部对沟道层142进行第三离子注入来减少沟道层142的负电荷量，在沟道层142底部与功能层143之间形成具有离子掺杂的第二保护层149。在执行步骤S200后，第二保护层149可以控制沟道层142表面负电荷的聚集，减少氧化膜的生成。第三离子注入元素包括砷元素、铟元素、氖元素、氩元素、氪元素、氙元素、氮元素中的一种或者任意组合。
在一些实施例中，所述方法还包括：
参照图3e所述，氧化子层147的组成粒子包括氧粒子与第一粒子；
所述在形成第一导电层170后，对氧化子层147进行第一离子注入，以破坏氧化子层147的连续性，包括：
向氧化子层147注入第二粒子，第二粒子轰击氧化子层147，以断开氧粒子与第一粒子之间的化学键，并在氧化子层147中形成缝隙。
示例性地，氧化子层147组成粒子中的第一粒子，可以是沟道层142中硅粒子，也可以是其他粒子。可以对沟道层142中的多晶硅层进行掺杂处理，优化沟道层142的导电性能，其中，掺杂元素可以包括硼、砷、磷、锗、镓、锑中的一种或者任意组合。如此，氧化子层147的第一粒子不仅仅只是硅粒子，氧化子层147成分也可以包括其他易于氧化的元素粒子。
第一离子注入的高能粒子轰击氧化子层147，使氧化硅的硅氧键断裂，在氧化子层147中形成缝隙，使得第一导电层170与沟道层142形成电连接。
在一些实施例中，第一离子注入的注入元素包括以下至少之一：
砷元素；铟元素；氖元素；氩元素；氪元素；氙元素；氮元素。
通过物理轰击破坏氧化子层147的连续性来实现第一导电层170和沟道层142的电连接，也可通过减少沟道层142表面负电荷聚集方式抑制氧化层的生成，还可以形成离子掺杂保护层的方式保护沟道层142不被氧化或者保护已经被部分氧化的沟道层142进一步氧化。
在一些实施例中，第一离子注入的注入元素能量范围为：100千电子伏特至3兆电子伏特。
本公开实施例中，需要第一离子注入的离子到达氧化子层表面，需要一定的能量对其进行轰击并破坏氧化子层的连续性，使得第一导电层与沟道层形成电连接。基于此，对第一离子注入的能量和深度提出要求，通过控制第一离子注入的能量来控制离子注入的深度，使离子能够接触到氧化子层达到破坏氧化子层连续性的同时，还使离子注入的离子不破坏沟道层。
在一些实施例中，所述方法还包括：
所述对第一导电层170和氧化子层147进行热处理，包括：
对第一导电层170和氧化子层147进行退火处理，以使第一离子注入后的氧化子层147和第一导电层170形成一体结构，且使至少部分离子注入过程的注入元素从氧化子层147逸出并形成气体产物。
退火处理可以修复第一导电层170和沟道层142的硅晶格损伤，使第一导电层170和沟道层142更好的进行接触，优化导电连接。
进一步地，第一离子注入元素包括氪元素、氙元素、氮元素或者其组合，在第一导电层170形成之后，通过退火热处理工艺，气体元素可以从氧化子层147中逸出，不会对第一导电层170和沟道层142的晶格产生影响，因此不会改变第一导电层的电阻，有利于保证第一导电层的导电性能。
在一些实施例中，退火处理包括炉管退火、激光退火或者任意组合。
示例性的，炉管退火工艺在炉管设备中进行，通常的工艺温度为700℃至1100℃，并且使用纯氮气作为高温退火的工艺气体，修复晶格损伤，降低电阻提高导电性能。
示例性的，激光退火工艺可包括：使用激光束照射第一导电层170表面，使第一导电层170的非晶硅或者多晶硅熔融，重新再结晶成为多晶硅，修复晶格损伤，降低电阻提高导电性能。
在一些实施例中，所述方法还包括：
参照图4a所示，形成覆盖衬底100的第一表面的绝缘的隔离层120；形成覆盖隔离层120的堆叠结构110；
步骤S300还包括：去除第一端部141显露的功能层143，以显露沟道层142，包括：去除第一端部141显露的功能层143，形成沿垂直于衬底100的第一方向向堆叠结构110下凹的第一凹陷160；其中，剩余功能层143的端部与隔离层120接触。
隔离层120设置在衬底100与堆叠结构110之间，可以包括绝缘材料层，也可包括绝缘材料和导电材料的多层材料层。
在一些实施例中，如图4a所示，隔离层120可包括：沿第一方向依次设置的第一绝缘子层121、第一导电子层122和第二绝缘子层123，第一绝缘子层121位于第一导电子层122和衬底100之间，第二绝缘子层123位于第一导电子层122和堆叠结构110之间。
第一绝缘子层121和第二绝缘子层123的材料可以为氧化硅、氮化硅、氮氧化硅中的一种，本实施例优选氧化硅；第一导电子层122材料可以为单晶硅，多晶硅中的一种，本实施例优选多晶硅。
示例性的，去除工艺可以包括：干法蚀刻，湿法蚀刻或者上述工艺的任意组合。
在一些实施例中，所述方法还包括：
参照图4b所示，在形成沟道柱14之后，在衬底100的第一表面的叠层结构中，形成沿垂直于衬底100的方向贯穿叠层结构、并显露衬底100的沟槽130；其中，叠层结构包括依次交替层叠设置的多个第一绝缘层112和多个牺牲层113。
第一绝缘层112材料可以为氧化硅、氮化硅、氮氧化硅中的一种，本公开实施例优选为氧化硅材料。
牺牲层材料可以包括氮化硅、氮氧化硅、单晶硅、多晶硅材料中的一种，本公开实施例优选氮化硅材料。
参照图4c所示，基于沟槽130，去除堆叠结构110中的多个牺牲层，在相邻第一绝缘层112之间形成间隙；
参照图4d所示，填充间隙，形成多个第二导电层111；
形成覆盖沟槽130侧壁的第二绝缘层135；
利用导电材料填充包括第二绝缘层135的沟槽130。
第二导电层111材料可以为金属钨、单晶硅、多晶硅的一种，本实施例优选为金属钨。沟槽130中填充第二绝缘层135和芯部134构成栅线隙结构13，其中，第二绝缘层135包括第一子层132和第二子层133，第一子层132为介电常数比二氧化硅的介电常数高的高介电质材料，本公开实施例中优选为氧化铝材料。第二子层133为绝缘材料，包括氧化硅材料、氮化硅材料，本公开实施例中优选为氧化硅材料。芯部134材料包括氧化硅材料、氮化硅材料、单晶硅材料、多晶硅材料、金属钨材料，根据栅线隙结构13是否作共源极引线结构来选择绝缘材料和导电材料。
下面结合图5a至图5b，详细说明本公开实施例提供的三维存储器的制造方法在晶圆键合工艺中的具体应用。
在三维存储器制造工艺中，为了实现在一片晶圆上堆叠更多的存储单元，采用在一片晶圆上制造存储单元，在另外一片晶圆上制造控制电路，最后再将两片晶圆进行键合的解决方案。
本公开实施例提供的三维存储器的制造方法，除了在单片晶圆上制造存储器，也可应用在晶圆键合工艺中。
参照图5a所示，在第一晶圆10上执行如图2所示的步骤S100、S200、S300、S400形成具有沟道柱14和第一导电层170的存储单元结构，沟道柱14第一端部141的沟道层142形成氧化子层147；第一晶圆10与第二晶圆20进行通过第一键合面180和第二键合面190进行键合，第二晶圆20上可以形成控制电路结构。
参照图5b所示，对第一晶圆10执行如图2所示的步骤S500，对氧化子层147执行对氧化子层147进行第一离子注入，以破坏氧化子层147的连续性；
S600：参照图3e所示，在进行第一离子注入后，对第一导电层170和氧化子层147进行热处理，之后执行步骤S600，以使沟道层142与第一导电层170电连接。
可以理解的是，本公开实施例所提到的三维存储器的方法在晶圆键合中的运用不仅仅局限于图5a和图5b所涉及的实施例，因为是独立晶圆之间的键合，所以本公开方法的其他的实施例都可以在第一晶圆10上使用。
下面结合图6a至6c，详细说明本公开实施例提供的一种三维存储器的具体结构。参照图6a所示，三维存储器1000包括：
第一导电层170；
堆叠结构110，与第一导电层170堆叠设置，堆叠结构110包括交替堆叠的多个第二导电层111与多个第一绝缘层112；其中，一个第一绝缘层与第一导电层接触；
沟道柱14，贯穿堆叠结构且延伸至第一导电层170内；沿沟道柱的径向，沟道柱14包括：导电的沟道层142以及围绕沟道层的绝缘的功能层143；
沟道柱14还包括：位于第一导电层170内的第二端部140，第二端部包括：沟道层142以及位于沟道层142和第一导电层170之间的氧化子层147；其中，氧化子层具有缝隙，第一导电层170与沟道层142通过缝隙电连接。
沟道层142和第一导电层170的组成材料可包括：单晶硅材料、多晶硅材料。
需要强调的是，参照图1b和图3c所示，在去除第二端部的功能层以显露出沟道层的工艺中，沟道层的多晶硅或者单晶硅会直接与外部环境的氧元素接触，被氧化成氧化硅，并在沟道层的表面形成连续的氧化子层，影响第一导电层与沟道层的电连接。其中，上述的氧元素可以来自于大气环境的氧气、湿蚀刻中的氧化性蚀刻剂(双氧水，硝酸或者其他氧化性蚀刻剂的任意组合)或者其他制程中所涉及到的氧化性元素。
在本公开实施例中，氧化子层是具有间断缝隙的膜层，并不是连续地覆盖在沟道层表面。第一导电层的一部分或者沟道层的一部分可以延伸至缝隙中，在缝隙中互相发生接触，形成电连接。
在一些实施例中，可以采用第一离子注入工艺对氧化子层进行高能粒子物理轰击，使氧化子层形成缝隙。对第一导电层和沟道层的硅执行热处理退火，在修复晶格缺陷的同时，使得第一导电层与沟道层延伸至缝隙实现电连接。
在一些实施例中，参照图6b所示，三维存储器1000还包括：
导电的第一保护层148，位于氧化子层147与第一导电层170之间，且覆盖沟道柱的第二端部140，用于减少氧粒子与第二端部的沟道层反应。
第一保护层具有离子掺杂，可以设置于氧化子层的表面，通过隔绝沟道层与氧粒子的接触来减少剩余的沟道层与氧化子层和外部环境中的氧粒子的反应，并且第一保护层具有导电性，可与第一导电层和沟道层实现电连接，从而不影响存储器件的电性能。
在一些实施例中，第一保护层可以通过对第二端部进行第二离子注入形成。
需要强调的是，第二端部与第一端部都是沟道柱延伸至第一导电层的端部部分，第二端部是对第一端部执行步骤S300、S400、S500以及S600所形成的。所以，两个端部结构是沟道柱的同一端经历不同的制造步骤而形成的不同的结构，第一端部包括导电的沟道层以及环绕沟道层的绝缘的功能层，第二端部包括导电的沟道层、具有缝隙的氧化子层。
在一些实施例中，参照图6c所示，三维存储器1000还包括：
导电的第二保护层149，位于第二端部140的沟道层142与功能层143之间，用于减少氧粒子与沟道层反应。
示例性的，功能层143包括阻挡子层144、存储子层145和隧穿子层146。其中阻挡子层144可以包括氧化硅、氮氧化硅、高介电质或其任何组合。存储子层145可以包括氮化硅、氮氧化硅、硅或其任意组合。隧穿子层146可以包括氧化硅、氮氧化硅或其任意组合。在本公开实施例中，所述功能层143的组合优选为氧化硅/氮化硅/氧化硅(ONO)的复合层。
在本公开实施例中，第二保护层149可以设置于隧穿子层146与沟道层142之间，当功能层143被去除以暴露出沟道层后，第二保护层可以减少沟道层表面的负电荷聚集，进而减少氧化膜的生成，可以降低第一导电层与沟道层电连接不充分导致器件失效的几率。
在一些实施例中，可以沿沟道柱顶部对第二端部的沟道层进行第三离子注入，在隧穿子层与沟道层之间形成第二保护层。
在本公开所提供的实施例中，应该理解到，所揭露的装置与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种三维存储器的制造方法，其特征在于，包括：
在衬底的第一表面形成延伸至所述衬底中的沟道柱；其中，沿所述沟道柱的径向，所述沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；
从所述衬底的第二表面去除所述衬底，以显露所述沟道柱的第一端部；其中，所述第二表面与所述第一表面为所述衬底的相反表面；
去除所述第一端部显露的所述功能层，以显露所述沟道层；其中，显露的所述沟道层被氧化形成氧化子层；
形成覆盖所述氧化子层的第一导电层；
在形成所述第一导电层后，对所述氧化子层进行第一离子注入，以破坏所述氧化子层的连续性；
在进行所述第一离子注入后，对所述第一导电层和所述氧化子层进行热处理，以使所述沟道层与所述第一导电层电连接。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成所述第一导电层之前，对形成有所述氧化子层的所述第一端部进行第二离子注入，以形成覆盖所述第一端部的导电的第一保护层；其中，所述第一保护层用于减少氧粒子与剩余的所述沟道层反应。
3.根据权利要求1或2所述的方法，其特征在于，
所述在衬底的第一表面形成延伸至所述衬底中的沟道柱，包括：
形成贯穿位于所述衬底的第一表面的堆叠结构、且延伸至所述衬底中的沟道孔；
形成覆盖所述沟道孔侧壁和底部的所述功能层；
形成覆盖所述功能层的所述沟道层；
在去除所述衬底前，所述方法还包括：
从所述衬底的第一表面，对所述沟道层的底部进行第三离子注入，以在所述沟道层底部和所述功能层之间形成导电的第二保护层；其中，所述第二保护层用于减少氧粒子与所述沟道层反应。
4.根据权利要求1所述的方法，其特征在于，所述氧化子层的组成粒子包括氧粒子与第一粒子；
所述在形成所述第一导电层后，对所述氧化子层进行第一离子注入，以破坏所述氧化子层的连续性，包括：
向所述氧化子层注入第二粒子，所述第二粒子轰击所述氧化子层，以断开所述氧粒子与所述第一粒子之间的化学键，并在所述氧化子层中形成缝隙。
5.根据权利要求1所述的方法，其特征在于，所述第一离子注入的注入元素包括以下至少之一：
砷元素；铟元素；氖元素；氩元素；氪元素；氙元素；氮元素。
6.根据权利要求1所述的方法，其特征在于，所述第一离子注入的注入元素能量范围为：100千电子伏特至3兆电子伏特。
7.根据权利要求1所述的方法，其特征在于，所述对所述第一导电层和所述氧化子层进行热处理，包括：
对所述第一导电层和所述氧化子层进行退火处理，以使离子注入后的所述氧化子层和所述第一导电层形成一体结构，且使至少部分所述离子注入过程的注入元素从所述氧化子层逸出并形成气体产物。
8.根据权利要求7所述的方法，其特征在于，所述退火处理包括炉管退火、激光退火或者任意组合。
9.根据权利要求7所述的方法，其特征在于，
所述方法还包括：形成覆盖所述衬底的第一表面的绝缘的隔离层；形成覆盖所述隔离层的堆叠结构；
所述去除所述第一端部显露的所述功能层，以显露所述沟道层，包括：去除所述第一端部显露的所述功能层，形成沿垂直于所述衬底的第一方向向所述堆叠结构下凹的第一凹陷；其中，剩余所述功能层的端部与所述隔离层接触。
10.根据权利要求1所述的方法，其特征在于，
在形成所述沟道柱之后，所述方法还包括：
在所述衬底的第一表面的叠层结构中，形成沿垂直于所述衬底的方向贯穿所述叠层结构、并显露所述衬底的沟槽；其中，所述叠层结构包括依次交替层叠设置的多个第一绝缘层和多个牺牲层；
基于所述沟槽，去除所述叠层结构中的所述多个牺牲层，在相邻所述第一绝缘层之间形成间隙；
填充所述间隙，形成多个第二导电层；
形成覆盖所述沟槽侧壁的第二绝缘层；
利用导电材料填充包括所述第二绝缘层的所述沟槽。
11.一种三维存储器，其特征在于，包括：
第一导电层；
堆叠结构，与所述第一导电层堆叠设置，所述堆叠结构包括交替堆叠的多个第二导电层与多个第一绝缘层；其中，一个所述第一绝缘层与所述第一导电层接触；
沟道柱，贯穿所述堆叠结构且延伸至所述第一导电层内；沿所述沟道柱的径向，所述沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；
所述沟道柱还包括：位于所述第一导电层内的第二端部，所述第二端部凸出于所述功能层；所述第二端部包括：所述沟道层以及位于所述沟道层和所述第一导电层之间的氧化子层；其中，所述氧化子层具有缝隙，所述第一导电层与所述沟道层通过所述缝隙电连接。
12.根据权利要求11所述的三维存储器，其特征在于，所述三维存储器还包括：
导电的第一保护层，位于所述氧化子层与所述第一导电层之间，且覆盖所述沟道柱的第二端部，用于减少氧粒子与所述第二端部的所述沟道层反应。
13.根据权利要求11或12所述的一种三维存储器，其特征在于，所述三维存储器还包括：
导电的第二保护层，位于所述第二端部的所述沟道层与所述功能层之间，用于减少氧粒子与所述沟道层反应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110990859.1A CN113782542B (zh) | 2021-08-26 | 2021-08-26 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110990859.1A CN113782542B (zh) | 2021-08-26 | 2021-08-26 | 三维存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782542A CN113782542A (zh) | 2021-12-10 |
| CN113782542B true CN113782542B (zh) | 2024-02-27 |
Family
ID=78839784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110990859.1A Active CN113782542B (zh) | 2021-08-26 | 2021-08-26 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782542B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110001527A (ko) * | 2009-06-30 | 2011-01-06 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자의 제조 방법 |
| CN109037226A (zh) * | 2018-09-19 | 2018-12-18 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110600479A (zh) * | 2013-08-29 | 2019-12-20 | 三星电子株式会社 | 具有垂直沟道结构的半导体器件及其制造方法 |
| CN111223870A (zh) * | 2020-02-21 | 2020-06-02 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN112542466A (zh) * | 2020-12-09 | 2021-03-23 | 长江存储科技有限责任公司 | 三维存储器制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016062898A (ja) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| KR20180012640A (ko) * | 2016-07-27 | 2018-02-06 | 삼성전자주식회사 | 수직형 메모리 소자 및 이의 제조방법 |
| KR102574451B1 (ko) * | 2019-02-22 | 2023-09-04 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
-
2021
- 2021-08-26 CN CN202110990859.1A patent/CN113782542B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110001527A (ko) * | 2009-06-30 | 2011-01-06 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자의 제조 방법 |
| CN110600479A (zh) * | 2013-08-29 | 2019-12-20 | 三星电子株式会社 | 具有垂直沟道结构的半导体器件及其制造方法 |
| CN109037226A (zh) * | 2018-09-19 | 2018-12-18 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111223870A (zh) * | 2020-02-21 | 2020-06-02 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN112542466A (zh) * | 2020-12-09 | 2021-03-23 | 长江存储科技有限责任公司 | 三维存储器制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782542A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255012B (en) | Method of manufacturing a flash memory cell | |
| JP5238332B2 (ja) | 半導体装置の製造方法 | |
| JP4583910B2 (ja) | 半導体装置のトランジスタ及びその製造方法 | |
| WO2007032282A1 (ja) | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 | |
| KR100809338B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP4898066B2 (ja) | フラッシュメモリセルの製造方法 | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| KR100757323B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN113782542B (zh) | 三维存储器及其制造方法 | |
| US20080160784A1 (en) | Method of manufacturing semiconductor device | |
| US6953747B2 (en) | Method for forming gate oxide in semiconductor device | |
| KR100496551B1 (ko) | 반도체 소자의 제조 방법 | |
| US7884412B2 (en) | System and method of forming a split-gate flash memory structure including partial circular sidewalls of the floating gates and control gates | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN1209811C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| KR100466189B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| CN113937106A (zh) | 三维存储器的制造方法 | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| KR100985884B1 (ko) | 불휘발성 메모리소자의 형성방법 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| CN115312453A (zh) | 一种存储器的制造方法 | |
| KR100356479B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| KR100607316B1 (ko) | 플래시 소자의 제조 방법 | |
| KR20090000451A (ko) | 플래시 메모리 소자의 제조 방법 | |
| US7381620B1 (en) | Oxygen elimination for device processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |