CN113782517B - 一种半导体测试结构和方法 - Google Patents

Abstract

本申请公开了一种半导体测试结构和方法，包括：沿切割道延伸方向依次排布的多个测试子结构和N个控制焊盘，N≥2；每个测试子结构包括一测试焊盘、N个待测结构和N个选择开关；其中，每个待测结构均通过一选择开关与测试焊盘电连接；针对每个测试子结构，N个选择开关分别与N个控制焊盘电连接，控制焊盘用于控制其电连接的选择开关的开关状态。本申请实施例通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。

Description

一种半导体测试结构和方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体测试结构和方法。

背景技术

随着3D NAND技术朝着高密度高容量发展，存储单元的层数不断增加，工艺过程越来越复杂，需要完成测试的测试结构以及流程工序也越来越多。而现有的测试结构中，测试焊盘与待测结构以固定的方式进行连接，测试方式较为单一，且在测试结构所在的切割道(scribe line)的面积不变的情况下，仅能对少量的待测结构进行测试，使得能够完成测试的待测结构的数量受到限制，影响测试效率。

发明内容

有鉴于此，本申请为解决现有技术中存在的至少一个技术问题而提供一种半导体测试结构和方法。

为达到上述目的，本申请的技术方案是这样实现的：

本申请实施例第一方面提供一种半导体测试结构，所述测试结构位于晶圆切割道内，所述测试结构包括：

沿切割道延伸方向依次排布的多个测试子结构和N个控制焊盘，N≥2；

每个所述测试子结构包括一测试焊盘、N个待测结构和N个选择开关；其中，每个所述待测结构均通过一选择开关与所述测试焊盘电连接；

针对每个所述测试子结构，N个选择开关分别与N个控制焊盘电连接，所述控制焊盘用于控制其电连接的选择开关的开关状态。

可选地，所述选择开关包括eFuse熔断器、PN结或晶体管。

可选地，同一控制焊盘电连接的选择开关的断开电压相同。

可选地，不同控制焊盘电连接的选择开关的断开电压不同。

可选地，N个控制焊盘位于晶圆的同一层。

可选地，所述控制焊盘的尺寸小于所述测试焊盘的尺寸。

可选地，所述选择开关的尺寸小于所述控制焊盘的尺寸。

本申请实施例第二方面提供一种半导体测试方法，应用于第一方面所述的半导体测试结构，所述方法包括：

针对每个所述测试子结构：确定目标待测结构；通过控制焊盘将除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开，并将所述目标待测结构电连接的选择开关闭合；通过测试焊盘对所述目标待测结构进行测试。

可选地，所述通过控制焊盘将除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开，包括：

确定除所述目标待测结构以外的N-1个待测结构电连接的选择开关的断开电压；

对所述控制焊盘施加所述断开电压，以使除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开。

可选地，所述多个测试子结构中的所述目标待测结构电连接的选择开关均与同一所述控制焊盘电连接。

本申请公开了一种半导体测试结构和方法，其中，测试结构位于晶圆切割道内，所述测试结构包括：沿切割道延伸方向依次排布的多个测试子结构和N个控制焊盘，N≥2；每个测试子结构包括一测试焊盘、N个待测结构和N个选择开关；其中，每个待测结构均通过一选择开关与测试焊盘电连接；针对每个测试子结构，N个选择开关分别与N个控制焊盘电连接，控制焊盘用于控制其电连接的选择开关的开关状态。本申请实施例中一个测试焊盘对应设置N个待测结构，且通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。

附图说明

图1为本申请实施例提供的一种传统的半导体测试结构的结构示意图；

图2为本申请实施例提供的一种半导体测试结构的结构示意图一；

图3为本申请实施例提供的一种半导体测试结构的结构示意图二；

图4为本申请实施例提供的一种半导体测试方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

此外，附图仅为本申请的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

随着3D NAND技术朝着高密度高容量发展，存储单元的层数不断增加，工艺过程越来越复杂，需要完成测试的测试结构以及流程工序也越来越多。而测试结构所在的切割道(scribe line)的面积是有限的，增加切割道的面积会降低芯片的利用率，从而提高成本；而仅保持切割道的面积不变，会使得能够完成测试的测试结构的数量受到限制，且仅能对已固定连接的测试结构进行测试，测试方式较为单一。

请参阅图1，图1为本申请实施例提供的一种传统的半导体测试结构的结构示意图，其中，在切割道101内设有多个测试焊盘102和多个待测结构103，每个测试焊盘102对应于一个待测结构103，如此，当测试焊盘102接收到测试指令时，对直接电连接的待测结构103进行测试。然而，这种固定的连接方式使得一个测试焊盘仅能对一个待测结构进行测试，测试形式单一，且切割道的尺寸有限，能容纳的测试结构也有限，有限的待测结构越来越无法满足工艺需求。

基于此，提出本申请以下各实施例。

请参阅图2，图2为本申请实施例提供的一种半导体测试结构的结构示意图一，所述测试结构位于晶圆切割道210内，所述测试结构包括：

沿切割道210延伸方向依次排布的多个测试子结构220和N个控制焊盘230，N≥2；

每个测试子结构220包括一测试焊盘221、N个待测结构222和N个选择开关223；其中，每个待测结构220均通过一选择开关223与测试焊盘221电连接；

针对每个测试子结构220，N个选择开关223分别与N个控制焊盘230电连接，控制焊盘230用于控制其电连接的选择开关223的开关状态。

在一具体实施方式中，请参阅图3，图3为本申请实施例提供的一种半导体测试结构的结构示意图二，需要说明的是，图3以测试结构包括3个测试子结构和2个控制焊盘为例进行说明，其中，每个测试子结构包括1个测试焊盘、2个待测结构和2个选择开关。如图3所示，控制焊盘230的数量例如为2个(第一控制焊盘231和第二控制焊盘232)，测试子结构220的数量为3个，每个测试子结构220中包括一测试焊盘221、2个待测结构222(第一待测结构2221和第二待测结构2222)和2个选择开关223(第一选择开关2231和第二选择开关2232)。

第一控制焊盘231通过线路A分别与每个测试子结构220中的第一选择开关2231电连接，第二控制焊盘232通过线路B分别与每个测试子结构220中的第二选择开关2232电连接，第一选择开关2231位于测试焊盘221和第一待测结构2221之间，第二选择开关2232位于测试焊盘221和第二待测结构2222之间，从而通过控制第一选择开关2231可以控制测试焊盘221与第一待测结构2221之间的通断，通过控制第二选择开关2232可以控制测试焊盘221与第二待测结构2222之间的通断。

当确定需要进行测试的目标待测结构后，控制焊盘230控制相应的选择开关223断开，只保留与目标待测结构直接连接的选择开关223。示例性的，假设线路A连接的第一待测结构2221为目标待测结构，则可以通过第二控制焊盘232控制线路B所连接的第二选择开关2232全部断开，此时，线路A中的第一选择开关2231保持导通，即线路A处于导通状态，基于此，可以通过第一控制焊盘231对第一待测结构2221进行测试。需要说明的是，本实施例仅为示例性说明，其中，N的取值还可以是3、4等数值，具体数值根据测试焊盘221的尺寸以及实际测试需求而定，对此不作限制。

本实施例，通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。本申请由于提高了测试焊盘的利用效率，对于同样数量的待测结构，可以减小测试焊盘所占区域大小，因而可以减小测试结构的占用面积。

在本实施例中，选择开关包括eFuse熔断器、PN结或晶体管。

eFuse熔断器是一种一次性可编程存储器，在进行测试之前，各处的eFuse熔断器均为导通状态，在根据实际需求确定出目标待测结构后，可以通过控制焊盘输出熔断电压，将除与目标待测结构电连接的选择开关以外的线路上的eFuse熔断器进行熔断处理。在本实施例中，选择开关还可以是PN结或晶体管，二者对应的控制原理与eFuse熔断器相类似，都是通过控制焊盘控制选择开关的开关状态，确保在测试之前，断开不与目标待测结构电连接的选择开关，导通与目标待测结构电连接的选择开关，从而仅使得目标待测结构所在的线路维持导通状态。

本实施例中，选择开关还可以为PN结，则第一选择开关与第二选择开关分别为两反向的PN结。其它实施例中，选择开关还可以为晶体管，则第一选择开关为NMOS晶体管，第二选择开关为PMOS晶体管；或第一选择开关为PMOS晶体管，第二选择开关为NMOS晶体管。由于PMOS晶体管的导通条件包括：栅极电压小于源极电压，源栅电压差绝对值大于阈值电压；NMOS晶体管的导通条件包括：栅极电压大于源极电压，源栅电压差绝对值大于阈值电压。因此通过控制焊盘输出相应的控制电压即可实现第一选择开关和第二选择开关两者择一导通，进而实现对第一待测结构和第二待测结构的择一测试。

本申请通过控制焊盘控制测试焊盘与待测结构之间的选择开关的开关状态，使得N个待测结构的测试可以使用同一个测试焊盘实现，也就是用同样的切割道面积可以测更多的待测结构，从而节约空间。本申请的测试方法通过控制焊盘的控制即可实现不同待测结构的测试切换。本申请中的测试结构与芯片区的集成电路器件一同形成，因此不需要额外的掩膜板。

在本实施例中，同一控制焊盘电连接的选择开关的断开电压相同。

请继续参阅图3，其中，控制焊盘231所在的线路A连接有3个第一待测结构2221，且每个第一待测结构2221均通过第一选择开关2231与第一控制焊盘231电连接，线路A上的各个第一选择开关2231的断开电压相同，若线路B所连接的3个第二待测结构2222为目标待测结构，则通过第一控制焊盘231输出断开电压时，线路A所连接的所有的第一选择开关2231全部断开。这里，当存在多个线路时，其他线路上的控制焊盘同样控制该线路上的选择开关断开，从而使得不与目标待测结构连接的选择开关均为断开状态，仅保证目标待测结构所在的线路上的选择开关为导通状态，以完成对目标待测结构的测试。

这里，每个测试子结构中的第一待测结构2221和第二待测结构2222仅用于区分不同的待测结构。各个测试子结构中的第一待测结构均为不同的待测结构，各个测试子结构中的第二待测结构均为不同的待测结构。每个测试子结构中的第一待测结构和第二待测结构同样为不同的待测结构。

在本实施例中，不同控制焊盘电连接的选择开关的断开电压不同。在一些实施例中，不同控制焊盘电连接的选择开关的断开电压也可以相同。

在本实施例中，根据实际测试需求，可以通过控制焊盘统一控制与之连接的多个选择开关的开关状态，例如当控制焊盘通过电压控制开关状态时，由于同一控制焊盘电连接的选择开关的断开电压相同，不同控制焊盘电连接的选择开关的断开电压可以相同也可以不同，因此，只需要通过控制焊盘对不与目标待测结构电连接的选择开关施加断开电压，即可以断开与测试焊盘电连接的非目标待测结构，从而可以基于测试焊盘对目标待测结构进行测试，提高了测试的灵活性和可选择性。

在本实施例中，N个控制焊盘位于晶圆的同一层。在一些实施例中，每个测试子结构中的测试焊盘位于晶圆的同一层。

在本实施例中，控制焊盘的数量最少为2个，当然，还可以是多个。在一些实施例中，控制焊盘与测试焊盘可以位于晶圆的同一层。在另一些实施例中，控制焊盘与测试焊盘还可以位于晶圆的不同层。换言之，控制焊盘可以位于测试焊盘的上层或下层。从而可以有效减小控制焊盘和测试焊盘所占用的面积，避免出现增加切割道的面积而降低晶圆利用率的情况。

在一个实施例中，控制焊盘的尺寸小于测试焊盘的尺寸，选择开关的尺寸小于控制焊盘的尺寸。

在本实施例中，控制焊盘和选择开关的总占用面积小于测试焊盘的占用面积，且选择开关(eFuse熔断器、PN结或晶体管)的所占面积很小，选择开关可制作于面积相对较大的测试焊盘下方，不会额外增加所占面积。也就是说用同样的切割道面积即可实现待测结构数量的增加，从而有利于节约空间。

本申请公开了一种半导体测试结构，其中，测试结构位于晶圆切割道内，所述测试结构包括：沿切割道延伸方向依次排布的多个测试子结构和N个控制焊盘，N≥2；每个测试子结构包括一测试焊盘、N个待测结构和N个选择开关；其中，每个待测结构均通过一选择开关与测试焊盘电连接；针对每个测试子结构，N个选择开关分别与N个控制焊盘电连接，控制焊盘用于控制其电连接的选择开关的开关状态。本申请实施例中一个测试焊盘对应设置N个待测结构，且通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。

基于前述半导体测试结构相同的技术构思，本申请实施例还提供一种半导体测试方法，应用于第一方面所述的半导体测试结构，如图4所示，图4为本申请实施例提供的一种半导体测试方法的流程示意图，所述方法包括：

S401，针对每个测试子结构：确定目标待测结构；

S402，通过控制焊盘将除目标待测结构以外的N-1个待测结构电连接的选择开关断开，并将目标待测结构电连接的选择开关闭合；

S403，通过测试焊盘对目标待测结构进行测试。

在本实施例中，目标待测结构为根据实际需求确定的需要进行测试的待测结构，且这里的目标待测结构电连接的选择开关受同一个控制焊盘的控制。当确定目标待测结构之后，通过控制焊盘将除目标待测结构以外的N-1个待测结构电连接的选择开关断开，这里，N的取值还可以是3、4等数值，具体数值根据测试焊盘的尺寸以及实际测试需求而定。示例性的，测试结构包括3个控制焊盘，每个控制焊盘分别连接不同的选择开关，并通过选择开关控制不同的待测结构与测试焊盘之间的连接状态。当确定目标待测结构后，通过控制焊盘断开不与目标待测结构电连接的选择开关，并通过控制焊盘导通与目标待测结构电连接的选择开关，此时，仅目标待测结构电连接的选择开关为导通状态，由此，通过对应的测试焊盘即可对目标待测结构进行测试。

需要说明的是，本申请实施例中每个测试子结构中的目标待测结构的数量也可以大于一个。在某些测试场景下，可能需要通过一个测试焊盘同时测量两个及以上的目标待测结构。

本实施例通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，即断开不与目标待测结构连接的选择开关，仅导通与目标待测结构连接的选择开关，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。

在一个实施例中，通过控制焊盘将除目标待测结构以外的N-1个待测结构电连接的选择开关断开，包括：

确定除目标待测结构以外的N-1个待测结构电连接的选择开关的断开电压；

对控制焊盘施加断开电压，以使除目标待测结构以外的N-1个待测结构电连接的选择开关断开。

在本实施例中，不同控制焊盘电连接的选择开关的断开电压不同。在一些实施例中，不同控制焊盘电连接的选择开关的断开电压也可以相同。具体示例如上述方法示例所述，在此不再一一赘述。

在本实施例中，根据实际测试需求，可以通过控制焊盘统一控制与之连接的多个选择开关的开关状态，例如当控制焊盘通过电压控制开关状态时，由于同一控制焊盘电连接的选择开关的断开电压相同，不同控制焊盘电连接的选择开关的断开电压可以相同也可以不同，因此，只需要通过控制焊盘对不与目标待测结构连接的选择开关施加断开电压，即可以断开与测试焊盘连接的非目标待测结构，仅基于测试焊盘对目标待测结构进行测试，提高了测试的灵活性和可选择性。

在一个实施例中，多个测试子结构中的目标待测结构电连接的选择开关均与同一控制焊盘电连接。

请继续参阅图3，其中，每个线路连接有多个测试子结构。在线路A中，第一控制焊盘231与每个测试子结构220中的第一选择开关2231电连接，并通过第一选择开关2231与第一待测结构2221电连接；在线路B中，第二控制焊盘232与每个测试子结构220中的第二选择开关2232电连接，并通过第二选择开关2232与第二待测结构2222电连接。这里，相同线路上的多个选择开关的断开电压相同，不同线路上的选择开关的断开电压可以相同，也可以不同，通过该线路上的控制焊盘可以统一控制该线路上的选择开关的开关状态。

本申请公开了一种半导体测试方法，所述方法包括：针对每个所述测试子结构：确定目标待测结构；通过控制焊盘将除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开，并将所述目标待测结构电连接的选择开关闭合；通过测试焊盘对所述目标待测结构进行测试。本申请实施例中一个测试焊盘对应设置N个待测结构，且通过在测试焊盘与待测结构之间设置选择开关，并通过控制焊盘控制选择开关的开关状态，使得可以根据测试需求，控制相关待测结构电连接的选择开关的开关状态，从而在不增加测试焊盘的情况下，增加了可测试的待测结构，且实现对待测结构选择性的测试，提高了测试的灵活性和可选择性。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个装置实施例中所揭露的装置，在不冲突的情况下可以任意组合，得到新的装置实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种半导体测试结构，所述测试结构位于晶圆切割道内，其特征在于，所述测试结构包括：

沿切割道延伸方向依次排布的多个测试子结构和N个控制焊盘，N≥2；

每个所述测试子结构包括一测试焊盘、N个待测结构和N个选择开关；其中，每个所述待测结构均通过一选择开关与所述测试焊盘电连接；

针对每个所述测试子结构，N个选择开关分别与N个控制焊盘电连接，所述控制焊盘用于控制其电连接的选择开关的开关状态；其中，同一控制焊盘电连接的选择开关的断开电压相同。

2.根据权利要求1所述的结构，其特征在于，所述选择开关包括eFuse熔断器、PN结或晶体管。

3.根据权利要求2所述的结构，其特征在于，不同控制焊盘电连接的选择开关的断开电压不同。

4.根据权利要求1所述的结构，其特征在于，N个控制焊盘位于晶圆的同一层。

5.根据权利要求1所述的结构，其特征在于，所述控制焊盘的尺寸小于所述测试焊盘的尺寸。

6.根据权利要求1所述的结构，其特征在于，所述选择开关的尺寸小于所述控制焊盘的尺寸。

7.一种半导体测试方法，应用于如权利要求1或6任一所述的半导体测试结构，其特征在于，所述方法包括：

针对每个所述测试子结构：确定目标待测结构；通过控制焊盘将除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开，并将所述目标待测结构电连接的选择开关闭合；通过测试焊盘对所述目标待测结构进行测试。

8.根据权利要求7所述的方法，其特征在于，所述通过控制焊盘将除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开，包括：

确定除所述目标待测结构以外的N-1个待测结构电连接的选择开关的断开电压；

对所述控制焊盘施加所述断开电压，以使除所述目标待测结构以外的N-1个待测结构电连接的选择开关断开。

9.根据权利要求7所述的方法，其特征在于，所述多个测试子结构中的所述目标待测结构电连接的选择开关均与同一所述控制焊盘电连接。