CN116403993B - 晶圆验收测试结构及检测方法 - Google Patents
晶圆验收测试结构及检测方法 Download PDFInfo
- Publication number
- CN116403993B CN116403993B CN202310614497.5A CN202310614497A CN116403993B CN 116403993 B CN116403993 B CN 116403993B CN 202310614497 A CN202310614497 A CN 202310614497A CN 116403993 B CN116403993 B CN 116403993B
- Authority
- CN
- China
- Prior art keywords
- wire
- pad
- tested
- bonding pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 54
- 238000001514 detection method Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims 1
- 238000010998 test method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请提供一种晶圆验收测试结构及检测方法,用于检测晶圆上的导线电阻,包括第一待测试导线、第二待测试导线、第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘,第一待测试导线与第二待测试导线的线宽不同,第一待测试导线与第二待测试导线沿第一方向排列,第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘沿第二方向排列,第二方向与第一方向垂直,第一待测试导线具有相对设置的第一端部以及第二端部,第二待测试导线具有相对设置的第三端部以及第四端部,第一端部分别与第一焊盘以及第二焊盘连接,第二端部分别与第三端部以及第三焊盘连接,第四端部分别与第四焊盘以及第五焊盘连接,以提高检测导线电阻的效率,同时降低焊盘数量。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种晶圆验收测试结构及检测方法。
背景技术
晶圆验收测试检测(Wafer AcceptanceTest,WAT),是一种用来测试监控生产的晶圆工艺好坏的判断方法,导线电阻是常用的监控参数,通常是采用晶圆的晶圆验收测试检测(testkey)结构进行检测。
目前,测试一种导线的电阻需要4个焊盘才可以测试,如果是两种不同尺寸的导线,则需要8个焊盘才可以完成这两种导线的电阻测试,并且需要进行多次测试,导致导线电阻的测试效率不高,同时晶圆上的位置有限,无法放置较多的焊盘。
发明内容
鉴于此,本申请提供一种晶圆验收测试结构及其检测方法,以提高导线电阻的检测效率,同时降低焊盘数量。
本申请提供一种晶圆验收测试结构,用于检测晶圆上导线的电阻,包括第一待测试导线、第二待测试导线、第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘,所述第一待测试导线与所述第二待测试导线的线宽不同,所述第一待测试导线与所述第二待测试导线沿第一方向排列,所述第一焊盘、所述第二焊盘、所述第三焊盘、所述第四焊盘以及所述第五焊盘沿第二方向排列,所述第二方向与所述第一方向垂直,所述第一待测试导线具有相对设置的第一端部以及第二端部,所述第二待测试导线具有相对设置的第三端部以及第四端部,所述第一端部分别与所述第一焊盘以及所述第二焊盘连接,所述第二端部分别与所述第三端部以及所述第三焊盘连接,所述第四端部分别与所述第四焊盘以及所述第五焊盘连接。
其中,所述第一焊盘与所述第一端部通过第一连接线连接,所述第二焊盘与所述第一端部通过第二连接线连接,所述第三焊盘与所述第二端部通过第三连接线连接,所述第四焊盘与所述第四端部通过第四连接线连接,所述第五焊盘与所述第四端部通过第五连接线连接。
其中,所述第一焊盘、所述第二焊盘以及所述第三焊盘均位于所述第一待测试导线的一侧,所述第四焊盘以及所述第五焊盘均位于所述第一待测试导线的另一侧。
其中,所述第二焊盘设置于所述第一焊盘与所述第三焊盘之间,所述第三焊盘位于所述第二焊盘靠近所述第一待测试导线以及所述第二待测试导线的一侧,所述第五焊盘位于所述第四焊盘远离所述第一待测试导线的一侧。
其中,所述第一焊盘、所述第二焊盘、所述第三焊盘、所述第四焊盘以及所述第五焊盘位于所述晶圆的切割道中。
其中,所述第一待测试导线的线宽小于所述第二待测试导线的线宽。
其中,还包括转接线,所述转接线具有相对设置的首端和末端,所述首端与所述第四端部连接,所述末端与所述第五连接线连接,所述第四连接线连接于所述首端与所述末端的中间区域中。
其中,所述第一连接线、所述第二连接线、所述第三连接线、所述第四连接线、所述第五连接线以及所述转接线均位于所述晶圆的切割道中。
本申请还提供一种检测方法,采用上述晶圆验收测试结构进行检测,包括:
对所述第一焊盘以及所述第五焊盘施加电流,测试得到电流值I;
对所述第二焊盘以及所述第三焊盘之间施加第一电压,得到第一电压值V1;
对所述第三焊盘以及所述第四焊盘之间施加第二电压,得到第二电压值V2;
得到第一待测试导线的电阻为V1/(I*SQR1),第二待测试导线的电阻为V2/(I*SQR2);其中,SQR1为所述第一待测试导线的方块数,SQR2所述第二待测试导线的方块数。
其中,采用电压表测量得到所述第一电压V1以及所述第二电压V2。
本申请提供一种晶圆验收测试结构以及检测方法,用于检测晶圆上的导线电阻,包括第一待测试导线、第二待测试导线、第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘,第一待测试导线与第二待测试导线的线宽不同,第一待测试导线与第二待测试导线沿第一方向排列,第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘沿第二方向排列,第二方向与第一方向垂直,第一待测试导线具有相对设置第一端部以及第二端部,第二待测试导线具有相对设置的第三端部以及第四端部,第一端部分别与第一焊盘以及第二焊盘连接,第二端部分别与第三端部以及第三焊盘连接,第四端部分别与第四焊盘以及第五焊盘连接,降低了焊盘数量,同时,提高了导线电阻的测试效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的晶圆验收测试结构的结构示意图。
附图标记:
10、晶圆验收测试结构;100、第一待测试导线;101、第一端部;102、第二端部;200、第二待测试导线;201、第三端部;202、第四端部;300、第一焊盘;400、第二焊盘;500、第三焊盘;600、第四焊盘;700、第五焊盘;710、第一连接线;720、第二连接线;730、第三连接线;740、第四连接线;750、第五连接线;760、转接线。
具体实施方式
下面结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
本申请提供一种晶圆验收测试结构,用于检测晶圆上的导线电阻,包括第一待测试导线、第二待测试导线、第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘,第一待测试导线与第二待测试导线的线宽不同,第一待测试导线与第二待测试导线沿第一方向排列,第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘沿第二方向排列,第二方向与第一方向垂直,第一待测试导线具有相对设置的第一端部以及第二端部,第二待测试导线具有相对设置的第三端部以及第四端部,第一端部分别与第一焊盘以及第二焊盘连接,第二端部分别与第三端部以及第三焊盘连接,第四端部分别与第四焊盘以及第五焊盘连接。
在本申请中,通过将第一端部设置为分别与第一焊盘以及第二焊盘连接,第二端部设置为分别与第三端部以及第三焊盘连接,第四端部设置为与第四焊盘以及第五焊盘连接,使得测试两种不同尺寸的导线的电阻,仅需5个焊盘即可完成测试,无需使用8个焊盘才可以测试两种不同尺寸的导线的电阻降低了焊盘数量,减少焊盘的占用空间,从而节约切割道的空间,同时,采用5个焊盘测试两种不同尺寸的导线的电阻,仅需操作3次即可完成两种不同尺寸的导线的电阻测试,无需进行4次操作,提高了导线电阻的测试效率;将第一待测试导线以及第二待测试导线的排列方向设置为与第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘的排列方向垂直,以便于进行导线电阻的测试,从而进一步提高导线电阻的测试效率。
请参考图1,图1是本申请提供的晶圆验收测试结构的结构示意图。本申请提供一种晶圆验收测试结构,用于检测晶圆上的导线电阻,包括第一待测试导线100、第二待测试导线200、第一焊盘300、第二焊盘400、第三焊盘500、第四焊盘600以及第五焊盘700,第一待测试导线100与第二待测试导线200的线宽不同,第一待测试导线100与第二待测试导线200沿第一方向y排列,第二方向x与第一方向y垂直,第一焊盘300、第二焊盘400、第三焊盘500、第四焊盘600以及第五焊盘700沿第二方向x排列,第一待测试导线100具有相对设置的第一端部101以及第二端部102,第二待测试导线200具有相对设置的第三端部201以及第四端部202,第一端部101分别与第一焊盘300以及第二焊盘400连接,第二端部102分别与第三端部201以及第三焊盘500连接,第四端部202分别与第四焊盘600以及第五焊盘700连接。第一待测试导线100以及第二待测试导线200为铝导线。第一待测试导线100以及第二待测试导线200为芯片需要使用的不同尺寸的电阻结构。
第一焊盘300与第一端部101通过第一连接线710连接,第二焊盘400与第一端部101通过第二连接线720连接,第三焊盘500与第二端部102通过第三连接线730连接,第四焊盘600与第四端部202通过第四连接线740连接,第五焊盘700与第四端部202通过第五连接线750连接。通过焊盘通过连接线与待测试导线连接,以使得焊盘可以更好的排列在晶圆中。
第一焊盘300、第二焊盘400以及第三焊盘500均位于第一待测试导线100的一侧,第四焊盘600以及第五焊盘700均位于第一待测试导线100的另一侧,以使得在进行导线电阻的测试时,可以快速的确定待检测的点,从而进一步提高了导线电阻的检测效率。
第二焊盘400设置于第一焊盘300与第三焊盘500之间,第三焊盘500位于第二焊盘400靠近第一待测试导线100以及第二待测试导线200的一侧,第五焊盘700位于第四焊盘600远离第一待测试导线100的一侧,以使得在进行导线电阻的测试时,可以快速的确定待检测的点,从而进一步提高了导线电阻的检测效率。
第一待测试导线100的线宽小于第二待测试导线200的线宽,第一待测试导线100的长度与第二待测试导线200的长度相等,也即第一待测试导线100的尺寸小于第二待测试导线200的尺寸。
晶圆验收测试结构10还包括转接线760,转接线760具有相对设置的首端和末端,首端与第四端部202连接,末端与第五连接线750连接,第四连接线740连接于首端与末端的中间区域中,以使得焊盘可以更好的排列在晶圆中,避免连接线之间出现交叉,而出现干扰,从而避免影响对应导线的检测精度。
第一焊盘300、第二焊盘400、第三焊盘500、第四焊盘600以及第五焊盘700位于晶圆的切割道中。可选的,第一连接线710、第二连接线720、第三连接线730、第四连接线740、第五连接线750以及转接线760均与焊盘设置在切割道中,避免焊盘、连接线以及转接线760占用晶圆实际的面积,也即避免焊盘、连接线以及转接线760与芯片重叠。
在另一实施例中,还包括第三待测试导线以及第六焊盘,第三待测试导线与第一待测试导线100以及第二待测试导线200的线宽均不相等,第三待测试导线均有相对设置的第五端部以及第六端部,第六端部与第二焊盘400以及第一端部101连接,第五端部与第一焊盘300以及第六焊盘连接。在原先的基础上,设置第三待测试导线以及第六焊盘,以使得仅需6个焊盘就可以测试三种不同的导线的电阻,操作仅需操作4次即可完成3种不同导线的电阻测试,提高了导线电阻的测试效率,并降低了焊盘的数量,以降低成本。
本申请还提供一种检测方法,采用本申请提供的晶圆验收测试结构10进行检测,包括:
步骤1:对第一焊盘300以及第五焊盘700施加电流,测试得到电流值I。
具体的,采用电流表测得第一待测试导线100以及第二待测试导线200的电流值I。可选的,也可以采用其他方式测试第一待测试导线100以及第二待测试导线200的电流值I。
步骤2:对第二焊盘400以及第三焊盘500之间施加第一电压,得到第一电压值V1。
具体的,对第二焊盘400以及第三焊盘500之间施加第一电压,采用电压表测试得到第一待测试导线100的第一电压值V1。可选的,也可以采用其他方式测试第一待测试导线100的电压值。
步骤3:对第三焊盘500以及第四焊盘600之间施加第二电压,得到第二电压值V2;
得到第一待测试导线100的电阻为V1/(I*SQR1),第二待测试导线200的电阻为V2/(I*SQR2);其中,SQR1为第一待测试导线100的方块数,SQR2第二待测试导线200的方块数。
具体的,对第三焊盘500以及第四焊盘600之间施加第二电压,采用电压表测试得到第二待测试导线200的第二电压值V2。可选的,也可以采用其他方式测试第二待测试导线200的电压值。
根据得到的电流值以及电压值,计算出相对应的待测试导线的方块电阻。其中,所以待测试导线的方块数可以表示为SQR与待测试导线的线长L和线宽W相关,其由线长L除以线宽W得到。
需要说明的是,步骤1、步骤2以及步骤3之间的先后顺序可以互换,此处不限制。
本申请提供一种晶圆验收测试结构10以及检测方法,通过将第一端部101设置为与第一焊盘300以及第二焊盘400连接,第二端部102设置为与第三端部201以及第三焊盘500连接,第四端部202设置为与第四焊盘600以及第五焊盘700连接,使得测试两种不同尺寸的导线的电阻,仅需5个焊盘即可完成测试,无需使用8个焊盘才可以测试两种不同尺寸的导线的电阻降低了焊盘数量,减少焊盘的占用空间,从而节约切割道的空间,同时,采用5个焊盘测试两种不同尺寸的导线的电阻,使得在测试时,仅需进行1次电流测试,且仅需2个焊盘,即可得到两种不同尺寸的导线的电流,对剩下的3个焊盘进行2次电压测试,即可得到两种不同尺寸的电压,也即仅需操作3次即可完成两种不同尺寸的导线的电阻测试,无需进行4次操作,提高了导线电阻的测试效率;将第一待测试导线100以及第二待测试导线200的排列方向设置为与第一焊盘300、第二焊盘400、第三焊盘500、第四焊盘600以及第五焊盘700的排列方向垂直,以便于进行导线电阻的测试,从而进一步提高导线电阻的测试效率。
在本申请实施例的描述中,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅为便于描述相应实施例的技术方案,而非指示或暗示装置或元件必须具有特定方位、以特定方位构造和操作,不能理解为对本申请的限制。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种晶圆验收测试结构,其特征在于,用于检测晶圆上导线的电阻,包括第一待测试导线、第二待测试导线、第一焊盘、第二焊盘、第三焊盘、第四焊盘以及第五焊盘,所述第一待测试导线与所述第二待测试导线的线宽不同,所述第一待测试导线与所述第二待测试导线沿第一方向排列,所述第一焊盘、所述第二焊盘、所述第三焊盘、所述第四焊盘以及所述第五焊盘沿第二方向排列,所述第二方向与所述第一方向垂直,所述第一待测试导线具有相对设置的第一端部以及第二端部,所述第二待测试导线具有相对设置的第三端部以及第四端部,所述第一端部分别与所述第一焊盘以及所述第二焊盘连接,所述第二端部分别与所述第三端部以及所述第三焊盘连接,所述第四端部分别与所述第四焊盘以及所述第五焊盘连接。
2.根据权利要求1所述的晶圆验收测试结构,其特征在于,所述第一焊盘与所述第一端部通过第一连接线连接,所述第二焊盘与所述第一端部通过第二连接线连接,所述第三焊盘与所述第二端部通过第三连接线连接,所述第四焊盘与所述第四端部通过第四连接线连接,所述第五焊盘与所述第四端部通过第五连接线连接。
3.根据权利要求1所述的晶圆验收测试结构,其特征在于,所述第一焊盘、所述第二焊盘以及所述第三焊盘均位于所述第一待测试导线的一侧,所述第四焊盘以及所述第五焊盘均位于所述第一待测试导线的另一侧。
4.根据权利要求1-3任一项所述的晶圆验收测试结构,其特征在于,所述第二焊盘设置于所述第一焊盘与所述第三焊盘之间,所述第三焊盘位于所述第二焊盘靠近所述第一待测试导线以及所述第二待测试导线的一侧,所述第五焊盘位于所述第四焊盘远离所述第一待测试导线的一侧。
5.根据权利要求1-3任一项所述的晶圆验收测试结构,其特征在于,所述第一焊盘、所述第二焊盘、所述第三焊盘、所述第四焊盘以及所述第五焊盘位于所述晶圆的切割道中。
6.根据权利要求1-3任一项所述的晶圆验收测试结构,其特征在于,所述第一待测试导线的线宽小于所述第二待测试导线的线宽。
7.根据权利要求2所述的晶圆验收测试结构,其特征在于,还包括转接线,所述转接线具有相对设置的首端和末端,所述首端与所述第四端部连接,所述末端与所述第五连接线连接,所述第四连接线连接于所述首端与所述末端的中间区域中。
8.根据权利要求7所述的晶圆验收测试结构,其特征在于,所述第一连接线、所述第二连接线、所述第三连接线、所述第四连接线、所述第五连接线以及所述转接线均位于所述晶圆的切割道中。
9.一种检测方法,其特征在于,采用权利要求1-8任一项所述的晶圆验收测试结构进行检测,包括:
对所述第一焊盘以及所述第五焊盘施加电流,测试得到电流值I;
对所述第二焊盘以及所述第三焊盘之间施加第一电压,得到第一电压值V1;
对所述第三焊盘以及所述第四焊盘之间施加第二电压,得到第二电压值V2;
得到第一待测试导线的电阻为V1/(I*SQR1),第二待测试导线的电阻为V2/(I*SQR2);其中,SQR1为所述第一待测试导线的方块数,SQR2所述第二待测试导线的方块数。
10.根据权利要求9所述的检测方法,其特征在于,采用电压表测量得到所述第一电压V1以及所述第二电压V2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310614497.5A CN116403993B (zh) | 2023-05-29 | 2023-05-29 | 晶圆验收测试结构及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310614497.5A CN116403993B (zh) | 2023-05-29 | 2023-05-29 | 晶圆验收测试结构及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116403993A CN116403993A (zh) | 2023-07-07 |
CN116403993B true CN116403993B (zh) | 2023-08-29 |
Family
ID=87014459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310614497.5A Active CN116403993B (zh) | 2023-05-29 | 2023-05-29 | 晶圆验收测试结构及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116403993B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990006144A (ko) * | 1997-06-30 | 1999-01-25 | 김영한 | 반도체 테스트 패턴 |
JPH11121574A (ja) * | 1997-10-15 | 1999-04-30 | Oki Electric Ind Co Ltd | 半導体装置用試験配線パターンおよびその試験方法 |
US6559475B1 (en) * | 2000-05-25 | 2003-05-06 | Hyundai Electronics Industries Co., Ltd. | Test pattern for evaluating a process of silicide film formation |
JP2006303187A (ja) * | 2005-04-20 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法および半導体ウェーハ |
CN105655350A (zh) * | 2016-01-04 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置、制作方法和测试方法 |
CN205900538U (zh) * | 2016-08-02 | 2017-01-18 | 中芯国际集成电路制造(北京)有限公司 | 一种可靠性测试结构 |
CN108831841A (zh) * | 2018-06-14 | 2018-11-16 | 上海华力集成电路制造有限公司 | 铝线电阻的晶圆允收测试图形 |
CN113782517A (zh) * | 2021-08-31 | 2021-12-10 | 长江存储科技有限责任公司 | 一种半导体测试结构和方法 |
CN115377069A (zh) * | 2022-09-22 | 2022-11-22 | 武汉新芯集成电路制造有限公司 | 应力迁移测试结构及应力迁移测试方法 |
-
2023
- 2023-05-29 CN CN202310614497.5A patent/CN116403993B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990006144A (ko) * | 1997-06-30 | 1999-01-25 | 김영한 | 반도체 테스트 패턴 |
JPH11121574A (ja) * | 1997-10-15 | 1999-04-30 | Oki Electric Ind Co Ltd | 半導体装置用試験配線パターンおよびその試験方法 |
US6559475B1 (en) * | 2000-05-25 | 2003-05-06 | Hyundai Electronics Industries Co., Ltd. | Test pattern for evaluating a process of silicide film formation |
JP2006303187A (ja) * | 2005-04-20 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法および半導体ウェーハ |
CN105655350A (zh) * | 2016-01-04 | 2016-06-08 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置、制作方法和测试方法 |
CN205900538U (zh) * | 2016-08-02 | 2017-01-18 | 中芯国际集成电路制造(北京)有限公司 | 一种可靠性测试结构 |
CN108831841A (zh) * | 2018-06-14 | 2018-11-16 | 上海华力集成电路制造有限公司 | 铝线电阻的晶圆允收测试图形 |
CN113782517A (zh) * | 2021-08-31 | 2021-12-10 | 长江存储科技有限责任公司 | 一种半导体测试结构和方法 |
CN115377069A (zh) * | 2022-09-22 | 2022-11-22 | 武汉新芯集成电路制造有限公司 | 应力迁移测试结构及应力迁移测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116403993A (zh) | 2023-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5153507A (en) | Multi-purpose bond pad test die | |
CN103163442B (zh) | 一种晶圆测试方法 | |
CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
US20130093441A1 (en) | Testing device for testing plates for electronic circuits and relative method | |
US9059052B2 (en) | Alternating open-ended via chains for testing via formation and dielectric integrity | |
CN116403993B (zh) | 晶圆验收测试结构及检测方法 | |
CN109904091A (zh) | 晶圆测试结构、晶圆以及晶圆的测试方法 | |
US7564252B2 (en) | Semiconductor inspection apparatus | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
US20060148113A1 (en) | Chain resistance pattern and method of forming the same | |
TWI288452B (en) | Semiconductor test circuit structure and method of testing semiconductor circuit | |
JPH04199651A (ja) | 半導体装置およびその製造方法 | |
KR100591153B1 (ko) | 2단자 켈빈 패턴 및 그 측정 방법 | |
TW200402816A (en) | Zoom in pin nest structure, test vehicle having the structure, and method of fabricating the structure | |
CN207367924U (zh) | 晶圆及其晶圆允收测试结构 | |
CN104882434B (zh) | 一种电性测试结构及方法 | |
CN113391181A (zh) | 一种检测晶圆测试探针卡状态的设备、晶圆结构和方法 | |
CN104103539A (zh) | 芯片测试结构及其测试方法 | |
US6440757B1 (en) | Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency | |
CN112864036B (zh) | 一种测试方法及装置 | |
KR20090056043A (ko) | 반도체 소자의 테스트 패턴 | |
JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
CN103426865A (zh) | 半导体制品钨槽接触电阻测试结构及测试方法 | |
US10147659B1 (en) | Method and structure for process limiting yield testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |