CN113781921A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN113781921A CN113781921A CN202111002310.3A CN202111002310A CN113781921A CN 113781921 A CN113781921 A CN 113781921A CN 202111002310 A CN202111002310 A CN 202111002310A CN 113781921 A CN113781921 A CN 113781921A
- Authority
- CN
- China
- Prior art keywords
- display area
- pads
- display device
- pad
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种显示装置,其包括可挠性基板、像素阵列层、导线结构及多个接垫。可挠性基板具有显示区及非显示区,非显示区位于显示区的一侧。像素阵列层位于显示区。导线结构位于非显示区。接垫位于非显示区且沿着一方向排列,接垫包括多个第一接垫及一第二接垫,第一接垫电连接至像素阵列层,导线结构包括彼此连接的多条第一导线,第一导线电连接至第二接垫。
Description
技术领域
本发明涉及一种显示装置。
背景技术
随着科技的进步,显示器除了硬质的平面显示面板,还发展到可挠式显示面板。显示器可通过外部电路来驱动,其封装可采用薄膜上倒装(chip on film,COF)或塑胶基板倒装(chip on plastic,COP)技术,其需要通过具有高黏性的各向异性导电胶作为中间介面来接合两者。当封装过程有异物或者偏移,需要去除外接电路再次重工。然而,去除的过程中需要施加拉力,可能会导致显示器的元件剥落或出现微裂痕,导致报废问题,增加了生产成本。
发明内容
本发明提供一种显示装置,其重工的良率高。
本发明一实施例的显示装置,包括可挠性基板、多个像素结构、导线结构及多个接垫。可挠性基板具有显示区及非显示区,非显示区位于显示区的一侧。像素结构位于显示区且呈阵列排列。导线结构位于非显示区。接垫位于非显示区且沿着一方向排列,接垫包括多个第一接垫及一个第二接垫,第一接垫电连接至像素结构,导线结构包括彼此连接的多条第一导线,第一导线电连接至第二接垫。
本发明一实施例的显示装置包括可挠性基板、多个像素结构、多个接垫及驱动元件。可挠性基板具有显示区及非显示区,非显示区位于显示区的一侧。像素结构位于显示区且呈阵列排列。接垫位于非显示区且沿着一方向排列,接垫包括多个第一接垫,第一接垫电连接至像素结构。驱动元件位于非显示区,驱动元件包括基材、金属线路层及导线结构,金属线路层及导线结构分别设置于基材的相对两表面,金属线路层与第一接垫电连接,导线结构包括彼此连接的多条第一导线。
基于上述,在本发明一实施例的显示装置中,导线结构包括彼此连接的多条第一导线,第一导线电连接至第二接垫。后续需要重工时,可通过外加电流于第二接垫,使于第一导线发热,由此使非显示区发热,从而使其上方的各向异性导电胶温度升高而容易与非显示区分离,可减少对接垫的损伤。如此一来,重工的良率高。
附图说明
阅读以下详细叙述并搭配对应的附图,可了解本发明的多个样态。需留意的是,附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上,所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。
图1是本发明一实施例的显示面板的上视示意图;
图2是沿着图1的剖线2-2’的剖面示意图;
图3是沿着图1的剖线3-3’的剖面示意图;
图4是本发明一实施例的显示装置的剖面示意图;
图5是第一导线的俯视形状示意图;
图6是第一导线的俯视形状示意图;
图7是第一导线的俯视形状示意图;
图8是本发明另一实施例的显示装置的俯视示意图;
图9是沿着图8的剖线9-9’的剖面示意图;
图10是本发明另一实施例的显示装置的俯视示意图;
图11是沿着图10的剖线11-11’的剖面示意图;
图12是本发明另一实施例的显示装置的俯视示意图;
图13是沿着图12的剖线13-13’的剖面示意图;
图14是本发明另一实施例的显示装置的俯视示意图;
图15是沿着图14的剖线15-15’的剖面示意图;
图16是沿着图14的剖线16-16’的剖面示意图。
符号说明
2-2’,3-3’:剖线
10,10a,10b,10c,10d:显示装置
9-9’,11-11’:剖线
13-13’,15-15’:剖线
18-18’:剖线
20:显示装置
100:可挠性基板
102:接垫
102A:第一接垫
102B:第二接垫
102C:第三接垫
102D:第四接垫
108:导线结构
110:第一导线
110A:第一部分
110B:第二部分
110C:第三部分
111:连接部
112:第一线路层
114:第一绝缘层
116:第二绝缘层
118:层间介电层
120:绝缘层
121:第二线路层
122:信号线
125:电极部
126:对位标记
128:第二导线
128A:第一部分
128B:第二部分
130:电极部
132:第三导线
134:电极部
200:驱动元件
202:各向异性导电胶
204:基板
206:导线
300:驱动元件
302:各向异性导电胶
304:基材
306:金属线路层
308:导线结构
310:第一导线
312:芯片
312a,312b,312c:凸块
314:线路
316:绝缘层
318:绝缘层
AA:显示区
BF:缓冲层
D:漏极
d1:第一方向
d2:第二方向
G:栅极
NA:非显示区
PX:像素结构
S:源极
SL1:第一信号线
SL2:第二信号线
T:主动(有源)元件
具体实施方式
图1是依照本发明一实施例的显示装置10的俯视示意图,请参照图1,显示装置10包括可挠性基板100,可挠性基板100主要是用以承载显示装置10的元件之用。在本实施例中,可挠性基板100的材质可为有机聚合物或是其它可适用的材料。
可挠性基板100具有显示区AA及非显示区NA,非显示区NA位于显示区AA的一侧。显示装置10还包括位于可挠性基板100的显示区AA上的多个像素结构PX、多条第一信号线SL1以及多条第二信号线SL2。像素结构PX呈阵列排列,且可包括主动元件T及电连接至主动元件T的像素电极PE。举例而言,在本实施例中,主动元件T可为薄膜晶体管,且具有源极S、栅极G与漏极D,而像素电极PE电连接至漏极D。多条第一信号线SL1平行第一方向d1,多条第二信号线SL2平行第二方向d2,其中第一方向d1与第二方向d2相交。举例而言,在本实施例中,第一方向d1与第二方向d2可选择性地垂直,但本发明不以此为限。多个像素结构PX与多条第一信号线SL1及多条第二信号线SL2电连接。举例而言,在本实施例中,像素结构PX的主动元件T的源极S电连接至第一信号线SL1,而像素结构PX的主动元件T的栅极G电连接至第二信号线SL2。
基于导电性的考虑,第一信号线SL1及第二信号线SL2的材料一般是使用金属材料。然而,本发明不限于此,根据其他的实施例,第一信号线SL1及第二信号线SL2也可使用其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其他合适的材料、或是金属材料与其他导电材料的堆叠层。
显示装置10包括多个接垫102,接垫102位于可挠性基板100上,举例而言,接垫102位于非显示区NA且沿着第二方向d2排列。接垫102包括多个第一接垫102A及第二接垫102B,第一接垫102A电连接至像素结构PX。举例而言,第一接垫102A通过第一信号线SL1电连接至像素结构PX。显示装置10还包括导线结构108,导线结构108位于非显示区NA。在本实施例中,导线结构108包括彼此连接的多条第一导线110。
图2是沿着图1的剖线2-2’的剖面示意图,图3是沿着图1的剖线3-3’的剖面示意图,请参照图1、图2及图3,在一实施例中,显示装置10包括位于可挠性基板100上的第一线路层112及第一绝缘层114,第一线路层112与第一导线110交错排列,第一线路层112位于第一绝缘层114。举例而言,第一绝缘层114位于非显示区NA及第一导线110上,接垫102位于第一绝缘层114上。由此,即使驱动元件(未示)和接垫102接合时偏移,驱动元件也不会接触到第一导线110而导致两者短路。
显示装置10还包括第二绝缘层116、层间介电层118、绝缘层120及第二线路层121。第二绝缘层116位于第一线路层112及第一绝缘层114上。层间介电层118位于第二绝缘层116上。第二线路层121贯穿层间介电层118及第二绝缘层116,以与第一信号线SL1电连接。在一实施例中,显示装置10可选择性地包括缓冲层BF,缓冲层BF位于可挠性基板100上。
在一实施例中,显示装置10还包括信号线122及电极部125,信号线122及电极部125位于第一信号线SL1的二侧。信号线122贯穿层间介电层118及第二绝缘层116,以与第一线路层112电连接。导线结构108还包括连接部111,连接部111于可挠性基板100的法线方向上重叠于第二接垫102B。电极部125贯穿层间介电层118、第二绝缘层116及第一绝缘层114,以与第一导线110的连接部111电连接。绝缘层120位于第一信号线SL1、层间介电层118、信号线122及电极部125上,且具有开口露出第二线路层121、信号线122及电极部125,使得第一接垫102A可通过绝缘层120的开口电连接至第二线路层121、信号线122及电极部125。在一实施例中,信号线122例如为电源线(power line)。
另一方面,缓冲层BF、第一绝缘层114、第二绝缘层116、栅极G、层间介电层118、源极S、漏极D与绝缘层120分别可由任何所属技术领域中具有通常知识者所周知的用于像素阵列层的任一缓冲层、任一栅绝缘层、任一栅极、任一层间绝缘层、任一源极、任一漏极及任一绝缘层来实现,且缓冲层BF、第一绝缘层114、第二绝缘层116、栅极G、层间介电层118、源极S、漏极D与绝缘层120分别可通过任何所属技术领域中具有通常知识者所周知的任一方法来形成。
第一导线110电连接至第二接垫102B。举例而言,第一导线110通过电极部125电连接第二接垫102B。后续需要重工时,可通过外加电流于第二接垫102B,使第一导线110发热,由此使非显示区NA发热,从而使其上方的各向异性导电胶(未示)温度升高而容易与非显示区NA分离,可减少对接垫102(例如第一接垫102A)的损伤。如此一来,重工的良率高。
在本实施例中,导线结构108不与第一信号线SL1及第二信号线SL2相互连接。举例而言,导线结构108的电位为浮置(floating)。由此,导线结构108与像素结构PX之间的电性独立,换言之,两者之间的信号独立。如前所述,可通过外加电流于第二接垫102B,使第一导线110发热。因此,导线结构108不影响驱动元件(未示)所提供给像素结构PX的推力状况。
举例而言,图4是依照本发明一实施例的显示装置10a的剖面示意图。请参照图4,显示装置10a还包括驱动元件200及各向异性导电胶202,驱动元件200位于非显示区NA且电连接至接垫102,驱动元件200包括基板204及位于基板204上的多个导线206。各向异性导电胶202位于驱动元件200及接垫102之间,以固定二者。各向异性导电胶202的性质与其温度相关,举例而言,当各向异性导电胶202的温度低于玻璃转换温度,则呈玻璃态,高于玻璃转换温度,则呈橡胶态。在本实施例中,通过外加电流于第二接垫102B,使第一导线110发热,由此使非显示区NA发热,从而使各向异性导电胶202达玻璃转换温度,如此一来,各向异性导电胶202呈橡胶态,容易与非显示区NA分离,可减少对接垫102(例如第一接垫102A)的损伤。如此一来,重工的良率高。
请回到图1及图2,由于第一绝缘层114位于非显示区NA及第一导线110上,接垫102位于第一绝缘层114上,导线结构108(例如第一导线110)不影响驱动元件和接垫102接合后的各向异性导电胶(未示)的导电粒子压痕状况的确认。
第一导线110具有位于两个相邻的第一接垫102A之间的第一部分110A,由此,可均匀加热各向异性导电胶(未示),使第一接垫102A附近的各向异性导电胶(未示)都具有均匀的高温,而容易与非显示区NA分离。
在一实施例中,非显示区NA的相对两侧具有对位标记126,对位标记126例如是位于接垫102与可挠性基板100的边缘之间,通过让驱动元件(未示)于可挠性基板100的法线方向上重叠于对位标记126,可使驱动元件准确地配置于非显示区NA的接垫102上。在本实施例中,第一导线110还具有位于可挠性基板100的边缘和第二接垫102B之间的第二部分110B,通过外加电流于第二部分110B,可确保非显示区NA的相对两侧发热,从而使其上方的各向异性导电胶(未示)温度升高而容易与非显示区NA的相对两侧分离,减少对接垫102(例如第一接垫102A)的损伤。如此一来,重工的良率高。
在本实施例中,第一导线110的俯视形状非直线,换言之,为异型。举例而言,第一导线110的俯视形状为锯齿型。由于电阻值与物体的长度呈正相关,由此,第一导线110可具有提升的电阻值。
可了解到,第一导线110提供的能量满足E=P×t=I2×R×t,其中E为能量,P为功率,t为时间,I为电流,R为电阻。如此能量公式所示,能量与电阻值呈正相关。因此,电阻值的提升将有助于提升能量。因此,本发明的实施例的第一导线110可通过提升电阻值来实现能量提升的效果,提升的能量使非显示区NA发热效果良好。在其他实施例中,第一导线110的俯视形状可为S型(见图5)、方格型(见图6)或其他异型。在其他实施例中,第一导线110的俯视形状可为直线(见图7)。
导线结构108的片电阻为50至1900欧姆/单位面积(Ω/□)。在本实施例中,导线结构108的材料包括多晶硅或氧化铟锡,多晶硅的片电阻为65.7欧姆/单位面积(Ω/□),氧化铟锡的片电阻为1700欧姆/单位面积(Ω/□)。由此,导线结构108具有高的片电阻。因此,本发明的实施例的导线结构108可通过提升电阻值来实现能量提升的效果,提升的能量使非显示区NA发热效果良好。
并且,如前述的能量公式所示,能量与时间及电流呈正相关,由此,也可利用制作工艺调控导线结构108的能量,举例而言,可利用调控电流、电压或时间来提升导线结构108的能量,提升的能量可使非显示区NA发热效果良好。
图8是依照本发明另一实施例的显示装置10b的俯视示意图。图9是沿着图8的剖线9-9’的剖面示意图,请参照图8及图9,显示装置10b与图1的显示装置10的差异在于,第一导线110还包括第三部分110C,第三部分110C在可挠性基板100的法线方向上重叠于第一接垫102A,第一线路层112位于第二绝缘层116上。由此,后续需要重工时,可通过外加电流于第一导线110,全面地使其上方的各向异性导电胶(未示)均匀受热,使非显示区NA发热的效果良好。
第一绝缘层114也覆盖第一导线110的第三部分110C,换言之,第一绝缘层114位于第一导线110的第三部分110C及接垫102之间,由此,即使驱动元件(未示)和接垫102接合时偏移,驱动元件也不会接触到第一导线110的第三部分110C而导致两者短路,并且,第一导线110的第三部分110C不影响驱动元件和接垫102接合后之各向异性导电胶(未示)的导电粒子压痕状况的确认。
图10是依照本发明另一实施例的显示装置10c的俯视示意图。图11是沿着图10的剖线11-11’的剖面示意图,显示装置10c与图8的显示装置10b的差异在于,接垫102还包括第三接垫102C,导线结构108还包括位于第一绝缘层114上的多条第二导线128,第二导线128电连接至第三接垫102C,且第二导线128包括第一部分128A,第一部分128A沿着可挠性基板100的法线方向上重叠于第一导线110的第一部分110A。通过第一导线110及第二导线128所构成的两层叠构,后续需要重工时,可通过外加电流于第二接垫102B及第三接垫102C,使第一导线110及第二导线128,由此使非显示区NA发热的效果良好。在一实施例中,第二导线128进一步包括第二部分128B,第二部分128B沿着可挠性基板100的法线方向上重叠于第一导线110的第三部分110C。由此,可使均匀加热各向异性导电胶(未示)的效果提升。在本实施例中,显示装置10c还包括电极部130,第二绝缘层116位于第二导线128上,电极部130贯穿层间介电层118及第二绝缘层116,以与第二导线128电连接。
图12是依照本发明另一实施例的显示装置10d的俯视示意图。图13是沿着图12的剖线13-13’的剖面示意图,显示装置10d与图8的显示装置10b的差异在于,显示装置10d的接垫102还包括第四接垫102D,导线结构108还包括第三导线132,第四接垫102D及第三导线132位于非显示区NA上。显示装置10d还包括电极部134。举例而言,第四接垫102D位于第二接垫102B与可挠性基板100的边缘之间,第三导线132连接导线结构108,举例而言,第三导线132通过电极部134电连接第三导线132。由此,可利用简易探针输入电流至第四接垫102D来提供导线结构108b电流,可便利于后续的重工。
图14是依照本发明另一实施例的显示装置20的俯视示意图,图15是沿着图14的剖线15-15’的剖面示意图,图16是沿着图14的剖线16-16’的剖面示意图。请一并参照图14、图15及图16,显示装置20包括可挠性基板100及多个像素结构PX。可挠性基板100具有显示区AA及非显示区NA,非显示区NA位于显示区AA的一侧。像素结构PX位于显示区AA且呈阵列排列。
显示装置20还包括多个接垫102,接垫102位于非显示区NA且沿着第一方向d1排列,接垫102包括多个第一接垫102A,第一接垫102A电连接至像素结构PX。
显示装置20还包括驱动元件300及各向异性导电胶302,驱动元件300位于非显示区NA。驱动元件300包括基材304、金属线路层306及导线结构308,金属线路层306及导线结构308分别设置于基材304的相对两表面。举例而言,导线结构308位于基材304的正面,金属线路层306位于基材304的背面。金属线路层306与第一接垫102A电连接,用于传递信号给第一接垫102A。
导线结构308包括彼此连接的多条第一导线310。在一实施例中,驱动元件300可包括芯片312,后续需要重工时,可通过芯片312施加电流于第一导线310,使非显示区NA发热,从而使其下方的各向异性导电胶302温度升高而容易与非显示区NA分离,减少对接垫102(例如第一接垫102A)的损伤。如此一来,重工的良率高。并且,由于是通过驱动元件300的导线结构308使各向异性导电胶302温度升高,可降低对可挠性基板100上的元件的影响。
驱动元件300还包括线路314,线路314位于基材304的正面,芯片312的凸块312a、312b、312c分别和线路314、导线结构308及金属线路层306连接。在一实施例中,驱动元件300可包括绝缘层316及绝缘层318,绝缘层316位于基材304的背面。由此,可保护金属线路层306,防止金属线路层306因碰撞而受损。绝缘层318位于导线结构308及线路314上。由此,可保护导线结构308及线路314,防止导线结构308因碰撞而受损。
在本实施例中,第一导线310的俯视形状非直线,换言之,为异型。举例而言,第一导线310的俯视形状为锯齿型。由于电阻值与物体的长度呈正相关,由此,第一导线310可具有提升的电阻值。本发明的实施例的第一导线310可通过提升电阻值来实现能量提升的效果,提升的能量使非显示区NA发热效果良好。在其他实施例中,第一导线310的俯视形状可为S型(见图5)、方格型(见图6)或其他异型。在其他实施例中,第一导线310的俯视形状可为直线(见图7)。
综上所述,在本发明一实施例的显示装置中,导线结构包括彼此连接的多条第一导线,第一导线电连接至第二接垫。后续需要重工时可通过外加电流于第二接垫,使于第一导线发热,由此使非显示区发热,从而使其上方的各向异性导电胶温度升高而容易与非显示区分离,可减少对接垫的损伤。如此一来,重工的良率高。
Claims (10)
1.一种显示装置,包括:
可挠性基板,具有显示区及非显示区,其中该非显示区位于该显示区的一侧;
多个像素结构,位于该显示区且呈阵列排列;
导线结构,位于该非显示区;及
多个接垫,位于该非显示区且沿着一方向排列,其中该些接垫包括多个第一接垫及一第二接垫,该些第一接垫电连接至该些像素结构,该导线结构包括彼此连接的多条第一导线,该些第一导线电连接至该第二接垫。
2.如权利要求1所述的显示装置,其中该些第一导线具有位于两个相邻的该些第一接垫之间的第一部分及位于该可挠性基板的边缘和该第二接垫之间的第二部分。
3.如权利要求2所述的显示装置,进一步包括:
第一绝缘层,位于该非显示区,其中该第一绝缘层位于该些第一导线上,该些接垫位于该第一绝缘层上。
4.如权利要求3所述的显示装置,其中该些接垫还包括第三接垫,该导线结构还包括位于该第一绝缘层上的多条第二导线,该些第二导线电连接至该第三接垫,且该些第二导线包括:
第一部分,沿着该可挠性基板的法线方向上重叠于该些第一导线的该第一部分。
5.如权利要求4所述的显示装置,其中该些第一导线还包括第三部分,该第三部分在该可挠性基板的法线方向上重叠于该些第一接垫。
6.如权利要求5所述的显示装置,其中该些第二导线进一步包括:
第二部分,沿着该可挠性基板的法线方向上重叠于该些第一导线的该第三部分。
7.如权利要求1所述的显示装置,其中该导线结构的材料包含多晶硅或氧化铟锡。
8.如权利要求1所述的显示装置,进一步包括:
驱动元件,位于该非显示区且电连接至该些接垫;及
各向异性导电胶,位于该驱动元件及该些接垫之间。
9.一种显示装置,包括:
可挠性基板,具有显示区及非显示区,其中该非显示区位于该显示区的一侧;
多个像素结构,位于该显示区且呈阵列排列;
多个接垫,位于该非显示区且沿着一方向排列,其中该些接垫包括多个第一接垫,该些第一接垫电连接至该些像素结构;及
驱动元件,位于该非显示区,其中该驱动元件包括基材、金属线路层及导线结构,该金属线路层及该导线结构分别设置于该基材的相对两表面,该金属线路层与该些第一接垫电连接,该导线结构包括彼此连接的多条第一导线。
10.如权利要求9所述的显示装置,其中该些第一导线的俯视形状非直线。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063111698P | 2020-11-10 | 2020-11-10 | |
US63/111,698 | 2020-11-10 | ||
TW110118299 | 2021-05-20 | ||
TW110118299A TWI762324B (zh) | 2020-11-10 | 2021-05-20 | 顯示裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113781921A true CN113781921A (zh) | 2021-12-10 |
CN113781921B CN113781921B (zh) | 2022-11-22 |
Family
ID=78840097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111002310.3A Active CN113781921B (zh) | 2020-11-10 | 2021-08-30 | 显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113781921B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI223879B (en) * | 2003-10-07 | 2004-11-11 | Advanced Semiconductor Eng | Package stack module with vertical conductive wires inside molding compound |
US20070284138A1 (en) * | 2006-06-12 | 2007-12-13 | Au Optronics Corp. | Circuit board |
CN203573052U (zh) * | 2013-10-18 | 2014-04-30 | 广州泰鸿通光电科技有限公司 | 一种显示屏 |
CN204462442U (zh) * | 2015-01-29 | 2015-07-08 | 新中合光电科技(保靖)有限公司 | 一种用于光分路器裸器件返工装置 |
CN205552700U (zh) * | 2016-02-25 | 2016-09-07 | 深圳市恒久瑞电子科技有限公司 | 一种钼丝加热线切割重工设备 |
CN106328832A (zh) * | 2016-10-27 | 2017-01-11 | 武汉华星光电技术有限公司 | 异方性导电胶膜的去除方法 |
CN111883564A (zh) * | 2019-07-16 | 2020-11-03 | 友达光电股份有限公司 | 可折叠显示面板 |
-
2021
- 2021-08-30 CN CN202111002310.3A patent/CN113781921B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI223879B (en) * | 2003-10-07 | 2004-11-11 | Advanced Semiconductor Eng | Package stack module with vertical conductive wires inside molding compound |
US20070284138A1 (en) * | 2006-06-12 | 2007-12-13 | Au Optronics Corp. | Circuit board |
TW200803679A (en) * | 2006-06-12 | 2008-01-01 | Au Optronics Corp | Circuit board |
CN203573052U (zh) * | 2013-10-18 | 2014-04-30 | 广州泰鸿通光电科技有限公司 | 一种显示屏 |
CN204462442U (zh) * | 2015-01-29 | 2015-07-08 | 新中合光电科技(保靖)有限公司 | 一种用于光分路器裸器件返工装置 |
CN205552700U (zh) * | 2016-02-25 | 2016-09-07 | 深圳市恒久瑞电子科技有限公司 | 一种钼丝加热线切割重工设备 |
CN106328832A (zh) * | 2016-10-27 | 2017-01-11 | 武汉华星光电技术有限公司 | 异方性导电胶膜的去除方法 |
CN111883564A (zh) * | 2019-07-16 | 2020-11-03 | 友达光电股份有限公司 | 可折叠显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN113781921B (zh) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11488987B2 (en) | Display substrate, splicing screen and manufacturing method thereof | |
CN109459895B (zh) | 显示面板和显示装置 | |
US7916262B2 (en) | Signal transmission assembly and display device applied with the same | |
JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
US7253808B2 (en) | Touch screen system and display device using the same | |
WO2007063667A1 (ja) | 回路部材、電極接続構造及びそれを備えた表示装置 | |
CN113260142B (zh) | 一种覆晶薄膜、显示模组及显示装置 | |
JP4098049B2 (ja) | 表示パネル | |
JP7119305B2 (ja) | 調光体 | |
JP2753549B2 (ja) | 液晶表示デバイス | |
CN109407358B (zh) | 一种显示面板的修复方法及显示面板 | |
CN112993607B (zh) | 显示装置、显示装置的制造方法及印刷布线基板 | |
CN113781921B (zh) | 显示装置 | |
JP2004212587A (ja) | 液晶表示パネル及びこの液晶表示パネルに使用する可撓性基板の実装方法 | |
TWI762324B (zh) | 顯示裝置 | |
CN112669702B (zh) | 显示面板及显示装置 | |
KR100635944B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
CN1822285B (zh) | 具有连接器的等离子显示装置 | |
TW558916B (en) | Flat panel display and the printed circuit board thereof | |
JPH07152045A (ja) | 液晶表示装置 | |
JP2574344Y2 (ja) | 配線基板の接続構造 | |
TWI283787B (en) | Liquid crystal display | |
JP5621354B2 (ja) | 圧着冶具及び表示装置の製造方法 | |
JPH0736053A (ja) | 液晶表示装置およびその製法 | |
TW200947028A (en) | Liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |