CN113764292B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN113764292B CN113764292B CN202111312674.1A CN202111312674A CN113764292B CN 113764292 B CN113764292 B CN 113764292B CN 202111312674 A CN202111312674 A CN 202111312674A CN 113764292 B CN113764292 B CN 113764292B
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor chip
- manufacturing
- semiconductor
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 225
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 182
- 238000005476 soldering Methods 0.000 claims abstract description 48
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 238000003466 welding Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 description 8
- 239000003292 glue Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种半导体装置的制作方法及半导体装置，其中，所述方法包括：将第一半导体芯片焊接至基板的第一表面上；将平衡片安装在与所述第一表面相对的所述基板的第二表面上，以消减所述焊接导致的形变；将第二半导体芯片焊接至第一半导体芯片背离所述基板的一侧上。本发明所公开的方法和装置有利于提高第二半导体芯片焊接的可靠性。
Description
技术领域
本发明涉及半导体封装领域，特别涉及半导体装置及其制造方法。
背景技术
随着半导体技术的日益发展，具有高的集成密度的封装结构越来越重要。例如，3D封装结构可以实现芯片与芯片之间的相互堆叠。然而，上述现有技术存在如下问题：由于上层芯片需要焊接到下层芯片上并且下层芯片需要焊接到基板上，因此，在将下层芯片焊接到基板的过程中产生的升温会使基板发生形变，从而导致后续将上层芯片焊接到下层芯片上时焊接区域不平。
示例性地，在用于光子计算的芯片方案中，通常将电子集成电路芯片和光子集成电路芯片堆叠在基板上。由于电子集成电路芯片和光子集成电路芯片都是硅衬底材质，而基板一般为玻璃或者有机材质，故当下层芯片焊接在基板上后会发生形变现象（在焊接过程中的升温会使焊接后的装配体产生形变，进而导致上层芯片的焊接区域不平）。然而，为了适应3D芯片封装的要求，业界普遍采用的芯片的厚度一般都比较薄，并且在电子集成电路芯片的焊接工艺中所使用的焊点往是很薄的焊料，通常只有几十微米。故该位于电子集成电路芯片与光子集成电路芯片之间的焊点很难容忍这种基础装配体的形变，往往会出现电子集成电路芯片上的焊点断裂或者脱焊的问题，导致整个半导体装置发生短路或者断路。
发明内容
为了克服现有技术的不足，本发明的目的在于提供半导体装置的制造方法及半导体装置，以解决现有技术中半导体装置制造中基板容易发生形变的问题以及层叠焊接的多层芯片装配体的可靠性较差的问题。
本发明的目的采用以下技术方案实现：
根据本发明的一方面，提供一种半导体装置的制造方法，包括：提供基板，所述基板具有相对的第一表面以及第二表面；提供第一半导体芯片，将所述第一半导体芯片焊接至所述基板的所述第一表面上；提供平衡片，将所述平衡片安装在所述基板的所述第二表面上，以消减所述焊接导致的形变；提供第二半导体芯片，将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上。
根据本发明另一方面，还提供一种半导体装置，所述半导体装置包括：基板，所述基板具有相对的第一表面以及第二表面；第一半导体芯片，所述第一半导体芯片通过第一焊接结构被设置在所述基板的所述第一表面上；第二半导体芯片，所述第二半导体芯片通过第二焊接结构被设置在所述第一半导体芯片背离所述基板的一侧上；平衡片，所述平衡片被设置在所述基板的所述第二表面上，以消减所述第一半导体芯片与所述基板之间的焊接导致的形变。
根据本发明的又一方面，还提供一种半导体装置的制造方法，其中，所述半导体装置包括基板以及第一半导体芯片；所述制造方法包括：提供基板，所述基板具有相对的第一表面以及第二表面；提供第一半导体芯片，将所述第一半导体芯片焊接至所述基板的所述第一表面上；提供形变控制设备，所述形变控制设备包括第一部分及第二部分，在将所述第一半导体芯片焊接至所述基板的过程中的至少一时间段内，将所述基板的第一表面与所述形变控制设备的第一部分接触，将所述基板的第二表面与所述形变控制设备的第二部分接触，所述第一部分和所述第二部分同时向所述基板产生作用力，以减小所述基板发生形变。
相比现有技术，本发明实施例提供的半导体装置的制造方法以及半导体装置有利于提高第二半导体芯片焊接的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。
图1是根据本发明实施例提供的半导体装置的制造方法的流程图；
图2A-2E是根据本发明一实施例提供的半导体装置的制作方法的制造工序示意图；
图3A-3D是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图；
图4是根据本发明又一实施例提供的半导体装置的制作方法的制造工序示意图；
图5是根据本发明实施例提供的一种半导体装置的部分结构示意图；
图6A-6B是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图；
图7A是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图；
图7B是图7A的俯视结构示意图。
具体实施方式
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是根据本发明实施例提供的半导体装置的制造方法的流程图。所述半导体装置的制造方法包括：
S101，提供基板，所述基板具有相对的第一表面以及第二表面；
S102，提供第一半导体芯片，将所述第一半导体芯片焊接至所述基板的所述第一表面上；
S103，提供平衡片，将所述平衡片安装在所述基板的所述第二表面上，以消减所述焊接导致的形变；
S104，提供第二半导体芯片，将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上。
示例性地，图2A-2D是根据本发明一实施例提供的半导体装置的制作方法的制造工序示意图。请参考图2A-2D所示，首先，提供一基板100，所述基板100具有相对的第一表面100a以及第二表面100b，然后，提供一第一半导体芯片200，将所述第一半导体芯片200焊接至所述基板100的所述第一表面100a上；接着，将基板100进行倒置，提供一平衡片400，将所述平衡片400安装于所述基板100的所述第二表面100b上，以消减所述焊接导致的基板100形变；最后，提供一第二半导体芯片300，将所述第二半导体芯片300焊接至所述第一半导体芯片200背离所述基板100的一侧上。
如图2B所示，由于基板100与第一半导体芯片200的热膨胀系数不同，因此，基板100在经过高温焊接工艺后会形成向上形变的现象。如图2C所示，本发明实施例在第二半导体芯片300的安装之前，先将基板100倒置，在所述基板100的所述第二表面100b上安装平衡片400，以消减所述第一半导体芯片200的焊接所导致的形变，即使得发生形变的基板100变得平整，为后续第二半导体芯片300的安装提供了较为平坦的焊接区域，有利于提高第二半导体芯片300焊接的可靠性。
在现有技术中，也有提出一种将第二半导体芯片300与第一半导体芯片200先焊接，然后再将第二半导体芯片300与第一半导体芯片200作为整体焊接在基板100上的技术方案，但是，这种方案虽然能够消减上述第二半导体芯片300与第一半导体芯片200在焊接中由于不同材质之间的热膨胀系数的差异所引起的形变问题，进而保证第二半导体芯片300的焊点强度；但是，如果将第二半导体芯片300与第一半导体芯片200先焊接在一起，则还需要对第二半导体芯片300与第一半导体芯片200整体采用塑封料进行塑封，原因是第二半导体芯片300与第一半导体芯片100的厚度很薄并且第二半导体芯片300与第一半导体芯片200的尺寸不一致，如果不做塑封的话，则很难被吸附抓取，存在抓取困难的问题，故在工艺制作上仍存在较大的难度。
有鉴于此，本发明的目的是为了能够提高具有3D封装的半导体装置中上下堆叠的半导体芯片相互之间的电连接的可靠性。
进一步地，所述将平衡片400安装在所述基板100的所述第二表面100b上的步骤包括：通过焊接的方式将所述平衡片400安装在所述基板100的所述第二表面100b上。具体地，在一实施例中，如图2D所示，通过焊料球401焊接的方式，将所述平衡片400焊接至所述基板100的第二表面100b上，由于基板100与该平衡片400同样存在热膨胀系数的差异，故基板100在经过高温焊接工艺后同样会形成向上形变的现象，即可以消减之前在图2B中所产生的形变问题，这样得到的整个组件可以形成基板100两侧对称的结构，从而将形变抵消或减弱，甚至将基板100扳平整，以有利于后续的第二半导体芯片300的安装，从而提高第二半导体芯片300与第一半导体芯片200的焊接可靠性。
在另一实施例中，如图2E所示，通过胶水402粘合的方式，将所述平衡片400通过所述胶水402粘合在所述基板100的所述第二表面100b上，然后进行一加热工艺，以固化所述平衡片400和所述基板100，由于胶水402在经过加热工艺后，基板100会再度出现与之前形变方向相反的形变，所以可以抵消或减弱之前在图2B中所产生的形变问题，这样得到的整个组件可以形成基板100两侧对称的结构，从而将形变降低，甚至将基板100变得平整，以有利于后续的第二半导体芯片300的安装，进而提高第二半导体芯片300与第一半导体芯片200的焊接可靠性。
进一步地，为了实现整个半导体装置的轻薄化，使用可清除胶水402将所述平衡片400粘合在所述基板100的所述第二表面100b上。即在将所述第二半导体芯片300焊接至所述第一半导体芯片200上后，还可以通过清除所述胶水402的方式将所述平衡片400去除。
进一步地，所述平衡片400由热膨胀系数与所述第一半导体芯片100的热膨胀系数相同或相近的材料构成，以抵消所述焊接导致的形变。
进一步地，所述平衡片400是陶瓷片。由于陶瓷片的热膨胀系数较小，并与所述第一半导体芯片100的热膨胀系数相近，而且陶瓷片的材质较硬，故有利于通过焊接的方式或者通过粘合的方式将所述平衡片400安装在所述基板100的所述第二表面100b上。相较于在基板100背面采用伪芯片用来平衡形变，陶瓷片的成本更低。
可选地，为了能够平衡所述基板100两侧的形变，将所述平衡片400的尺寸设置为与所述第一半导体芯片200的尺寸一致。
可选地，当第一半导体芯片200的尺寸较大时，该第一半导体芯片200在所述基板100的所述第二表面100b一侧会存在数量较多的外接引脚，若将该平衡片400尺寸设置为与所述第一半导体芯片200的尺寸一致时，则会占用一部分用于所述第一半导体芯片200的下层外接引脚的区域，为了解决上述问题，在本发明的一个实施例中，将上述平衡片400的尺寸设置为小于所述第一半导体芯片200的尺寸，并且将该平衡片400在厚度方向上设置的厚一些，即通过采用所述平衡片400加厚的方式，以解决由于所述平衡片400的尺寸较小所导致的用于抵消基板100形变的抵消强度不足的问题。此外，可以理解地，当将所述平衡片400的尺寸设置为小于所述第一半导体芯片200的尺寸时，也可以节省在焊接过程中使用的焊料量，或者在粘合过程中使用的胶水量。
进一步地，在将所述平衡片400的尺寸大小或者厚度大小确定了以后，通过对准焊接或者粘合的方式，将所述平衡片400安装在所述基板100的所述第二表面100b上，并且在安装完成后使所述平衡片400的几何中心在垂直于所述基板100的方向上与所述第一半导体芯片200的几何中心同轴，以平衡所述基板100两侧的形变。
示例性地，所述第一半导体芯片200是基于硅的光芯片（光子集成电路芯片，PIC），所述第二半导体芯片300是基于硅的电芯片（电子集成电路芯片，EIC），通过将所述第一半导体芯片200和所述第二半导体芯片300进行堆叠可形成光电芯片。示例性地，所述将第一半导体芯片200焊接至基板100的第一表面100a上的步骤包括：将所述第一半导体芯片200经由第一焊接结构201焊接至所述基板的所述第一表面上，其中，所述第一焊接结构201是由焊料构成的球体。例如焊料球，其材料可以为锡银。
示例性地，所述将第二半导体芯片300焊接至所述第一半导体芯片200背离所述基板100的一侧上的步骤包括：将所述第二半导体芯片300经由第二焊接结构303焊接至所述第一半导体芯片200背离所述基板100的一侧表面，其中，所述第二焊接结构303包括导电凸起301以及所述导电凸起301上的焊料层302，其中，所述导电凸起301被设置在所述第二半导体芯片300的正面电耦合区内。在本实施例中，所述第二半导体芯片300是通过倒装芯片（flip chip）的封装方式与所述第一半导体芯片200背离所述基板100的一侧表面进行焊接的。具体地，在所述第二半导体芯片300的正面电耦合区上制作第二焊垫（未示出），通过第二焊垫上设置的导电凸起301以及所述导电凸起上的焊料层302与位于所述第一半导体芯片200的正面电耦合区上的第一焊垫（未示出）电性连接，从而实现第一半导体芯片200和第二半导体芯片300的电连接。采用上述导电凸起301和焊料层302构成的第二焊接结构303能够提高所述第二半导体芯片300与所述第一半导体芯片200电连接的可靠性，并且通过使用焊料层302可以保证较高的焊接强度，同时由于所述导电凸起301具有较大的横截面积，在通入大电流的情况下，能够获得较好的电流通过能力。其中，所述导电凸起301可以是铜柱凸块（copper pillar bump），也可以是制作于顶层金属焊垫开口（pad opening）中的凸块，本发明对此不做限制。
另外，通过TSV（Through Silicon Via，硅通孔）封装技术在所述第一半导体芯片200中和/或所述第二半导体芯片300中制作垂直通孔，该TSV封装技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连，从而实现所述第一半导体芯片200与所述基板100之间的电气互通，和/或实现第二半导体芯片300与所述第一半导体芯片200之间的电气互通，而且由于不需要使用打线（wire-bond）工艺，故可以减少电磁干扰对带宽的影响，保证所述第一半导体芯片200和所述第二半导体芯片300的信号完整性，并允许更高的芯片堆叠密度。
图3A-3D是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图。请参考图3A-3D所示，所述基板100的所述第二表面100b上具有多个导电焊盘120并且所述基板100中设置有与每个导电焊盘120一一对应的过孔导电结构130，在安装完成后，所述多个导电焊盘120通过对应的过孔导电结构130与所述第一半导体芯片100的多个引脚（未示出）电连接，以形成外接端子。通过上述外接端子可将完成封装后的半导体装置与外部电路板电性连接，以实现相关电气功能导通，示例性地，该外部电路板可以为柔性电路板（Flexible Circuit Board，FPC）或者硬质电路板（Printed Circuit Board，PCB）。
进一步地，如图3B所示，在将所述平衡片400安装于所述基板100的所述第二表面100b之前，对所述平衡片400进行图案化处理，例如冲压或者激光切割等方式，以在平衡片400上形成多个镂空区域80，得到具有镂空区域80的平衡片480。如图3C所示，在安装完成后，所述多个导电焊盘120的部分区域在所述平衡片400的所述多个镂空区域80处暴露出。在一些实施例中，平衡片采用陶瓷片，能够更方便图案化处理，以形成镂空区域。另外，在露出所述镂空区域80的所述导电焊盘120的表面上制作有金属镀层，以实现更好的与外部电路板的电性连接，从而用于外部器件的电信号的输入和输出。示例性地，该金属镀层的材料可以为锡、镍金或者锡银等材料，本发明在此不做限制。如图3D所示，示例性地，将具有镂空区域80的平衡片480通过焊接的方式或者粘合的方式安装于所述基板100的所述第二表面100b上，然后将基板再次翻转，最后将所述第二半导体芯片300通过第二焊接结构焊接303在所述第一半导体芯片200远离所述基板100的一侧。
图4是根据本发明又一实施例提供的半导体装置的制作方法的制造工序示意图，如图4所示，进一步地，所述方法还包括：在将所述第二半导体芯片300焊接至所述第一半导体芯片200背离所述基板100的一侧上后，将至少一个第三半导体芯片800以层叠的方式焊接至所述第二半导体芯片300背离所述第一半导体芯片200的一侧上。
图5是根据本发明实施例提供的一种半导体装置的部分结构示意图，如图5所示，在本发明的一种实施方式中，所述半导体装置包括：基板100，所述基板100具有相对的第一表面100a以及第二表面100b；第一半导体芯片200，所述第一半导体芯片200通过第一焊接结构201被设置在所述基板100的所述第一表面100a上；第二半导体芯片300，所述第二半导体芯片300通过第二焊接结构303被设置在所述第一半导体芯片200背离所述基板100的一侧上；平衡片400，所述平衡片400被设置在所述基板100的所述第二表面100b上，以消减所述第一半导体芯片200与所述基板100之间的焊接导致的形变。
可选地，所述平衡片400以焊接的方式被设置在所述基板100的所述第二表面100b上。
可选地，所述平衡片400以粘合的方式被设置在所述基板100的所述第二表面100b上。
可选地，所述平衡片400通过可清除胶水而被粘合在所述基板100的所述第二表面100b上。
进一步地，所述平衡片400由热膨胀系数与所述第一半导体芯片200的热膨胀系数相同或相近的材料构成。
进一步地，所述平衡片400是陶瓷片。
可选地，所述平衡片400的尺寸与所述第一半导体芯片200一致。
可选地，所述平衡片400的尺寸小于所述第一半导体芯片200的尺寸。
进一步地，所述平衡片400的几何中心在垂直于所述基板100的方向上与所述第一半导体芯片200的几何中心同轴。
进一步地，所述第一半导体芯片200是基于硅的光芯片（光子集成电路芯片，PIC），所述第二半导体芯片300是基于硅的电芯片（电子集成电路芯片，EIC）。
进一步地，所述第一焊接结构201是由焊料构成的球体。
进一步地，所述第二焊接结构303包括导电凸起301以及所述导电上的焊料层302，其中，所述导电凸起301被设置在所述第二半导体芯片300的正面电耦合区内。
进一步地，所述基板100的所述第二表面100b上具有多个导电焊盘120并且所述基板100中设置有与每个导电焊盘120一一对应的过孔导电结构130，所述多个导电焊盘120通过对应的过孔导电结构130与所述第一半导体芯片200的多个引脚（未示出）电连接，以形成外接端子。
进一步地，所述平衡片400上设置有多个镂空区域80，所述多个导电焊盘120的部分区域在所述平衡片400的所述多个镂空区域80处露出，以形成外接端子，用于外部电路信号的输入和输出。
进一步地，继续如图4所示，所述半导体装置还包括至少一个第三半导体芯片800，所述至少一个第三半导体芯片800以层叠的方式焊接至所述第二半导体芯片300背离所述第一半导体芯片200的一侧上。
需要说明的是，上述半导体装置中与半导体制作方法中的相似的部件及其效果已在前面的半导体制作方法中进行了详细描述，在此不再赘述。
应当理解，图2A-图5中仅示出了集成有第一半导体芯片200和第二半导体芯片300的半导体装置的一部分，完整的半导体装置还可以集成其他波导和电极，以及其他有源和无源器件。
由上述内容可知，本发明实施例提供的半导体装置的制作方法以及半导体装置，由于在基板的两侧对称的安装有第一半导体芯片及平衡片，故能够消减由于第一半导体芯片在焊接至基板的焊接过程中，由于第一半导体芯片与基板的热膨胀系数不同所导致的形变的问题，为后续第二半导体芯片提供了较为平坦的焊接区域，有利于提高第二半导体芯片焊接的可靠性。
图6A-6B是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图。如图6A-6B所述，本发明实施例提供一种半导体装置的制造方法，所述半导体装置包括基板100以及第一半导体芯片200，所述制造方法包括：提供基板100，所述基板100具有相对的第一表面100a以及第二表面100b；提供第一半导体芯片200，将所述第一半导体芯片200焊接至所述基板100的所述第一表面100a上；提供形变控制设备500，所述形变控制设备500包括第一部分501及第二部分502，在将所述第一半导体芯片200焊接至所述基板100的过程中的至少一时间段内，将所述基板100的第一表面100a与所述形变控制设备500的第一部分501接触，将所述基板100的第二表面100b与所述形变控制设备500的第二部分502接触，所述第一部分501和所述第二部分502同时向所述基板100产生作用力，以减小所述基板100发生形变。
示例性地，上述接触可以是部分接触，也可以是整个表面都接触。在第一部分501、第二部分502与基板100接触的过程中，基板100由于焊接的热等原因产生形变而对第一部分501、第二部分502产生作用力，第一部分501、第二部分502因此也对基板100产生反作用力，该反作用力可以视为第一部分501、第二部分502对基板100作用力的一种来源，以减小所述基板100发生形变。另外，在一些实施方式中，形变控制设备500施加额外的力，压紧第一部分501、第二部分502以及基板100，从而实现减小所述基板100发生形变。在一些实施例中，第一部分501与基板100的接触面积占基板100面积的可以是20%，30%~70%。在一些实施例中，第一部分501与基板100的接触面积占基板100面积的10%以上，但不限于此。在一些实施例中，第二部分502与基板100的接触面积是基板面积40%，可以是45%以上，可以是50%~90%，也可以是90%以上（例如完全接触）。第一部分501、第二部分502接触的位置、接触面积的大小可以根据形变发生的位置等因素确定。示例性地，第一部分501、第二部分502中的一个可以起到承载作用。在一些实施例中，在第一部分501和第二部分502同时向所述基板100产生作用力，以减小所述基板100发生形变的过程中的变形量，基板100设置在第二部分502上方，第二部分502承载所述基板100，第一部分501与所述基板100的接触面积占基板面积的10%以上。
可选地，所述形变控制设备500的所述第一部分501包括凸设出所述基板100边缘的一部分区域，所述形变控制设备500的所述第一部分501和所述第二部分502可以共同向所述基板100施加作用力，以保证所述基板100不会发生形变。示例性地，为了更好的控制所述形变控制500对基板100的形变限定作用，所述形变控制设备500与控制***（图未示出）电连接，以接收来自所述控制***的开关控制信号，并基于所述开关控制信号调节所述形变控制设备500的所述第一部分501和所述第二部分502之间的距离。形变控制设备500可以根据控制信号以不同程度压紧第一部分501、第二部分502以及基板100，从而实现减小所述基板100发生形变。在将所述第一半导体芯片200和/或所述第二半导体芯片300焊接至所述基板100上之后，通过所述控制***的所述开关控制信号可将所述形变控制设备500脱离与所述基板100的接触，或者使得第一部分501、第二部分502的至少一个脱离与所述基板100的接触。
可选地，提供第二半导体芯片300，将所述第二半导体芯片300焊接至所述第一半导体芯片200背离所述基板100的一侧上。
图7A是根据本发明另一实施例提供的半导体装置的制作方法的制造工序示意图，图7B是图7A的俯视结构示意图。如图7A-7B所示，图7A和图6A中的差异在于形变控制设备500的第一部分503包括多个开口结构503a，所述多个开口结构503a与所述基板100的所述第一表面100a共同形成容置空间，用于容置多个第一半导体芯片200。该多个第一半导体芯片200可以通过所述第一部分503的多个开口结构503a内焊接至所述基板100的所述第一表面100a。示例性地，如图7B所示，该形变控制设备500的第一部分503包括多个开口结构503a，可以使得形变控制设备500的第一部分503与基板100有更多的接触面积，使得基板100的表面受到的压力分布更加均匀，以消减所述焊接导致的基板100形变。
由上述内容可知，本发明实施例提供的半导体装置的制作方法，由于在基板的两侧设置所述形变控制设备的第一部分和第二部分，故能够限制基板表面的形变，消减由于第一半导体芯片在焊接至基板的焊接过程中，由于第一半导体芯片与基板的热膨胀系数不同所导致的形变的问题，为后续第二半导体芯片提供了较为平坦的焊接区域，有利于提高第二半导体芯片焊接的可靠性。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (14)
1.一种半导体装置的制造方法，其特征在于，所述方法包括：
提供基板，所述基板具有相对的第一表面以及第二表面；
提供第一半导体芯片，将所述第一半导体芯片焊接至所述基板的所述第一表面上；
提供平衡片，将所述平衡片安装在所述基板的所述第二表面上，以消减所述焊接导致的形变；
提供第二半导体芯片，将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上；
其中，在将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上之前，将所述平衡片安装在所述基板的所述第二表面上；
所述基板的所述第二表面设置有多个导电焊盘，所述平衡片上设置有多个镂空区域，所述多个导电焊盘的部分区域在所述多个镂空区域处露出。
2.如权利要求1所述的制造方法，其特征在于，将所述平衡片安装在所述基板的所述第二表面上的步骤包括：
通过焊接或粘合的方式将所述平衡片安装在所述基板的所述第二表面上。
3.如权利要求1所述的制造方法，其特征在于，所述方法包括：在将所述第二半导体芯片焊接至所述第一半导体芯片上后，将所述平衡片去除。
4.如权利要求1-3任一项所述的制造方法，其特征在于，所述平衡片是陶瓷片。
5.一种半导体装置，其特征在于，包括：
基板，所述基板具有相对的第一表面以及第二表面；
第一半导体芯片，所述第一半导体芯片通过第一焊接结构被设置在所述基板的所述第一表面上；
第二半导体芯片，所述第二半导体芯片通过第二焊接结构被设置在所述第一半导体芯片背离所述基板的一侧上；
平衡片，所述平衡片被设置在所述基板的所述第二表面上，以消减所述第一半导体芯片与所述基板之间的焊接导致的形变；
其中，在将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上之前，将所述平衡片安装在所述基板的所述第二表面上；
所述基板的所述第二表面设置有导电焊盘，所述平衡片上设置有多个镂空区域，所述多个导电焊盘的部分区域在所述平衡片的所述多个镂空区域处露出。
6.如权利要求5所述的半导体装置，其特征在于，所述平衡片以焊接或粘合的方式被设置在所述基板的所述第二表面上。
7.如权利要求5-6任一项所述的半导体装置，其特征在于，所述平衡片是硅陶瓷片。
8.如权利要求5所述的半导体装置，其特征在于，所述第一半导体芯片是基于硅的光芯片。
9.如权利要求5所述的半导体装置，其特征在于，所述第二焊接结构包括导电凸起以及所述导电凸起上的焊料层。
10.一种半导体装置的制造方法，其中，所述半导体装置包括基板以及第一半导体芯片；所述制造方法包括：
提供基板，所述基板具有相对的第一表面以及第二表面；
提供第一半导体芯片，将所述第一半导体芯片焊接至所述基板的所述第一表面上；
利用形变控制设备控制所述基板产生的形变，所述形变控制设备包括第一部分及第二部分，在将所述第一半导体芯片焊接至所述基板的过程中的至少一时间段内，将所述基板的第一表面与所述形变控制设备的第一部分接触，将所述基板的第二表面与所述形变控制设备的第二部分接触，所述第一部分和所述第二部分同时向所述基板产生作用力，以减小所述基板发生形变。
11.如权利要求10所述的制造方法，其特征在于，
提供第二半导体芯片，将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上。
12.如权利要求11所述的制造方法，其特征在于，所述方法包括：在将所述第一半导体芯片焊接至所述基板上之后和/或将所述第二半导体芯片焊接至所述第一半导体芯片背离所述基板的一侧上之后，将所述形变控制设备脱离与所述基板的接触。
13.如权利要求10所述的制造方法，其特征在于，
所述形变控制设备的第一部分包括多个开口结构，所述多个开口结构与所述基板的所述第一表面共同形成容置空间，用于容置多个所述第一半导体芯片。
14.如权利要求10-13中任意一项所述的制造方法，其特征在于，在所述第一部分和所述第二部分同时向所述基板产生作用力，以减小所述基板发生形变的过程中，
所述第二部分对所述基板起承载作用，所述第一部分与所述基板的接触面积占所述基板面积的10%以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312674.1A CN113764292B (zh) | 2021-11-08 | 2021-11-08 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312674.1A CN113764292B (zh) | 2021-11-08 | 2021-11-08 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764292A CN113764292A (zh) | 2021-12-07 |
| CN113764292B true CN113764292B (zh) | 2022-03-01 |
Family
ID=78784788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111312674.1A Active CN113764292B (zh) | 2021-11-08 | 2021-11-08 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764292B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW564533B (en) * | 2002-10-08 | 2003-12-01 | Siliconware Precision Industries Co Ltd | Warpage-preventing substrate |
| TW200423350A (en) * | 2003-04-16 | 2004-11-01 | Oki Electric Ind Co Ltd | Semiconductor device, heat dissipation structure of semiconductor device and method of making the same |
| US20080054490A1 (en) * | 2006-08-31 | 2008-03-06 | Ati Technologies Inc. | Flip-Chip Ball Grid Array Strip and Package |
| WO2011111989A2 (ko) * | 2010-03-09 | 2011-09-15 | 주식회사 케이씨씨 | 금속접합 세라믹기판 |
| CN104037136A (zh) * | 2013-03-08 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 加强结构以及用于控制安装在衬底上的芯片翘曲的方法 |
| TW201436121A (zh) * | 2013-03-14 | 2014-09-16 | Taiwan Semiconductor Mfg | 封裝裝置 |
| TW201618243A (zh) * | 2014-11-07 | 2016-05-16 | 瑞鼎科技股份有限公司 | 雙面覆晶薄膜封裝結構及其製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5557439B2 (ja) * | 2008-10-24 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
-
2021
- 2021-11-08 CN CN202111312674.1A patent/CN113764292B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW564533B (en) * | 2002-10-08 | 2003-12-01 | Siliconware Precision Industries Co Ltd | Warpage-preventing substrate |
| TW200423350A (en) * | 2003-04-16 | 2004-11-01 | Oki Electric Ind Co Ltd | Semiconductor device, heat dissipation structure of semiconductor device and method of making the same |
| US20080054490A1 (en) * | 2006-08-31 | 2008-03-06 | Ati Technologies Inc. | Flip-Chip Ball Grid Array Strip and Package |
| WO2011111989A2 (ko) * | 2010-03-09 | 2011-09-15 | 주식회사 케이씨씨 | 금속접합 세라믹기판 |
| CN104037136A (zh) * | 2013-03-08 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 加强结构以及用于控制安装在衬底上的芯片翘曲的方法 |
| TW201436121A (zh) * | 2013-03-14 | 2014-09-16 | Taiwan Semiconductor Mfg | 封裝裝置 |
| TW201618243A (zh) * | 2014-11-07 | 2016-05-16 | 瑞鼎科技股份有限公司 | 雙面覆晶薄膜封裝結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764292A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| KR101171842B1 (ko) | 초미세 피치의 적층을 갖는 마이크로전자 조립체 | |
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| KR20020013551A (ko) | 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말 | |
| JP2003133518A (ja) | 半導体モジュール | |
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| JP2009278064A (ja) | 半導体装置とその製造方法 | |
| US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| CN113764292B (zh) | 半导体装置及其制造方法 | |
| JP4480417B2 (ja) | 電極バンプ及びその製造並びにその接続方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP4417974B2 (ja) | 積層型半導体装置の製造方法 | |
| JP2004134653A (ja) | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 | |
| JP2004311668A (ja) | 半導体装置及び電子装置、ならびに封止用金型 | |
| JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
| WO2011020341A1 (zh) | 电子模块及其封装结构 | |
| US20050003576A1 (en) | Semiconductor device manufacturing method | |
| JPH10321758A (ja) | 半導体装置 | |
| JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |