CN113760026A - 偏压发生电路、含偏压发生电路的缓冲电路及半导体*** - Google Patents

偏压发生电路、含偏压发生电路的缓冲电路及半导体*** Download PDF

Info

Publication number
CN113760026A
CN113760026A CN202110062507.XA CN202110062507A CN113760026A CN 113760026 A CN113760026 A CN 113760026A CN 202110062507 A CN202110062507 A CN 202110062507A CN 113760026 A CN113760026 A CN 113760026A
Authority
CN
China
Prior art keywords
voltage
bias voltage
level
bias
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110062507.XA
Other languages
English (en)
Inventor
洪基汶
权大汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113760026A publication Critical patent/CN113760026A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018564—Coupling arrangements; Impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种偏压发生电路、含偏压发生电路的缓冲电路及半导体***。偏压发生电路可以包括偏压发生器和补偿器。偏压发生器可以被配置为基于参考电压来产生偏置电压。补偿器可以被配置为检测电源电压的电平变化。补偿器可以被配置为基于检测结果来控制偏置电压的电平。

Description

偏压发生电路、含偏压发生电路的缓冲电路及半导体***
相关申请的交叉引用
本申请要求于2020年6月5日向韩国知识产权局提交的申请号为10-2020-0068164的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例通常可以涉及半导体器件，更具体地，涉及偏压发生电路、包括该偏压发生电路的缓冲电路以及包括该缓冲电路的半导体***。
背景技术
半导体器件可以包括被配置为输入/输出各种信号(诸如，数据、时钟信号等)的多个缓冲电路。
缓冲电路的操作可能受到电源电压和频率的影响。
例如，当电源电压的电平高于目标电平时，来自缓冲电路的输出信号的延迟时间可能减小。相反，当电源电压的电平低于目标电平时，来自缓冲电路的输出信号的延迟时间可能增大。
发明内容
在本公开的示例性实施例中，一种偏压发生电路可以包括偏压发生器和补偿器。偏压发生器可以被配置为基于参考电压来产生偏置电压。补偿器可以被配置为检测电源电压的电平变化。补偿器可以被配置为基于检测结果来控制偏置电压的电平。
在本公开的示例性实施例中，一种偏压发生电路可以包括比较电路、电压发生电路、电压变化追踪器和偏压电平控制器。比较电路可以被配置为将反馈电压与参考电压进行比较并且被配置为输出比较结果。电压发生电路可以被配置为通过第一电流路径和第二电流路径来产生偏置电压。反馈电压可以基于比较电路的输出而通过第一电流路径而产生。第二电流路径可以通过将流过第一电流路径的电流镜像而产生。电压变化追踪器可以被配置为检测电源电压的变化。偏压电平控制器可以被配置为基于电压变化追踪器的输出来控制偏置电压的电平。
在本公开的示例性实施例中，一种缓冲电路可以包括电流模式电路和偏压发生电路。电流模式电路可以被配置为基于电源电压和输入信号来产生输出信号。电流模式电路可以被配置为基于偏置电压的电平来补偿输出信号的转变定时变化。偏压发生电路可以被配置为基于参考电压来产生偏置电压。偏压发生电路可以被配置为检测电源电压的电平变化。偏压发生电路可以被配置为基于检测结果来控制偏置电压的电平。
附图说明
通过下面结合附图的详细描述，将更清楚地理解本公开的主题的上述以及其他方面、特征和优点，其中：
图1是示出基于示例性实施例的半导体器件的缓冲电路的视图。
图2是示出图1中的电流模式电路的视图。
图3是示出图1中的偏压发生电路的视图。
图4是示出基于示例性实施例的具有缓冲电路的半导体***的视图。
具体实施方式
将参考附图更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。这样，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文中所示出的特定配置和形状，而是可以包括在不脱离如所附权利要求书所限定的本发明的精神和范围的配置和形状上的偏差。
在本文中参考本发明的理想实施例的截面图和/或平面图来描述本发明。然而，本发明的实施例不应被解释为对本发明构思的限制。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本发明的原理和精神的情况下对这些实施例进行改变。
在下面的实施例的描述中，当参数被称为“预定的”时，可能意图表示当该参数被用于过程或算法中时，该参数的值被预先确定。该参数的值可以在过程或算法开始时被设定，或者可以在执行过程或算法的时段期间被设定。
将理解，尽管本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，在一些实施例中的第一元件可以在其他实施例中被称为第二元件。
此外，将理解的是，当一个元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，则不存在中间元件。
示例性实施例提供了一种偏压发生电路，该偏压发生电路能够基于电源电压来补偿信号延迟时间的变化。
示例性实施例还提供了一种具有上述偏压发生电路的缓冲电路。
示例实施例还提供一种具有上述缓冲电路的半导体***。
图1是示出基于示例性实施例的半导体器件的缓冲电路的视图。
参考图1，基于示例性实施例的半导体器件的缓冲电路100可以包括电流模式电路200和偏压发生电路400。
电流模式电路200可以被配置为基于电源电压VDD、偏置电压CMLBIAS、多个输入信号IN/INB和第一使能信号EN1来产生多个输出信号OUT和OUTB。
电源电压VDD可以对应于施加到电源端子的电压。电源电压VDD可以是外部电压或内部电压。
在下文中，电源电压VDD可以被施加到电源端子。
外部电压可以包括从缓冲电路100的外部设备或具有缓冲电路100的半导体器件施加的电压。内部电压可以包括通过使用所述外部电压而在所述半导体器件中产生的电压。
输入信号IN/INB以及输出信号OUT和OUTB可以包括差分信号。
电流模式电路200可以基于第一使能信号EN1而被激活。
偏压发生电路400可以被配置为基于参考电压VREF、第一使能信号EN1和EN1B以及第二使能信号EN2和EN2B来产生偏置电压CMLBIAS。
第一使能信号EN1和EN1B可以基于各种操作条件(例如，是否需要操作缓冲电路100)而被激活或去激活。第一使能信号EN1和EN1B可以由具有缓冲电路100的半导体器件或外部设备提供。
第二使能信号EN2和EN2B可以基于各种操作条件(例如，可以控制偏置电压CMLBIAS的随机定时、半导体器件的上电操作等)而被激活或去激活。第二使能信号EN2和EN2B可以由具有缓冲电路100的半导体器件或外部设备提供。
偏压发生电路400可以被配置为基于参考电压VREF来产生偏置电压CMLBIAS。偏压发生电路400可以被配置为基于电源电压的电平变化来控制偏置电压CMLBIAS的电平。
当第一使能信号EN1和EN1B被激活时，偏压发生电路400可以执行操作以产生偏置电压CMMLIAS。
当第二使能信号EN2和EN2B被激活时，偏压发生电路400可以执行操作以基于电源电压的电平变化来控制偏置电压CMLBIAS的电平。
图2是示出图1中的电流模式电路的视图。
参考图2，电流模式电路200可以包括第一电阻器210、第二电阻器211、第一晶体管212、第二晶体管213以及电流吸收(current sink)电路214和215。
第一电阻器210可以连接到电源端子。
第二电阻器211可以与第一电阻器210并联地连接到电源端子。
第一晶体管212的源极端子可以连接到第一电阻器210。输入信号IN/INB中的任意一个(例如输入信号INB)可以被输入到第一晶体管212的栅极端子中。
输出信号OUT和OUTB中的任意一个(例如输出信号OUT)可以从第一电阻器210与第一晶体管212的源极端子可以被连接到的节点输出。
第二晶体管213的源极端子可以连接到第二电阻器211。输入信号IN/INB中的任意一个(例如输入信号IN)可以被输入到第二晶体管213的栅极端子中。
输出信号OUT和OUTB中的任意一个(例如输出信号OUTB)可以从第二电阻器211与第二晶体管213的源极端子可以被连接到的节点输出。
电流吸收电路214和215可以包括第三晶体管214和第四晶体管215。电流吸收电路214和215的一端可以共同地连接到第一晶体管212的漏极端子和第二晶体管213的漏极端子。电流吸收电路214和215的另一端可以连接到接地端子。
第三晶体管214的源极端子可以共同地连接到第一晶体管212的漏极端子和第二晶体管213的漏极端子。第三晶体管214的栅极端子可以接收第一使能信号EN1。
第四晶体管215的源极端子可以连接到第三晶体管214的漏极端子。第四晶体管215的漏极端子可以连接到接地端子。第四晶体管215的栅极端子可以接收偏置电压CMLBIAS。
可选地，第三晶体管214的栅极端子可以接收偏置电压CMLBIAS。第四晶体管215的栅极端子可以接收第一使能信号EN1。
当第一使能信号EN1处于高电平时，电流模式电路200可以基于偏置电压CMLBIAS的电平来增大或减小吸收电流，以补偿输出信号OUT和OUTB的转变定时变化。
例如，当电源电压VDD的电平低于目标电平时，与目标定时相比，输出信号OUT和OUTB的转变定时可能会被延迟。
偏置电压CMLBIAS的电平可以与电源电压VDD的电平变化成反比。即，当电源电压VDD的电平增大时，偏置电压CMLBIAS的电平可以减小。相反，当电源电压VDD的电平减小时，偏置电压CMLBIAS的电平可以增大。
因此，当电源电压VDD的电平低于目标电平时，偏置电压CMLBIAS的电平可以增大。结果，因偏置电压CMLBIAS的电平增大，吸收电流也可以增大，从而可以加快输出信号OUT和OUTB的转变定时。
如上所述，可以将可能通过电源电压VDD的电平减小所延迟的输出信号OUT和OUTB的转变定时加快，从而补偿输出信号OUT和OUTB的转变定时变化。
图3是示出图1中的偏压发生电路的视图。
参考图3，偏压发生电路400可以包括偏压发生器500和补偿器600。
偏压发生器500可以被配置为基于第一使能信号EN1和EN1B以及参考电压VREF来产生偏置电压CMLBIAS。
参考电压VREF可以具有与绝对温度成比例的特性。即，当温度上升时，参考电压VREF的电平也可以增大。相反，当温度下降时，参考电压VREF的电平也可以减小。
偏压发生器500可以包括比较电路510和电压发生电路520。
当第一使能信号EN1处于预定电平(例如，高电平)时，比较电路510可以将反馈电压VFBK与参考电压VREF进行比较以输出比较结果。
比较电路510可以包括第一晶体管511至第六晶体管516、电阻器517和电容器518。
第一晶体管511的源极端子可以连接到电源端子。第一晶体管511的漏极端子可以连接到第一节点N1。
第二晶体管512的漏极端子可以连接到第一节点N1。
第三晶体管513的源极端子可以连接到电源端子。第三晶体管513的漏极端子可以共同地连接到第一晶体管511的栅极端子和第三晶体管513的栅极端子。
第四晶体管514的漏极端子可以连接到第三晶体管513的漏极端子。第四晶体管514的栅极端子可以接收反馈电压VFBK。
第五晶体管515的漏极端子可以共同地连接到第二晶体管512的源极端子和第四晶体管514的源极端子。第五晶体管515的栅极端子可以接收第一使能信号EN1。
第六晶体管516的漏极端子可以连接到第五晶体管515的源极端子。第六晶体管516的源极端子可以连接到接地端子。
参考电压VREF可以被施加到电阻器517的一端。电阻器517的另一端可以共同地连接到第二晶体管512的栅极端子和第六晶体管516的栅极端子。
电容器518的一端可以共同地连接到电阻器517的另一端、第二晶体管512的栅极端子和第六晶体管516的栅极端子。电容器518的另一端可以连接到接地端子。
可选地，可以从比较电路510中排除电容器518。
当电容器518被从比较电路510中排除时，参考电压VREF可以被直接施加到第二晶体管512的栅极端子和第六晶体管516的栅极端子。
比较电路510可以将反馈电压VFBK与参考电压VREF进行比较，以通过第一节点N1输出比较结果。
因为参考电压VREF可以具有温度比例特性，所以从第一节点N1输出的电压的电平可以具有被补偿的温度电平。
当第一使能信号EN1B是预定电平(例如，低电平)时，电压发生电路520可以基于来自比较电路510的输出(即，第一节点N1的电压电平)来产生偏置电压CMLBIAS。
电压发生电路520可以包括第一晶体管521至第五晶体管525和电阻器526。
第一晶体管521的源极端子可以连接到电源端子。第一晶体管521的栅极端子可以接收第一节点N1的电压。
第二晶体管522的源极端子可以连接到第一晶体管521的漏极端子。第二晶体管522的栅极端子可以连接到接地端子。第二晶体管522的漏极端子可以连接到第二节点N2。
第三晶体管523的源极端子可以连接到电源端子。第三晶体管523的栅极端子可以接收第一节点N1的电压。
第四晶体管524的源极端子可以连接到第三晶体管523的漏极端子。第四晶体管524的栅极端子可以接收第一使能信号EN1B。第四晶体管524的漏极端子可以连接到第三节点N3。
第五晶体管525的漏极端子和栅极端子可以共同地连接到第三节点N3。第五晶体管525的源极端子可以连接到接地端子。
电阻器526的一端可以连接到第二节点N2。电阻器526的另一端可以连接到接地端子。
施加到第二节点N2的电压可以作为反馈电压VFBK被提供给比较电路510。
施加到第三节点N3的电压可以被输出为偏置电压CMLBIAS。
电压发生电路520可以包括电流镜。电流镜可以包括第一电流路径521、522和526以及第二电流路径523、524和525。第二电流路径523、524和525可以通过将第一电流路径521、522和526镜像而形成。
可以基于第一节点N1的电压来控制第一电流路径521、522和526的电流量。偏置电压CMLBIAS可以由被配置为由将第一电流路径521、522和526的电流量镜像的第二电流路径523、524和525产生。
第一电流路径521、522和526可以向比较电路510提供第二节点N2的与偏置电压CMLBIAS相对应的电压作为反馈电压VFBK。
补偿器600可以被配置为检测电源电压的电平变化。补偿器600可以被配置为基于检测结果来控制偏置电压CMLBIAS的电平。
补偿器600可以被配置为检测通过从电源电压的电平中去除高频噪音所形成的低频变化。补偿器600可以被配置为基于检测结果来控制偏置电压CMLBIAS的电平。
补偿器600可以包括电压变化追踪器610、低通滤波器620和偏压电平控制器630。
电压变化追踪器610可以被配置为检测电源电压VDD的变化。
电压变化追踪器610可以包括第一晶体管611至第五晶体管615。
第一晶体管611的源极端子可以连接到电源端子。第一晶体管611的栅极端子可以接收第二使能信号EN2。第一晶体管611的漏极端子可以连接到第四节点N4。
第二晶体管612的漏极端子可以连接到第四节点N4。第二晶体管612的栅极端子可以接收第二使能信号EN2。
第三晶体管613的漏极端子可以连接到第二晶体管612的源极端子。第三晶体管613的源极端子可以连接到接地端子。
第四晶体管614的源极端子可以连接到电源端子。第四晶体管614的栅极端子可以接收第二使能信号EN2。
第五晶体管615的栅极端子可以连接到第四晶体管614的栅极端子。第五晶体管615的漏极端子可以连接到第五晶体管615的栅极端子。第五晶体管615的源极端子可以连接到接地端子。
当第二使能信号EN2处于预定电平(例如，高电平)时，电压变化追踪器610可以基于电源电压VDD的电平变化来改变第四节点N4的电压电平，以检测电源电压VDD的电平变化。
低通滤波器620可以被配置为从通过电压变化追踪器610的电源电压电平的检测结果中去除高频分量。因此，仅低频分量可以穿过低通滤波器620。
低通滤波器620可以包括电容器621和电阻器622。
电容器621可以连接在第五节点N5与接地端子之间。
电阻器622可以连接在第四节点N4与第五节点N5之间。
偏压电平控制器630可以被配置为基于低通滤波器620的输出以及第二使能信号EN2和EN2B来控制偏置电压CMLBIAS的电平。
偏压电平控制器630可以包括第一晶体管631至第四晶体管634。
具有第一晶体管631至第四晶体管634的电流路径可以被称为第三电流路径。
第一晶体管631的源极端子可以连接到电源端子。第一晶体管631的栅极端子可以接收第一节点N1的电压。第一晶体管631的漏极端子可以连接到第一晶体管631的栅极端子。
第二晶体管632的源极端子可以连接到第一晶体管631的漏极端子。第二晶体管632的栅极端子可以接收第二使能信号EN2B。第二晶体管632的漏极端子可以连接到第六节点N6。
第三晶体管633的漏极端子可以连接到第六节点N6。第三晶体管633的栅极端子可以连接到第五节点N5。
第四晶体管634的漏极端子可以连接到第三晶体管633的源极端子。第四晶体管634的栅极端子可以接收第二使能信号EN2。第四晶体管634的源极端子可以连接到接地端子。
在下文中，可以详细说明偏压发生电路400的操作。
当第一使能信号EN1和EN1B被激活(例如，EN1＝H并且EN1B＝L)时，偏压发生器500可以产生偏置电压CMLBIAS，该偏置电压具有可以基于参考电压VREF来补偿温度变化的电平。
当第二使能信号EN2和EN2B被激活(例如，EN2＝H并且EN2B＝L)时，补偿器600可以检测电源电压VDD的变化以补偿与检测结果相对应的偏置电压CMLBIAS的电平。
例如，当电源电压VDD的电平增大时，第四节点N4的电压电平可以与电压变化追踪器610中的第一晶体管611与第二晶体管612和第三晶体管613之间的电阻比率成比例地增大。
在第四节点N4的电压电平变化中的高频分量可以由低通滤波器620去除。仅低频分量可以通过第五节点N5被施加到偏压电平控制器630。
流过第二电流路径523、524和525的电流可以通过将流过第一电流路径521、522和526的电流镜像而形成。
流过第二电流路径523、524和525的第一电流I1和流过第三电流路径631、632和634的第二电流I2可以与第一节点N1具有相同的电流源。因此，无论电源电压VDD的变化如何，第一电流I1和第二电流I2可以恒定且相同。
可以通过电荷的守恒定律建立第一电流至第四电流之间的关系(I1+I2＝I3+I4)。
当电流量(I1和I2)恒定时，可以通过增大第四节点N4的电压电平来使第四电流I4增大，从而可以使第三电流I3减小。
偏置电压CMLBIAS的电平可以与第三电流I3的减小成比例地减小。
相反，当电源电压VDD的电平减小时，第四节点N4的电压电平可以与电压变化追踪器610中的第一晶体管611与第二晶体管612和第三晶体管613之间的电阻比率成比例地减小。
在第四节点N4的电压电平变化中的高频分量可以由低通滤波器620去除。仅低频分量可以通过第五节点N5被施加到偏压电平控制器630。
当电流量(I1和I2)恒定时，可以通过减小第四节点N4的电压电平来使第四电流I4减小，从而可以使第三电流I3增大。
偏置电压CMLBIAS的电平可以与第三电流I3的增大成比例地增大。
因此，偏置电压CMLBIAS的电平可以基于温度变化和电源电压VDD的电平变化而被补偿。
如上所述，偏置电压CMLBIAS可以具有基于电源电压VDD的电平变化以及温度变化而被补偿的电平。具体地，偏置电压CMLBIAS的电平可以基于由在电源电压VDD的电平变化之中去除高频分量所引起的变化而被补偿。
因此，不管电源电压VDD的变化和噪音如何，电流模式电路200都可以具有统一的输出信号OUT和OUTB的转变定时。
图4是示出基于示例性实施例的具有缓冲电路的半导体***的视图。
参考图4，示例性实施例的具有缓冲电路的半导体***1000可以包括半导体存储器1100和存储器控制器1200。
半导体存储器1100可以包括第一焊盘1101、第二焊盘1104、时钟缓冲器1102、分配电路1103、发送器TX 1105和接收器RX 1106。
从存储器控制器1200提供的外部时钟信号WCK可以通过第一焊盘1101输入到时钟缓冲器1102中。
分配电路1103可以被配置为将时钟缓冲器1102的输出分配给发送器1105和接收器1106。
发送器1105可以被配置为基于分配电路1103的输出而通过第二焊盘1104向存储器控制器1200发送内部数据。
接收器1106可以被配置为基于分配电路1103的输出来接收通过第二焊盘1104输入的数据DQ。
存储器控制器1200可以包括第一焊盘1201、第二焊盘1203、时钟缓冲器1202和数据缓冲器1204。
存储器控制器1200可以通过时钟缓冲器1202和第一焊盘1201将内部时钟信号输出为外部时钟信号WCK。
通过第二焊盘1203接收的数据DQ可以通过数据缓冲器1204被提供给内部电路。
示例性实施例的缓冲电路100可以用于时钟缓冲器1102、时钟缓冲器1202和数据缓冲器1204。
时钟缓冲器1102、时钟缓冲器1202和数据缓冲器1204可以具有统一的输出信号的转变定时，所述转变定时通过基于偏置电压来对时钟信号或数据进行缓冲而产生，而与温度变化、电源电压的变化和噪音无关。
因此，因为不管电源电压的变化如何，时钟缓冲器1102、时钟缓冲器1202和数据缓冲器1204的转变定时被一致地保持，所以可以确保半导体存储器1100和存储器控制器1200的操作定时裕度，从而提高半导体存储器1100和存储器控制器1200的操作可靠性。
本发明的上述实施例旨在说明而不是限制本发明。各种替代方案和等效方案是可能的。本发明不受本文中所描述的实施例的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开，其他的增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (17)

1.一种偏压发生电路，包括：
偏压发生器，其被配置为基于参考电压来产生偏置电压；以及
补偿器，其被配置为检测电源电压的电平变化并且被配置为基于检测结果来控制所述偏置电压的电平。
2.根据权利要求1所述的偏压发生电路，其中，所述参考电压具有温度比例特性。
3.根据权利要求1所述的偏压发生电路，其中，所述补偿器被配置为检测通过从所述电源电压的电平中去除噪音所产生的低频变化，并且被配置为基于所述检测结果来控制所述偏置电压的电平。
4.根据权利要求1所述的偏压发生电路，其中，所述偏压发生器包括：
比较电路，其被配置为将反馈电压与所述参考电压进行比较并且输出比较结果；以及
电压发生电路，其被配置为基于所述比较电路的输出来产生所述反馈电压和所述偏置电压。
5.根据权利要求1所述的偏压发生电路，其中，所述补偿器包括：
电压变化追踪器，其被配置为检测所述电源电压的变化；
低通滤波器，其被配置为从所述电压变化追踪器的输出中去除高频分量，以使低频分量能穿过所述低通滤波器；以及
偏压电平控制器，其被配置为基于所述低通滤波器的输出来控制所述偏置电压的电平。
6.根据权利要求1所述的偏压发生电路，其中，所述偏压发生器由第一使能信号激活，以及
其中，所述补偿器由第二使能信号激活。
7.一种偏压发生电路，包括：
比较电路，其被配置为将反馈电压与参考电压进行比较，并且被配置为输出比较结果；
电压发生电路，其被配置为基于所述比较电路的输出而通过第一电流路径和第二电流路径来产生偏置电压，所述第一电流路径被配置为产生所述反馈电压，并且所述第二电流路径通过将流过所述第一电流路径的电流镜像而形成；
电压变化追踪器，其被配置为检测电源电压的变化；以及
偏压电平控制器，其被配置为基于所述电压变化追踪器的输出来控制所述偏置电压的电平。
8.根据权利要求7所述的偏压发生电路，还包括：低通滤波器，其被配置为从所述电压变化追踪器的输出中去除高频分量，以使低频分量穿过所述低通滤波器。
9.根据权利要求7所述的偏压发生电路，其中，所述比较电路和所述电压发生电路由第一使能信号激活，以及
其中，所述电压变化追踪器和所述偏压电平控制器由第二使能信号激活。
10.一种缓冲电路，包括：
电流模式电路，其被配置为基于电源电压和输入信号来产生输出信号，并且被配置为基于偏置电压的电平来补偿所述输出信号的转变定时变化；以及
偏压发生电路，其被配置为基于参考电压来产生偏置电压，被配置为检测所述电源电压的电平变化，并且被配置为基于检测结果来控制所述偏置电压的电平。
11.根据权利要求10所述的缓冲电路，其中，所述偏压发生电路被配置为从所述电源电压的电平变化中去除高频分量，并且被配置为检测所述电源电压的电平变化中的低频分量。
12.根据权利要求10所述的缓冲电路，其中，所述偏压发生电路包括：
偏压发生器，其被配置为基于参考电压来产生所述偏置电压；以及
补偿器，其被配置为检测所述电源电压的电平变化并且被配置为基于所述检测结果来控制所述偏置电压的电平。
13.根据权利要求12所述的缓冲电路，其中，所述参考电压具有温度比例特性。
14.根据权利要求12所述的缓冲电路，其中，所述偏压发生器包括：
比较电路，其被配置为将反馈电压与所述参考电压进行比较并且输出比较结果；以及
电压发生电路，其被配置为基于所述比较电路的输出而通过第一电流路径和第二电流路径来产生偏置电压，所述第一电流路径被配置为产生所述反馈电压，并且所述第二电流路径通过将流过所述第一电流路径的电流镜像而形成。
15.根据权利要求12所述的缓冲电路，其中，所述补偿器被配置为检测所述电源电压的电平中的低频变化，并且被配置为基于所述检测结果来控制所述偏置电压的电平。
16.根据权利要求12所述的缓冲电路，其中，所述补偿器包括：
电压变化追踪器，其被配置为检测所述电源电压的变化；
低通滤波器，其被配置为从所述电压变化追踪器的输出中去除高频分量，以使低频分量能穿过所述低通滤波器；以及
偏压电平控制器，其被配置为基于所述低通滤波器的输出来控制所述偏置电压的电平。
17.根据权利要求12所述的缓冲电路，其中，所述偏压发生器由第一使能信号激活，并且
其中，所述补偿器由第二使能信号激活。
CN202110062507.XA 2020-06-05 2021-01-18 偏压发生电路、含偏压发生电路的缓冲电路及半导体*** Pending CN113760026A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0068164 2020-06-05
KR1020200068164A KR20210151399A (ko) 2020-06-05 2020-06-05 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
CN113760026A true CN113760026A (zh) 2021-12-07

Family

ID=78786346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110062507.XA Pending CN113760026A (zh) 2020-06-05 2021-01-18 偏压发生电路、含偏压发生电路的缓冲电路及半导体***

Country Status (3)

Country Link
US (3) US11418170B2 (zh)
KR (1) KR20210151399A (zh)
CN (1) CN113760026A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210151399A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템
KR20220153964A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 전원 전압 변화를 보상하는 인터페이스 회로 및 이의 동작 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805012A (en) * 1995-05-25 1998-09-08 Samsung Electronics Co., Ltd. Systems and methods for compensating a buffer for power supply fluctuation
US6774666B1 (en) * 2002-11-26 2004-08-10 Xilinx, Inc. Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations
CN102096434A (zh) * 2010-12-23 2011-06-15 东南大学 一种基于大摆率误差放大器的高精度高速ldo电路
CN102185566A (zh) * 2011-01-21 2011-09-14 锐迪科创微电子（北京）有限公司 补充***供电电源电压变化的射频功率放大器控制技术
CN102566633A (zh) * 2010-12-07 2012-07-11 华邦电子股份有限公司 低压差稳压器
CN102681582A (zh) * 2012-05-29 2012-09-19 昆山锐芯微电子有限公司 低压差线性稳压电路
CN202995523U (zh) * 2012-10-30 2013-06-12 珠海中慧微电子有限公司 无输出滤波电容超低功耗低压差线性调节器
CN106130360A (zh) * 2015-05-05 2016-11-16 控制技术有限公司 用于设备的电源电压补偿电路和方法
US9612607B2 (en) * 2013-06-27 2017-04-04 Texas Instuments Incorporated Bandgap circuit for current and voltage
US20180005675A1 (en) * 2016-06-30 2018-01-04 SK Hynix Inc. Input circuit and semiconductor device including the same
CN109817251A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 偏斜补偿电路以及包括其的半导体装置
CN109976424A (zh) * 2019-04-18 2019-07-05 电子科技大学 一种无电容型低压差线性稳压器
CN209417141U (zh) * 2017-09-21 2019-09-20 意法半导体(鲁塞)公司 用于检测供电电源中的毛刺的电路
CN110928358A (zh) * 2019-11-29 2020-03-27 芯原微电子(上海)股份有限公司 低压差电压调节电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339159B2 (en) * 2008-08-13 2012-12-25 Hynix Semiconductor Inc. Input buffer circuit of semiconductor apparatus
US8723595B1 (en) * 2013-02-19 2014-05-13 Issc Technologies Corp. Voltage generator
US9438253B2 (en) 2014-06-03 2016-09-06 Texas Instruments Incorporated High speed current mode latch
KR101704711B1 (ko) 2015-12-10 2017-02-08 연세대학교 산학협력단 전압 제어 발진기 및 그를 포함하는 위상 동기 루프
US10396807B1 (en) * 2016-02-08 2019-08-27 Auburn University Multi-ring coupled ring oscillator with improved phase noise
KR20210151399A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805012A (en) * 1995-05-25 1998-09-08 Samsung Electronics Co., Ltd. Systems and methods for compensating a buffer for power supply fluctuation
US6774666B1 (en) * 2002-11-26 2004-08-10 Xilinx, Inc. Method and circuit for generating a constant current source insensitive to process, voltage and temperature variations
CN102566633A (zh) * 2010-12-07 2012-07-11 华邦电子股份有限公司 低压差稳压器
CN102096434A (zh) * 2010-12-23 2011-06-15 东南大学 一种基于大摆率误差放大器的高精度高速ldo电路
CN102185566A (zh) * 2011-01-21 2011-09-14 锐迪科创微电子（北京）有限公司 补充***供电电源电压变化的射频功率放大器控制技术
CN102681582A (zh) * 2012-05-29 2012-09-19 昆山锐芯微电子有限公司 低压差线性稳压电路
CN202995523U (zh) * 2012-10-30 2013-06-12 珠海中慧微电子有限公司 无输出滤波电容超低功耗低压差线性调节器
US9612607B2 (en) * 2013-06-27 2017-04-04 Texas Instuments Incorporated Bandgap circuit for current and voltage
CN106130360A (zh) * 2015-05-05 2016-11-16 控制技术有限公司 用于设备的电源电压补偿电路和方法
US20180005675A1 (en) * 2016-06-30 2018-01-04 SK Hynix Inc. Input circuit and semiconductor device including the same
CN209417141U (zh) * 2017-09-21 2019-09-20 意法半导体(鲁塞)公司 用于检测供电电源中的毛刺的电路
CN109817251A (zh) * 2017-11-20 2019-05-28 爱思开海力士有限公司 偏斜补偿电路以及包括其的半导体装置
CN109976424A (zh) * 2019-04-18 2019-07-05 电子科技大学 一种无电容型低压差线性稳压器
CN110928358A (zh) * 2019-11-29 2020-03-27 芯原微电子(上海)股份有限公司 低压差电压调节电路

Also Published As

Publication number Publication date
KR20210151399A (ko) 2021-12-14
US20220345115A1 (en) 2022-10-27
US11418170B2 (en) 2022-08-16
US20210384894A1 (en) 2021-12-09
US20220345114A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US7176740B2 (en) Level conversion circuit
US7368976B2 (en) Method and apparatus for providing compensation against temperature, process and supply voltage variation
US6680637B2 (en) Phase splitter circuit with clock duty/skew correction function
US6094086A (en) High drive CMOS output buffer with fast and slow speed controls
US20220345114A1 (en) Bias generation circuit, buffer circuit including the bias generation circuit and semiconductor system including the buffer circuit
US7268604B2 (en) Comparator with hysteresis and method of comparing using the same
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US8766708B2 (en) Semiconductor device and operating method thereof
US20140368249A1 (en) Delay control circuit
US8890613B2 (en) Signal amplification circuit
US20070046337A1 (en) Comparator circuit and semiconductor apparatus
US6777985B2 (en) Input/output buffer having reduced skew and methods of operation
US20070069762A1 (en) Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same
US20070146015A1 (en) Comparator circuit and control method thereof
US8736311B2 (en) Semiconductor integrated circuit
JP2008219678A (ja) 出力レベル安定化回路及びそれを用いたｃｍｌ回路
US20170237415A1 (en) Buffer circuit
JP2009124537A (ja) シュミット回路
CN111355480B (zh) 半导体装置的缓冲电路
WO2017149957A1 (ja) 信号出力回路
WO2021075150A1 (ja) フィルタ回路及び半導体装置
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置
JP2011087036A (ja) 出力バッファ回路及びこれを用いたレギュレータ回路
US10382041B2 (en) Buffer circuit
KR20090015228A (ko) 전압 감지 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination