CN111355480B - 半导体装置的缓冲电路 - Google Patents

半导体装置的缓冲电路 Download PDF

Info

Publication number
CN111355480B
CN111355480B CN201910949857.0A CN201910949857A CN111355480B CN 111355480 B CN111355480 B CN 111355480B CN 201910949857 A CN201910949857 A CN 201910949857A CN 111355480 B CN111355480 B CN 111355480B
Authority
CN
China
Prior art keywords
transistor
current
signal
coupled
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910949857.0A
Other languages
English (en)
Other versions
CN111355480A (zh
Inventor
洪基汶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111355480A publication Critical patent/CN111355480A/zh
Application granted granted Critical
Publication of CN111355480B publication Critical patent/CN111355480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种半导体装置的缓冲电路。一种缓冲电路包括：电流模式电路，其被配置为通过根据输入信号而转换电流路径来产生输出信号并且被配置为通过根据补偿信号的电平而调节电流量来校正输出信号的摆动宽度。缓冲电路还可以包括补偿信号发生电路，其被配置为检测输出信号的摆动宽度变化并且被配置为根据检测到的摆动宽度来产生用于校正输出信号的摆动宽度以符合目标值的补偿信号。

Description

半导体装置的缓冲电路
相关申请的交叉引用
本申请要求2018年12月24日向韩国知识产权局提交的申请号为10-2018-0168413的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体装置，并且更具体地涉及一种半导体装置的缓冲电路。
背景技术
半导体装置使用多个缓冲电路来输入/输出各种信号，诸如数据和时钟信号。
在缓冲电路的操作中，输出信号的摆动宽度在操作环境的变化的影响下改变，所述操作环境的变化也就是PVT(工艺、电压和温度)的变化或/和操作频率的变化)。
在缓冲电路的输出信号的摆动宽度小于目标值的情况下，可能会出现引起接收输出信号的电路的故障的问题。在缓冲电路的输出信号的摆动宽度大于目标值的情况下，可能会出现电流消耗增大的问题。
发明内容
本教导的各种实施例针对一种半导体装置的缓冲电路，其能够自动且持续地校正输出信号的摆动宽度。
在一个实施例中，一种缓冲电路可以包括电流模式电路，其被配置为通过根据输入信号而转换电流路径来产生输出信号并且被配置为通过根据补偿信号的电平而调节电流量来校正输出信号的摆动宽度。缓冲电路还可以包括补偿信号发生电路，其被配置为检测输出信号的摆动宽度变化并且被配置为根据检测到的摆动宽度来产生用于校正输出信号的摆动宽度以符合目标值的补偿信号。
在一个实施例中，一种缓冲电路可以包括第一电流模式电路，其被配置为通过根据具有不同相位的多个输入信号之中的第一输入信号和第二输入信号而转换电流路径来产生第一输出信号和第二输出信号，并且被配置为通过根据补偿信号的电平而调节第一电流量来校正第一输出信号和第二输出信号的摆动宽度。缓冲电路还可以包括第二电流模式电路，其被配置为通过根据多个输入信号之中的第三输入信号和第四输入信号而转换电流路径来产生第三输出信号和第四输出信号，并且被配置为通过根据补偿信号的电平而调节第二电流量来校正第三输出信号和第四输出信号的摆动宽度。缓冲电路可以进一步包括补偿信号发生电路，其被配置为检测第一输出信号至第四输出信号的摆动宽度变化，以及根据检测到的摆动宽度来产生用于校正第一输出信号至第四输出信号的摆动宽度以符合目标值的补偿信号。
在一个实施例中，一种缓冲电路可以包括第一电流模式电路，其被配置为通过根据具有不同相位的多个输入信号之中的第一输入信号和第二输入信号而转换电流路径来产生第一输出信号和第二输出信号，并且被配置为通过根据第一补偿信号的电平和第二补偿信号的电平而调节第一电流量来校正第一输出信号和第二输出信号的摆动宽度。缓冲电路还可以包括第二电流模式电路，其被配置为通过根据多个输入信号之中的第三输入信号和第四输入信号而转换电流路径来产生第三输出信号和第四输出信号，并且被配置为通过根据第一补偿信号的电平和第三补偿信号的电平而调节第二电流量来校正第三输出信号和第四输出信号的摆动宽度。缓冲电路可以进一步包括第一补偿信号发生电路，其被配置为检测第一输出信号至第四输出信号的摆动宽度变化，并且被配置为根据检测到的摆动宽度来产生用于校正第一输出信号至第四输出信号的摆动宽度以符合目标值的第一补偿信号。缓冲电路另外可以包括第二补偿信号发生电路，其被配置为检测第一输出信号和第二输出信号的摆动宽度变化，并且被配置为根据检测到的摆动宽度来产生用于校正第一输出信号和第二输出信号的摆动宽度与第三输出信号和第四输出信号的摆动宽度的差的第二补偿信号。缓冲电路也可以包括第三补偿信号发生电路，其被配置为检测第三输出信号和第四输出信号的摆动宽度变化，并且被配置为根据检测到的摆动宽度来产生用于校正第三输出信号和第四输出信号的摆动宽度与第一输出信号和第二输出信号的摆动宽度的差的第三补偿信号。
附图说明
图1是示出根据一个实施例的缓冲电路的配置的示图。
图2是示出根据图1的使能信号发生电路的配置的示图。
图3是有助于说明根据实施例的缓冲电路的操作示例的示图。
图4是示出根据另一个实施例的缓冲电路的配置的示图。
图5是示出根据又一实施例的缓冲电路的配置的示图。
图6是示出根据图5的使能信号发生电路的配置的示图。
具体实施方式
在下文中，参考附图通过各种示例性实施例来描述半导体装置的缓冲电路。
图1是示出根据一个实施例的缓冲电路100的配置的示图。
参考图1，缓冲电路100被示出为包括电流模式电路200和补偿信号发生电路300。
缓冲电路100还可以包括偏置(bias)信号发生电路400，其产生用于电流模式电路200的基本电流吸收操作的偏置信号BIAS。
电流模式电路200可以通过根据输入信号IN和INB而转换电流路径来产生输出信号OUT和OUTB，并且可以通过根据补偿信号SELF_BIAS的电平而调节电流量来校正输出信号OUT和OUTB的摆动宽度。校正摆动宽度意味着调节摆动宽度以符合目标参数。
电流模式电路200可以包括第一电阻器210、第二电阻器211、第一晶体管212、第二晶体管213、第一电流吸收器(sink)214和215以及第二电流吸收器216和217。
第一电阻器210可以与电源端子耦接。
第二电阻器211可以与第一电阻器210并联地与电源端子耦接。
第一晶体管212可以具有与第一电阻器210耦接的源极端子以及输入信号IN和INB中的任意一个(例如，输入信号INB)被输入至的栅极端子。
输出信号OUT和OUTB中的任意一个(例如，输出信号OUT)可以从与第一电阻器210和第一晶体管212的源极端子耦接的节点输出。
第二晶体管213可以具有与第二电阻器211耦接的源极端子以及输入信号IN和INB中的另一个(例如，输入信号IN)被输入至的栅极端子。
输出信号OUT和OUTB中的另一个(例如，输出信号OUTB)可以从与第二电阻器211和第二晶体管213的源极端子耦接的节点输出。
第一电流吸收器214和215可以具有与第一晶体管212的漏极端子和第二晶体管213的漏极端子共同耦接的一端以及与接地端子耦接的另一端。
第一电流吸收器214和215可以包括第三晶体管214和第四晶体管215。
第三晶体管214可以具有与第一晶体管212的漏极端子和第二晶体管213的漏极端子共同耦接的源极端子以及接收第一使能信号CML_EN的栅极端子。
第四晶体管215可以具有与第三晶体管214的漏极端子耦接的源极端子和接收偏置信号BIAS的栅极端子。
第二电流吸收器216和217可以具有与第一电流吸收器214和215并联、与第一晶体管212的漏极端子和第二晶体管213的漏极端子共同耦接的一端以及与接地端子耦接的另一端。
第二电流吸收器216和217可以包括第五晶体管216和第六晶体管217。
第五晶体管216可以具有与第一晶体管212的漏极端子和第二晶体管213的漏极端子共同耦接的源极端子以及接收第二使能信号FB_EN的栅极端子。
第六晶体管217可以具有与第五晶体管216的漏极端子耦接的源极端子和接收补偿信号SELF_BIAS的栅极端子。
第二电流吸收器216和217可以通过根据补偿信号SELF_BIAS的电平而调节电流量来校正输出信号OUT和OUTB的摆动宽度。
补偿信号发生电路300可以执行如下操作：检测电流模式电路200的输出信号的摆动宽度变化以及根据检测到的摆动宽度来产生用于校正电流模式电路200的输出信号的摆动宽度以符合目标值的补偿信号SELF_BIAS。
补偿信号发生电路300可以包括第一晶体管310至第三晶体管312和电流源313。
第一晶体管310可以具有与电源端子耦接的源极端子以及接收电流模式电路200的输出信号OUT和OUTB中的任意一个(例如，输出信号OUT)的栅极端子。
第二晶体管311可以具有与电源端子耦接的源极端子以及接收电流模式电路200的输出信号OUT和OUTB中的另一个(例如，输出信号OUTB)的栅极端子。
第三晶体管312可以具有与第一晶体管310的漏极端子和第二晶体管311的漏极端子共同耦接的源极端子以及接收第二使能信号FB_EN的栅极端子。
电流源313可以耦接在第三晶体管312的漏极端子与接地端子之间。
电流源313可以是静态电流源，其被配置为不管外部操作环境的变化如何都允许恒定量的电流流动。
与第三晶体管312和电流源313耦接的节点的电压电平可以被输出作为补偿信号SELF_BIAS。
下面描述如上所示配置的补偿信号发生电路300的操作。
因为第二使能信号FB_EN具有固定电平(例如，施加到电源端子的电源电压的电平)，所以第三晶体管312的电阻值可以保持在固定值，并且因为电流源313也具有恒定电流量，所以其电阻值也可以是恒定的。
随着电流模式电路200的输出信号的摆动宽度增大/减小，即随着电流模式电路200的输出信号OUT和OUTB的DC电平的平均值增大/减小，第一晶体管310和第二晶体管311的电阻值减小/增大。
随着第一晶体管310和第二晶体管311的电阻值减小/增大，可以检测电流模式电路200的输出信号的摆动宽度变化。
换言之，因为电流源313的电阻值是恒定的，但第一晶体管310和第二晶体管311的电阻值会减小/增大，所以补偿信号SELF_BIAS的电压电平通过电阻分布规则而增大/减小。
因此，当电流模式电路200的输出信号的摆动宽度增大时，补偿信号发生电路300可以减小补偿信号SELF_BIAS的电压电平，并且当电流模式电路200的输出信号的摆动宽度减小时，补偿信号发生电路300可以增大补偿信号SELF_BIAS的电压电平。
偏置信号发生电路400可以产生处于恒定电平的偏置信号BIAS。
偏置信号发生电路400可以包括电流源410和晶体管411。
电流源410可以与电源端子耦接。
晶体管411可以具有与电流源410耦接的源极端子、与接地端子耦接的漏极端子以及与源极端子耦接的栅极端子。
与电流源410和晶体管411耦接的节点的电压电平可以被输出作为偏置信号BIAS。
可以通过包括缓冲电路100的半导体装置中的组件(例如，使能信号发生电路)来产生图1的电流模式电路200中所使用的第一使能信号CML_EN和第二使能信号FB_EN。参考图2对此进行描述。
图2是示出根据图1的使能信号发生电路500的配置的示图。
参考图2，在包括根据本实施例的缓冲电路100的半导体装置的激活操作中，使能信号发生电路500可以激活缓冲电路100。在半导体装置的待机模式和刷新操作中，使能信号发生电路500可以去激活缓冲电路100。使能信号发生电路500可以产生用于设置是否执行摆动宽度自动补偿操作的第一使能信号CML_EN和第二使能信号FB_EN。
使能信号发生电路500可以包括多个逻辑门510至512。
第一逻辑门510可以对刷新信号RFSH和待机模式信号STBY执行或非运算，并输出输出信号。
刷新信号RFSH可以在半导体装置的刷新操作(例如，自刷新操作)中处于高电平。
待机模式信号STBY可以在半导体装置的待机模式中(例如，在半导体装置的掉电期间)处于高电平。
第二逻辑门511可以将对第一逻辑门510的输出信号和预第一使能信号CML_EN_PRE执行与运算的结果值输出作为第一使能信号CML_EN。
在半导体装置的上电之后，预第一使能信号CML_EN_PRE可以处于高电平。
第一使能信号CML_EN可以在半导体装置的刷新操作时段和待机模式期间处于低电平，而可以在其他操作时段(例如，激活操作时段、读取操作时段和写入操作时段)期间处于高电平。
第三逻辑门512可以将对第一使能信号CML_EN和预第二使能信号FB_EN_PRE执行与运算的结果值输出作为第二使能信号FB_EN。
预第二使能信号FB_EN_PRE是用于设置是否执行摆动宽度自动补偿操作的信号，即用于设置补偿信号发生电路300的激活的信号，并且可以通过使用模式寄存器组(或熔丝组)而将预第二使能信号FB_EN_PRE设置为高电平或低电平。
图3是有助于说明根据本实施例的缓冲电路的操作的示图。例如，VDD表示电源电压，而VSS表示较低的接地电压或参考电压。
参考图3，在电流模式电路200的输出信号OUT和OUTB的摆动宽度小于目标值的情况下(情况1)，补偿信号发生电路300根据第二使能信号FB_EN进行操作并且增大补偿信号SELF_BIAS的电压电平。
随着补偿信号SELF_BIAS的电压电平增大，输出信号OUT和OUTB的摆动宽度可以通过电流模式电路200的第二电流吸收器216和217而增大到与目标值基本相同。
另一方面，在电流模式电路200的输出信号OUT和OUTB的摆动宽度大于目标值的情况下(情况2)，补偿信号发生电路300根据第二使能信号FB_EN进行操作并且减小补偿信号SELF_BIAS的电压电平。
随着补偿信号SELF_BIAS的电压电平减小，输出信号OUT和OUTB的摆动宽度可以通过电流模式电路200的第二电流吸收器216和217而减小到与目标值基本相同。
图4是示出根据另一个实施例的缓冲电路101的配置的示图。
参考图4，缓冲电路101被配置为在输入信号ICLK、ICLKB、QCLK和QCLKB具有不同相位的情况下对输出信号OUT1、OUT1B、OUT2和OUT2B执行摆动宽度自动补偿操作。
缓冲电路101可以被配置为根据第一输入信号ICLK和第二输入信号ICLKB分别对第一输出信号OUT1和第二输出信号OUT1B执行摆动宽度自动补偿操作(在下文中，称为补偿操作A)以及根据第三输入信号QCLK和第四输入信号QCLKB分别对第三输出信号OUT2和第四输出信号OUT2B执行摆动宽度自动补偿操作(在下文中，称为补偿操作B)。
缓冲电路101可以包括第一电流模式电路201、第二电流模式电路202和补偿信号发生电路301。
缓冲电路101还可以包括偏置信号发生电路401，其产生用于第一电流模式电路201和第二电流模式电路202的基本电流吸收操作的偏置信号BIAS。
第一电流模式电路201可以通过根据第一输入信号ICLK和第二输入信号ICLKB而转换电流路径来产生第一输出信号OUT1和第二输出信号OUT1B，并且可以通过根据补偿信号SELF_BIAS的电平而调节电流量来校正第一输出信号OUT1和第二输出信号OUT1B的摆动宽度。
第一电流模式电路201可以包括第一电阻器220、第二电阻器221、第一晶体管222、第二晶体管223、第一电流吸收器224和225以及第二电流吸收器226和227。
因为第一电流模式电路201可以以与图1的电流模式电路200相同的方式配置并且以与图1的电流模式电路200执行如上参考图3所述的补偿操作相同的方式执行补偿操作A，所以这里不再重复对第一电流模式电路201的配置和操作的描述。
第二电流模式电路202可以通过根据第三输入信号QCLK和第四输入信号QCLKB而转换电流路径来产生第三输出信号OUT2和第四输出信号OUT2B，并且可以通过根据补偿信号SELF_BIAS的电平而调节电流量来校正第三输出信号OUT2和第四输出信号OUT2B的摆动宽度。
第二电流模式电路202可以包括第一电阻器230、第二电阻器231、第一晶体管232、第二晶体管233、第一电流吸收器234和235以及第二电流吸收器236和237。
因为第二电流模式电路202可以以与图1的电流模式电路200相同的方式配置并且以与图1的电流模式电路200执行如上参考图3所述的补偿操作相同的方式执行补偿操作B，所以这里不再重复对第二电流模式电路202的配置和操作的描述。
补偿信号发生电路301可以执行如下操作：检测第一电流模式电路201和第二电流模式电路202的输出信号的摆动宽度变化以及根据检测到的摆动宽度来产生用于校正第一电流模式电路201和第二电流模式电路202的输出信号的摆动宽度以符合目标值的补偿信号SELF_BIAS。
补偿信号发生电路301可以包括第一晶体管320至第五晶体管324和电流源325。
第一晶体管320可以具有与电源端子耦接的源极端子以及接收输出信号OUT1、OUT1B、OUT2和OUT2B中的任意一个(例如，输出信号OUT1)的栅极端子。
第二晶体管321可以具有与电源端子耦接的源极端子以及接收输出信号OUT1、OUT1B、OUT2和OUT2B中的另一个(例如，输出信号OUT1B)的栅极端子。
第三晶体管322可以具有与电源端子耦接的源极端子以及接收输出信号OUT1、OUT1B、OUT2和OUT2B中的又一个(例如，输出信号OUT2)的栅极端子。
第四晶体管323可以具有与电源端子耦接的源极端子以及接收输出信号OUT1、OUT1B、OUT2和OUT2B中的剩余一个(例如，输出信号OUT2B)的栅极端子。
第五晶体管324可以具有与第一晶体管320至第四晶体管323的漏极端子共同耦接的源极端子以及接收第二使能信号FB_EN的栅极端子。
电流源325可以耦接在第五晶体管324的漏极端子与接地端子之间。
电流源325可以是静态电流源，其被配置为不管外部操作环境的变化如何都允许恒定量的电流流动。
与第五晶体管324和电流源325耦接的节点的电压电平可以被输出作为补偿信号SELF_BIAS。
下面描述如上所述配置的补偿信号发生电路301的操作。
因为第二使能信号FB_EN具有固定电平(例如，施加到电源端子的电源电压的电平)，所以第五晶体管324的电阻值可以保持在固定值，并且因为电流源325也具有恒定电流量，所以其电阻值也可以是恒定的。
随着第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度增大/减小(即随着第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的DC电平的平均值增大/减小)，第一晶体管320至第四晶体管323的电阻值减小/增大。
随着第一晶体管320至第四晶体管323的电阻值减小/增大，可以检测第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度变化。
换言之，因为电流源325的电阻值是恒定的，但第一晶体管320至第四晶体管323的电阻值减小/增大，所以补偿信号SELF_BIAS的电压电平通过电阻分布规则而增大/减小。
因此，当第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度增大时，补偿信号发生电路301可以减小补偿信号SELF_BIAS的电压电平，而当第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度减小时，补偿信号发生电路301可以增大补偿信号SELF_BIAS的电压电平。
偏置信号发生电路401可以产生处于恒定电平的偏置信号BIAS。
偏置信号发生电路401可以包括电流源420和晶体管421。
偏置信号发生电路401可以以与图1的偏置信号发生电路400相同的方式配置。
图5是示出根据又一实施例的缓冲电路102的配置的示图。
参考图5，缓冲电路102可以采用图4的缓冲电路101作为基本结构，并且可以被配置为另外补偿由于在缓冲电路101的第一电流模式电路203和第二电流模式电路204的设计中的失配而引起的摆动宽度变化差。
参考图5，缓冲电路102可以包括第一电流模式电路203、第二电流模式电路204和多个补偿信号发生电路(例如，第一补偿信号发生电路303至第三补偿信号发生电路305)。
缓冲电路102还可以包括偏置信号发生电路403，其产生用于第一电流模式电路203和第二电流模式电路204的基本电流吸收操作的偏置信号BIAS。
第一电流模式电路203可以通过根据第一输入信号ICLK和第二输入信号ICLKB而转换电流路径来产生第一输出信号OUT1和第二输出信号OUT1B，并且可以通过根据第一补偿信号SELF_BIAS的电平而调节电流量来校正第一输出信号OUT1和第二输出信号OUT1B的摆动宽度。
第一电流模式电路203可以通过根据第二补偿信号SELF_BIAS_B1的电平而校正电流量来另外补偿由于第一电流模式电路203和第二电流模式电路204的失配而引起的摆动宽度变化差，所述第二补偿信号SELF_BIAS_B1是通过检测第一输出信号OUT1和第二输出信号OUT1B的摆动宽度而产生的。
第一电流模式电路203可以包括第一电阻器240、第二电阻器241、第一晶体管242、第二晶体管243、第一电流吸收器244和245、第二电流吸收器246和247以及第三电流吸收器248和249。
因为第一电流模式电路203可以以与图1的电流模式电路200相同的方式配置并且以与图1的电流模式电路200进行如上参考图3所述的操作相同的方式进行操作，除了第三电流吸收器248和249之外，所以这里不再重复对第一电流模式电路203的配置和操作的描述。
第三电流吸收器248和249可以与第二电流吸收器246和247并联地耦接在第二晶体管243与接地端子之间。
第三电流吸收器248和249可以包括第七晶体管248和第八晶体管249。
第七晶体管248可以具有与第一晶体管242的漏极端子和第二晶体管243的漏极端子共同耦接的源极端子以及接收第三使能信号FB_EN_B的栅极端子。
第八晶体管249可以具有与第七晶体管248的漏极端子耦接的源极端子以及接收第二补偿信号SELF_BIAS_B1的栅极端子。
第三电流吸收器248和249可以通过根据第二补偿信号SELF_BIAS_B1的电平而另外调节电流量来校正第一输出信号OUT1和第二输出信号OUT1B的摆动宽度。
第二电流吸收器246和247可以对第一输出信号OUT1和第二输出信号OUT1B执行摆动宽度补偿操作，但是可能不补偿由于第一电流模式电路203和第二电流模式电路204的设计中的失配而引起的摆动宽度变化差。
因此，通过第三电流吸收器248和249的操作，可以补偿由于第二电流模式电路204和第一电流模式电路203的失配而引起的在第一输出信号OUT1和第二输出信号OUT1B的摆动宽度与第三输出信号OUT2和第四输出信号OUT2B的摆动宽度之间的差。
第二电流模式电路204可以通过根据第三输入信号QCLK和第四输入信号QCLKB而转换电流路径来产生第三输出信号OUT2和第四输出信号OUT2B，并且可以通过根据第一补偿信号SELF_BIAS的电平而调节电流量来校正第三输出信号OUT2和第四输出信号OUT2B的摆动宽度。
第二电流模式电路204可以通过根据第三补偿信号SELF_BIAS_B2的电平而校正电流量来另外补偿由于第一电流模式电路203和第二电流模式电路204的失配而引起的摆动宽度变化差，所述第三补偿信号SELF_BIAS_B2是通过检测第三输出信号OUT2和第四输出信号OUT2B的摆动宽度而产生的。
第二电流模式电路204可以包括第一电阻器250、第二电阻器251、第一晶体管252、第二晶体管253、第一电流吸收器254和255、第二电流吸收器256和257以及第三电流吸收器258和259。
因为第二电流模式电路204可以以与图1的电流模式电路200相同的方式配置并且以与图1的电流模式电路200进行如上参考图3所述的操作相同的方式进行操作，除了第三电流吸收器258和259之外，所以这里不再重复对第二电流模式电路204的配置和操作的描述。
第三电流吸收器258和259可以与第二电流吸收器256和257并联地耦接在第二晶体管253与接地端子之间。
第三电流吸收器258和259可以包括第七晶体管258和第八晶体管259。
第七晶体管258可以具有与第一晶体管252的漏极端子和第二晶体管253的漏极端子共同耦接的源极端子以及接收第三使能信号FB_EN_B的栅极端子。
第八晶体管259可以具有与第七晶体管258的漏极端子耦接的源极端子以及接收第三补偿信号SELF_BIAS_B2的栅极端子。
第三电流吸收器258和259可以通过根据第三补偿信号SELF_BIAS_B2的电平而另外调节电流量来校正第三输出信号OUT2和第四输出信号OUT2B的摆动宽度。
第二电流吸收器256和257可以对第三输出信号OUT2和第四输出信号OUT2B执行摆动宽度补偿操作，但是可能不补偿由于第一电流模式电路203和第二电流模式电路204的设计中的失配而引起的摆动宽度变化差。
因此，通过第三电流吸收器258和259的操作，可以补偿由于第二电流模式电路204和第一电流模式电路203的失配而引起的在第三输出信号OUT2和第四输出信号OUT2B的摆动宽度与第一输出信号OUT1和第二输出信号OUT1B的摆动宽度之间的差。
第一补偿信号发生电路303可以执行如下操作：检测第一电流模式电路203和第二电流模式电路204的输出信号的摆动宽度变化以及根据检测到的摆动宽度来产生用于校正第一电流模式电路203和第二电流模式电路204的输出信号的摆动宽度以符合目标值的第一补偿信号SELF_BIAS。
第一补偿信号发生电路303可以包括第一晶体管340至第五晶体管344和电流源345。
第一补偿信号发生电路303可以以与图4的补偿信号发生电路301相同的方式配置。
第二补偿信号发生电路304可以执行如下操作：检测第一输出信号OUT1和第二输出信号OUT1B的摆动宽度变化以及根据检测到的摆动宽度来产生用于校正由于第一电流模式电路203和第二电流模式电路204的失配而引起的输出信号的摆动宽度差的第二补偿信号SELF_BIAS_B1。
第二补偿信号发生电路304可以包括第一晶体管350至第三晶体管352和电流源353。
第一晶体管350可以具有与电源端子耦接的源极端子以及接收第一输出信号OUT1和第二输出信号OUT1B中的任意一个(例如，输出信号OUT1B)的栅极端子。
第二晶体管351可以具有与电源端子耦接的源极端子以及接收第一输出信号OUT1和第二输出信号OUT1B中的另一个(例如，输出信号OUT1)的栅极端子。
第三晶体管352可以具有与第一晶体管350的漏极端子和第二晶体管351的漏极端子共同耦接的源极端子以及接收第三使能信号FB_EN_B的栅极端子。
电流源353可以耦接在第三晶体管352的漏极端子与接地端子之间。
电流源353可以是静态电流源，其被配置为不管外部操作环境的变化如何都允许恒定量的电流流动。
与第三晶体管352和电流源353耦接的节点的电压电平可以被输出作为第二补偿信号SELF_BIAS_B1。
第三补偿信号发生电路305可以执行如下操作：检测第三输出信号OUT2和第四输出信号OUT2B的摆动宽度变化以及根据检测到的摆动宽度来产生用于校正由于第一电流模式电路203和第二电流模式电路204的失配而引起的输出信号的摆动宽度差的第三补偿信号SELF_BIAS_B2。
第三补偿信号发生电路305可以包括第一晶体管360至第三晶体管362和电流源363。
第一晶体管360可以具有与电源端子耦接的源极端子以及接收第三输出信号OUT2和第四输出信号OUT2B中的任意一个(例如，输出信号OUT2B)的栅极端子。
第二晶体管361可以具有与电源端子耦接的源极端子以及接收第三输出信号OUT2和第四输出信号OUT2B中的另一个(例如，输出信号OUT2)的栅极端子。
第三晶体管362可以具有与第一晶体管360的漏极端子和第二晶体管361的漏极端子共同耦接的源极端子以及接收第三使能信号FB_EN_B的栅极端子。
电流源363可以耦接在第三晶体管362的漏极端子与接地端子之间。
电流源363可以是静态电流源，其被配置为不管外部操作环境的变化如何都允许恒定量的电流流动。
与第三晶体管362和电流源363耦接的节点的电压电平可以被输出作为第三补偿信号SELF_BIAS_B2。
根据如上所述配置的实施例的缓冲电路102执行如下操作：通过第一补偿信号发生电路303、第一电流模式电路203和第二电流模式电路204的操作来校正第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度。
在第二电流模式电路204和第一电流模式电路203存在失配的情况下，第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度可能不会被持续地校正到目标值，并且它们之间可能存在差值。
因此，缓冲电路102通过使用经由第一补偿信号发生电路303而产生的第一补偿信号SELF_BIAS来共同调节第一输出信号至第四输出信号OUT1、OUT1B、OUT2和OUT2B的摆动宽度。
缓冲电路102可以通过使用经由第二补偿信号发生电路304产生的第二补偿信号SELF_BIAS_B1来另外调节第一输出信号OUT1和第二输出信号OUT1B的摆动宽度以及通过使用经由第三补偿信号发生电路305产生的第三补偿信号SELF_BIAS_B2来另外调节第三输出信号OUT2和第四输出信号OUT2B的摆动宽度而抵消第一输出信号OUT1和第二输出信号OUT1B以及第三输出信号OUT2和第四输出信号OUT2B的摆动宽度的差。
偏置信号发生电路403可以产生处于恒定电平的偏置信号BIAS。
偏置信号发生电路403可以包括电流源440和晶体管441。
偏置信号发生电路403可以以与图1的偏置信号发生电路400相同的方式配置。
图6是示出根据图5的使能信号发生电路501的配置的示图。
参考图6，在包括根据本实施例的缓冲电路102的半导体装置的激活操作中，使能信号发生电路501可以激活缓冲电路102。在半导体装置的待机模式和刷新操作中，使能信号发生电路501可以去激活缓冲电路102。使能信号发生电路501可以产生用于设置是否执行摆动宽度自动补偿操作的第一使能信号CML_EN、第二使能信号FB_EN和第三使能信号FB_EN_B。
使能信号发生电路501可以包括多个逻辑门520至523。
第一逻辑门520可以对刷新信号RFSH和待机模式信号STBY执行或非运算，并输出输出信号。
刷新信号RFSH可以在半导体装置的刷新操作(例如，自刷新操作)中处于高电平。
待机模式信号STBY可以在半导体装置的待机模式中(例如，在半导体装置的掉电期间)处于高电平。
第二逻辑门521可以将对第一逻辑门520的输出信号和预第一使能信号CML_EN_PRE执行与运算的结果值输出作为第一使能信号CML_EN。
在半导体装置上电之后，预第一使能信号CML_EN_PRE可以处于高电平。
第一使能信号CML_EN可以在半导体装置的待机模式和刷新操作时段期间处于低电平，而可以在其他操作时段期间(例如，激活操作时段、读取操作时段和写入操作时段)处于高电平。
第三逻辑门522可以将对第一使能信号CML_EN和预第二使能信号FB_EN_PRE执行与运算的结果值输出作为第二使能信号FB_EN。
作为用于设置是否执行摆动宽度自动补偿操作的信号的预第二使能信号FB_EN_PRE(即用于设置第一补偿信号发生电路303的激活的信号)可以通过使用模式寄存器组(或熔丝组)而被设置为高电平或低电平。
第四逻辑门523可以将对第一使能信号CML_EN和预第三使能信号FB_EN_PRE_B执行与运算的结果值输出作为第三使能信号FB_EN_B。
作为用于设置第二补偿信号发生电路304和第三补偿信号发生电路305的激活的信号的预第三使能信号FB_EN_PRE_B可以通过使用模式寄存器组(或熔丝组)而被设置为高电平或低电平。
虽然上面已经描述了有限数量的实施例，但是本领域技术人员将理解，所描述的实施例用作示例并且其他实施例是可能的。因此，不应基于所述的实施例来限制本文中所描述的半导体装置的缓冲电路。

Claims (18)

1.一种缓冲电路，包括：
电流模式电路，其被配置为：
通过根据输入信号而转换电流路径来产生输出信号，以及
通过根据补偿信号的电平而调节电流量来校正所述输出信号的摆动宽度；和补偿信号发生电路，其被配置为：
检测所述输出信号的摆动宽度变化，以及
根据检测到的摆动宽度来产生用于校正所述输出信号的摆动宽度以符合目标值的补偿信号；
其中，所述补偿信号发生电路还被配置为：
当所述摆动宽度增大时，减小所述补偿信号的电平；以及
当所述摆动宽度减小时，增大所述补偿信号的电平。
2.根据权利要求1所述的缓冲电路，其中，所述电流模式电路包括：
第一电流吸收器，其被配置为根据偏置信号而调节所述电流量；以及
第二电流吸收器，其被配置为根据所述补偿信号而调节所述电流量，其中所述第二电流吸收器与所述第一电流吸收器并联耦接。
3.根据权利要求1所述的缓冲电路，其中，所述电流模式电路包括：
第一电阻器，其与电源端子耦接；
第二电阻器，其与所述第一电阻器并联地与所述电源端子耦接；
第一晶体管，其与所述第一电阻器耦接，并且被配置为根据所述输入信号的第一输入信号进行操作；
第二晶体管，其与所述第二电阻器耦接，并且被配置为根据所述输入信号中的与所述第一输入信号不同的第二输入信号进行操作；
第一电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，且被配置为根据偏置信号而调节所述电流量；以及
第二电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，且被配置为根据所述补偿信号而调节所述电流量，其中所述第二电流吸收器与所述第一电流吸收器并联。
4.根据权利要求1所述的缓冲电路，其中，所述补偿信号发生电路包括：
第一晶体管，其与电源端子耦接，并且被配置为根据所述输出信号的第一输出信号进行操作；
第二晶体管，其与所述电源端子耦接，并且被配置为根据所述输出信号中的与所述第一输出信号不同的第二输出信号进行操作，其中所述第二晶体管与所述第一晶体管并联耦接；以及
电流源，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，
其中，与所述第二晶体管和所述电流源耦接的节点的电压被输出作为所述补偿信号。
5.根据权利要求1所述的缓冲电路，其中，所述电流模式电路还被配置为根据在半导体装置的激活模式期间被激活的第一使能信号而被激活。
6.根据权利要求5所述的缓冲电路，其中，所述补偿信号发生电路还被配置为根据所述第一使能信号和选项信号而被激活。
7.一种缓冲电路，包括：
第一电流模式电路，其被配置为：
通过根据具有不同相位的多个输入信号之中的第一输入信号和第二输入信号而转换电流路径来产生第一输出信号和第二输出信号；以及
通过根据补偿信号的电平而调节第一电流量来校正所述第一输出信号和所述第二输出信号的摆动宽度；
第二电流模式电路，其被配置为：
通过根据所述多个输入信号之中的第三输入信号和第四输入信号而转换电流路径来产生第三输出信号和第四输出信号；以及
通过根据所述补偿信号的电平而调节第二电流量来校正所述第三输出信号和所述第四输出信号的摆动宽度；和
补偿信号发生电路，其被配置为：
检测所述第一输出信号、所述第二输出信号、所述第三输出信号和所述第四输出信号的摆动宽度变化；以及
根据检测到的摆动宽度来产生用于校正所述第一输出信号、所述第二输出信号、所述第三输出信号和所述第四输出信号的摆动宽度以符合目标值的补偿信号。
8.根据权利要求7所述的缓冲电路，其中，所述第一电流模式电路包括：
第一电阻器，其与电源端子耦接；
第二电阻器，其与所述电源端子耦接，其中所述第二电阻器与所述第一电阻器并联耦接；
第一晶体管，其与所述第一电阻器耦接，并且被配置为根据所述第一输入信号进行操作；
第二晶体管，其与所述第二电阻器耦接，并且被配置为根据所述第二输入信号进行操作；
第一电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第一电流吸收器被配置为根据偏置信号而调节所述第一电流量；以及
第二电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第二电流吸收器与所述第一电流吸收器并联耦接，并且其中所述第二电流吸收器被配置为根据所述补偿信号而调节所述第一电流量。
9.根据权利要求7所述的缓冲电路，其中，所述第二电流模式电路包括：
第一电阻器，其与电源端子耦接；
第二电阻器，其与所述电源端子耦接，其中所述第二电阻器与所述第一电阻器并联耦接；
第一晶体管，其与所述第一电阻器耦接，并且被配置为根据所述第三输入信号进行操作；
第二晶体管，其与所述第二电阻器耦接，并且被配置为根据所述第四输入信号进行操作；
第一电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第一电流吸收器被配置为根据偏置信号而调节所述第二电流量；以及
第二电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第二电流吸收器与所述第一电流吸收器并联耦接，并且其中所述第二电流吸收器被配置为根据所述补偿信号而调节所述第二电流量。
10.根据权利要求7所述的缓冲电路，其中，所述补偿信号发生电路还被配置为：
当所述摆动宽度增大时，减小所述补偿信号的电平；以及
当所述摆动宽度减小时，增大所述补偿信号的电平。
11.根据权利要求7所述的缓冲电路，其中，所述补偿信号发生电路包括：
第一晶体管、第二晶体管、第三晶体管和第四晶体管，其被配置为分别根据所述第一输出信号、所述第二输出信号、所述第三输出信号和所述第四输出信号进行操作，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管各自耦接到电源端子，并且其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管全部彼此并联耦接；以及
电流源，其具有与所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管共同耦接的一端，
其中，与所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管以及所述电流源耦接的节点的电压被输出作为所述补偿信号。
12.一种缓冲电路，包括：
第一电流模式电路，其被配置为：
通过根据具有不同相位的多个输入信号之中的第一输入信号和第二输入信号而转换电流路径来产生第一输出信号和第二输出信号；以及
通过根据第一补偿信号的电平和第二补偿信号的电平而调节第一电流量来校正所述第一输出信号和所述第二输出信号的摆动宽度；
第二电流模式电路，其被配置为：
通过根据所述多个输入信号之中的第三输入信号和第四输入信号而转换电流路径来产生第三输出信号和第四输出信号；以及
通过根据所述第一补偿信号的电平和第三补偿信号的电平而调节第二电流量来校正所述第三输出信号和所述第四输出信号的摆动宽度；
第一补偿信号发生电路，其被配置为：
检测所述第一输出信号至所述第四输出信号的摆动宽度变化；以及
根据检测到的摆动宽度来产生用于校正所述第一输出信号至所述第四输出信号的摆动宽度以符合目标值的第一补偿信号；
第二补偿信号发生电路，其被配置为：
检测所述第一输出信号和所述第二输出信号的摆动宽度变化；以及
根据检测到的摆动宽度来产生用于校正所述第一输出信号和所述第二输出信号的摆动宽度与所述第三输出信号和所述第四输出信号的摆动宽度的差的第二补偿信号；和
第三补偿信号发生电路，其被配置为：
检测所述第三输出信号和所述第四输出信号的摆动宽度变化；以及
根据检测到的摆动宽度来产生用于校正所述第三输出信号和所述第四输出信号的摆动宽度与所述第一输出信号和所述第二输出信号的摆动宽度的差的第三补偿信号。
13.根据权利要求12所述的缓冲电路，其中，所述第一电流模式电路包括：
第一电阻器，其与电源端子耦接；
第二电阻器，其与所述电源端子耦接，其中所述第二电阻器与所述第一电阻器并联耦接；
第一晶体管，其与所述第一电阻器耦接，并且被配置为根据所述第一输入信号进行操作；
第二晶体管，其与所述第二电阻器耦接，并且被配置为根据所述第二输入信号进行操作；
第一电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第一电流吸收器被配置为根据偏置信号而调节所述第一电流量；
第二电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第二电流吸收器与所述第一电流吸收器并联耦接，并且其中所述第二电流吸收器被配置为根据所述第一补偿信号而调节所述第一电流量；以及
第三电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第三电流吸收器与所述第二电流吸收器并联耦接，并且其中所述第三电流吸收器被配置为根据所述第二补偿信号而调节所述第一电流量。
14.根据权利要求12所述的缓冲电路，其中，所述第二电流模式电路包括：
第一电阻器，其与电源端子耦接；
第二电阻器，其与所述电源端子耦接，其中所述第二电阻器与所述第一电阻器并联耦接；
第一晶体管，其与所述第一电阻器耦接，并且被配置为根据所述第三输入信号进行操作；
第二晶体管，其与所述第二电阻器耦接，并且被配置为根据所述第四输入信号进行操作；
第一电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第一电流吸收器被配置为根据偏置信号而调节所述第二电流量；
第二电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第二电流吸收器与所述第一电流吸收器并联耦接，并且其中所述第二电流吸收器被配置为根据第一所述补偿信号而调节所述第二电流量；以及
第三电流吸收器，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，其中所述第三电流吸收器与所述第二电流吸收器并联耦接，并且其中所述第三电流吸收器被配置为根据所述第三补偿信号而调节所述第二电流量。
15.根据权利要求12所述的缓冲电路，其中，所述第一补偿信号发生电路还被配置为：
当检测到的摆动宽度增大时，减小所述第一补偿信号的电平；以及
当检测到的摆动宽度减小时，增大所述第一补偿信号的电平。
16.根据权利要求12所述的缓冲电路，其中，所述第一补偿信号发生电路包括：
第一晶体管、第二晶体管、第三晶体管和第四晶体管，其被配置为分别根据所述第一输出信号、所述第二输出信号、所述第三输出信号和所述第四输出信号进行操作，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管各自耦接到电源端子，并且其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管全部彼此并联耦接；以及
电流源，其具有与所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管共同耦接的一端，
其中，与所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管以及所述电流源耦接的节点的电压被输出作为所述第一补偿信号。
17.根据权利要求12所述的缓冲电路，其中，所述第二补偿信号发生电路包括：
第一晶体管和第二晶体管，其被配置为分别根据所述第一输出信号和所述第二输出信号进行操作，其中所述第一晶体管和所述第二晶体管各自耦接到电源端子，并且其中所述第一晶体管和所述第二晶体管彼此并联耦接；以及
电流源，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，
其中，与所述第一晶体管、所述第二晶体管以及所述电流源耦接的节点的电压被输出作为所述第二补偿信号。
18.根据权利要求12所述的缓冲电路，其中，所述第三补偿信号发生电路包括：
第一晶体管和第二晶体管，其被配置为分别根据所述第三输出信号和所述第四输出信号进行操作，其中所述第一晶体管和所述第二晶体管各自耦接到电源端子，并且其中所述第一晶体管和所述第二晶体管彼此并联耦接；以及
电流源，其具有与所述第一晶体管和所述第二晶体管共同耦接的一端，
其中，与所述第一晶体管、所述第二晶体管以及所述电流源耦接的节点的电压被输出作为所述第三补偿信号。
CN201910949857.0A 2018-12-24 2019-10-08 半导体装置的缓冲电路 Active CN111355480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0168413 2018-12-24
KR1020180168413A KR102600629B1 (ko) 2018-12-24 2018-12-24 반도체 장치의 버퍼 회로

Publications (2)

Publication Number Publication Date
CN111355480A CN111355480A (zh) 2020-06-30
CN111355480B true CN111355480B (zh) 2023-11-24

Family

ID=71097915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910949857.0A Active CN111355480B (zh) 2018-12-24 2019-10-08 半导体装置的缓冲电路

Country Status (3)

Country Link
US (1) US10879884B2 (zh)
KR (1) KR102600629B1 (zh)
CN (1) CN111355480B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075174A (zh) * 2009-11-24 2011-05-25 海力士半导体有限公司 半导体装置
US8138793B1 (en) * 2010-12-09 2012-03-20 Hynix Semiconductor Integrated circuit and method for operating the same
US9209809B1 (en) * 2014-12-17 2015-12-08 Xilinx, Inc. Circuits for and methods of controlling output swing in a current-mode logic circuit
CN106487375A (zh) * 2015-08-31 2017-03-08 爱思开海力士有限公司 缓冲器电路、接收器和使用接收器的***
CN108694962A (zh) * 2017-04-10 2018-10-23 爱思开海力士有限公司 放大器及使用其的半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6636098B1 (en) * 2001-12-05 2003-10-21 Rambus Inc. Differential integrator and related circuitry
US7388406B2 (en) * 2005-07-12 2008-06-17 Agere Systems Inc. CML circuit devices having improved headroom
KR100985759B1 (ko) * 2008-08-13 2010-10-06 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼 회로
US8339159B2 (en) * 2008-08-13 2012-12-25 Hynix Semiconductor Inc. Input buffer circuit of semiconductor apparatus
US8952762B2 (en) 2009-11-20 2015-02-10 Maxlinear, Inc. Clock-out amplitude calibration scheme to ensure sine-wave clock-out signal
KR101948223B1 (ko) * 2012-06-11 2019-02-14 에스케이하이닉스 주식회사 차동 증폭기 회로
KR20150064404A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 반도체 장치
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20170094683A (ko) * 2016-02-11 2017-08-21 에스케이하이닉스 주식회사 버퍼 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075174A (zh) * 2009-11-24 2011-05-25 海力士半导体有限公司 半导体装置
US8138793B1 (en) * 2010-12-09 2012-03-20 Hynix Semiconductor Integrated circuit and method for operating the same
US9209809B1 (en) * 2014-12-17 2015-12-08 Xilinx, Inc. Circuits for and methods of controlling output swing in a current-mode logic circuit
CN106487375A (zh) * 2015-08-31 2017-03-08 爱思开海力士有限公司 缓冲器电路、接收器和使用接收器的***
CN108694962A (zh) * 2017-04-10 2018-10-23 爱思开海力士有限公司 放大器及使用其的半导体装置

Also Published As

Publication number Publication date
KR20200078988A (ko) 2020-07-02
US10879884B2 (en) 2020-12-29
KR102600629B1 (ko) 2023-11-10
US20200204169A1 (en) 2020-06-25
CN111355480A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
JP4504108B2 (ja) リセット回路
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US10361691B2 (en) Skew detection circuit and input circuit using the same
US20140218079A1 (en) Power-on reset circuit
US11362660B2 (en) Level shifter circuit and method of operating the same
JP2011130162A (ja) 半導体装置
US9819332B2 (en) Circuit for reducing negative glitches in voltage regulator
US7768307B2 (en) Current mode logic-complementary metal oxide semiconductor converter
CN113541606A (zh) 振荡电路以及半导体集成电路
CN113760026A (zh) 偏压发生电路、含偏压发生电路的缓冲电路及半导体***
US20140070851A1 (en) Semiconductor device
CN111355480B (zh) 半导体装置的缓冲电路
US7576575B2 (en) Reset signal generator in semiconductor device
US20170237415A1 (en) Buffer circuit
JP6370649B2 (ja) データ読出し回路
CN114545807A (zh) 控制电路和延时电路
KR102214629B1 (ko) 오프 칩 드라이버
CN114545809B (zh) 控制电路和延时电路
US11211905B2 (en) Semiconductor device and memory system
JP2010219486A (ja) 中間電位発生回路
JP2011141759A (ja) 半導体装置及びその制御方法
US9515640B2 (en) Apparatuses and devices for bias level correction
JP3919138B2 (ja) 入力回路
CN114553216A (zh) 电位产生电路、反相器、延时电路和逻辑门电路
CN114553196A (zh) 电位产生电路、反相器、延时电路和逻辑门电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant