CN113746469A - 电平移位电路、功率器件和电器设备 - Google Patents

电平移位电路、功率器件和电器设备 Download PDF

Info

Publication number
CN113746469A
CN113746469A CN202110824714.4A CN202110824714A CN113746469A CN 113746469 A CN113746469 A CN 113746469A CN 202110824714 A CN202110824714 A CN 202110824714A CN 113746469 A CN113746469 A CN 113746469A
Authority
CN
China
Prior art keywords
transistor
pull
voltage
drain
clamping device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110824714.4A
Other languages
English (en)
Inventor
刘利书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea White Goods Technology Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea White Goods Technology Innovation Center Co Ltd filed Critical Midea Group Co Ltd
Priority to CN202110824714.4A priority Critical patent/CN113746469A/zh
Publication of CN113746469A publication Critical patent/CN113746469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开一种电平移位电路、功率器件和电器设备。该电平移位电路包括交叉耦合的晶体管对和一对钳位电路，交叉耦合的晶体管对中的晶体管的源极连接于电压输入端；一对钳位电路中每个钳位电路一一对应地将电压输入端和晶体管对中每个晶体管的栅极相连接，用于将晶体管的栅极电压钳位于设定电压，设定电压小于电压输入端提供的电压。本申请可以解决电平移位电路中的至少部分晶体管的栅极所加电压近似等于电压输入端的电压值的问题。

Description

电平移位电路、功率器件和电器设备
技术领域
本申请涉及集成电路技术领域，特别是涉及一种电平移位电路、功率器件和电器设备。
背景技术
现有的电平移位电路中的至少部分晶体管的栅极所加电压偏高，近似等于电源电压输入端的电压值，为了保证这部分晶体管能够正常工作，需要让它们的耐压(BreakdownVoltage，BV)超过电压输入端的电压值。为此一般需要增加晶体管的栅氧化层的厚度来增加晶体管的耐压BV，但是这样会降低跨导，并且工艺复杂，成本增加。
发明内容
本申请主要的目的是提供一种电平移位电路、功率器件和电器设备，以解决电平移位电路中的至少部分晶体管的栅极所加电压近似于电压输入端的电压值的问题。
为解决上述问题，本申请采用的一个技术方案是：提供一种电平移位电路，该电平移位电路包括交叉耦合的晶体管对和一对钳位电路：
交叉耦合的晶体管对中的晶体管的源极连接电源电压输入端；
一对钳位电路中每个钳位电路一一对应地将电压输入端和晶体管对中的每个晶体管的栅极相连接，用于将晶体管对中的晶体管的栅极电压钳位于设定电压，其中设定电压小于电压输入端提供的电压。
其中，钳位电路包括钳位器件，钳位器件的第一端连接电压输入端，钳位器件的第二端连接晶体管的栅极。
其中，钳位器件为场效应管；
钳位电路还包括恒压单元，恒压单元连接钳位器件的栅极。
其中，恒压单元包括第一偏置单元和第二偏置单元，
第一偏置单元包括第一晶体管和第二晶体管，第二偏置单元包括第三晶体管、第四晶体管和电阻；
第一晶体管和第三晶体管的源极均连接电压输入端，第一晶体管的栅极和第三晶体管的栅极相连接，第三晶体管的漏极连接第三晶体管的栅极和第四晶体管的漏极；
第二晶体管的漏极连接第一晶体管的漏极和第二晶体管的栅极，第二晶体管的源极连接接地电压，第二晶体管的栅极和第四晶体管的栅极相连接，第四晶体管的源极连接于电阻的第一端，电阻的第二端连接接地电压；
其中，第四晶体管的宽长比为第二晶体管的宽长比的N倍，N为大于1的整数；第三晶体管的漏极还连接钳位器件的栅极。
其中，钳位器件为齐纳管；
钳位电路包括限流单元，限流单元连接于钳位器件的第二端。
其中，电平移位电路包括第一下拉晶体管和第二下拉晶体管，交叉耦合的晶体管对包括第一上拉晶体管和第二上拉晶体管；
第一上拉晶体管的漏极连接于第二上拉晶体管的栅极和第一下拉晶体管的漏极，第一下拉晶体管的源极连接接地电压；
第二上拉晶体管的漏极连接于第一上拉晶体管的栅极和第二下拉晶体管的漏极，第二下拉晶体管的源极连接接地电压；
钳位电路包括第一钳位器件和第二钳位器件，第一钳位器件的第一端连接于电压输入端，第一钳位器件的第二端连接于第二上拉晶体管的漏极，第二钳位器件的第一端连接电压输入端，第二钳位器件的第二端连接第一上拉晶体管的漏极。
其中，电平移位电路还包括输出晶体管和第五晶体管；
输出晶体管的栅极连接于第一上拉晶体管的漏极，输出晶体管的源极连接于电压输入端，输出晶体管的漏极连接于第五晶体管的漏极，第五晶体管的源极连接接地电压。
其中，第一钳位器件和第二钳位器件均为齐纳管；
钳位电路还包括第一限流单元和第二限流单元，第一限流单元的一端连接第二钳位器件的第二端和第一上拉晶体管的漏极，第一限流单元的另一端连接第一下拉晶体管的漏极，第二限流单元的一端连接第一钳位器件的第二端和第二上拉晶体管的漏极，第二限流单元的另一端连接第二下拉晶体管的漏极。
其中，电平移位电路还包括输入单元和反相器；
输入单元连接于第一下拉晶体管的栅极；
反相器的一端连接于输入单元，反相器的另一端连接于第二下拉晶体管的栅极和第五晶体管的栅极。
为解决上述问题，本申请采用的另一个技术方案是：提供一种功率器件，该功率器件包括上述的电平移位电路。
为解决上述问题，本申请采用的又一个技术方案是：提供一种电器设备，该电器设备包括如上述的功率器件。
本申请在电平移位电路中设置一对钳位电路，该对钳位电路中每个钳位电路一一对应地将电压输入端和交叉耦合的晶体管对中的每个晶体管的栅极相连接，这样通过钳位电路使晶体管对中的晶体管的栅极所加电压小于或等于设定电压，从而可以使交叉耦合的晶体管对中的晶体管栅极所加电压低于电压输入端提供的电压。
附图说明
图1是一种电平移位电路的结构示意图；
图2是另一种电平移位电路的结构示意图；
图3是本申请电平移位电路一实施方式的结构示意图；
图4是本申请电平移位电路一实施例的结构示意图；
图5是本申请电平移位电路另一实施例的结构示意图；
图6是本申请电平移位电路又一实施例的结构示意图；
图7是本申请功率器件一实施方式的结构示意图；
图8是本申请电器设备一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅是本申请的一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
需要说明，若本申请实施方式中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施方式中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。另外，各个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
在图1的六管电平移位电路中，交叉耦合的晶体管对中的第一上拉晶体管MP1和第二上拉晶体管MP2的源极端均连接于电压输入端，第一下拉晶体管MN1、第二下拉晶体管MN2和第五晶体管MN3均与输入单元IN电性连接；而输出晶体管MP3的漏极端为输出端，以将电平移位电路处理过的信号输出。具体地，当输入单元IN的输入信号为高电平1时，第一下拉晶体管MN1导通，第二下拉晶体管MN2和第五晶体管MN3截止，第二上拉晶体管MP2导通，第一上拉晶体管MP1截止，输出晶体管MP3导通，输出晶体管MP3的漏极输出为高。当输入单元IN的输入信号为低电平0时，第一下拉晶体管MN1截止，第二下拉晶体管MN2和第五晶体管MN3导通，第二上拉晶体管MP2截止，第一上拉晶体管MP1导通，输出晶体管MP3截止，输出晶体管MP3的漏极输出为低。在电平移位电路的使用过程中，第一上拉晶体管MP1和第二上拉晶体管MP2栅极所加电压近似为VCC。
同样地，在图2所示的四管电平移位电路中，交叉耦合的晶体管对中的第一上拉晶体管MP1和第二上拉晶体管MP2的源极端均连接于电压输入端，第一下拉晶体管MN1和第二下拉晶体管MN2均与输入单元IN电性连接；而第二上拉晶体管MP2的漏极端为输出端，以用于输出电平移位电路处理过的信号。当输入单元IN的输入信号为高电平1时，第一下拉晶体管MN1导通，第二下拉晶体管MN2截止，第二上拉晶体管MP2导通，第一上拉晶体管MP1截止，第二上拉晶体管MP2的漏极输出为高，第一上拉晶体管MP1的栅极所加电压近似于VCC；当输入单元IN的输入信号为低电平0时，第一下拉晶体管MN1截止，第二下拉晶体管MN2导通，第二上拉晶体管MP2截止，第一上拉晶体管MP1导通，第二上拉晶体管MP2的漏极输出为低，第二上拉晶体管MP2的栅极所加电压近似于VCC。
为了解决上述的电平移位电路工作过程中交叉耦合的晶体管对中的晶体管的栅极所加电压近似于VCC的问题，本申请在电平移位电路中设置钳位电路。该钳位电路连接于交叉耦合的晶体管对中的晶体管的栅极。通过钳位电路使晶体管对中的晶体管的栅极所加电压小于或等于设定电压。其中，设定电压小于电压输入端提供的电压，从而可以使交叉耦合的晶体管对中的晶体管栅极所加电压低于电压输入端提供的电压。
如图3所示，图3是本申请电平移位电路一实施方式的结构示意图。本实施方式电平移位电路包括交叉耦合的晶体管对和一对钳位电路。
其中，本申请交叉耦合的晶体管对中的晶体管以P通道增强型MOSFET为例，具有栅极、源极和漏极。下文将描述的第一上拉晶体管MP1、第二上拉晶体管MP2、输出晶体管MP3、第二场效应管MP5、第一场效应管MP4、第一晶体管M1和第三晶体管M3亦以P通道增强型MOSFET为例，实务上可替换为其他型态的晶体管或具类似功能的电路组件，并对应调整与其他组件间的配置关系。
其中，交叉耦合的晶体管对中的晶体管的源极与电压输入端VCC连接，其可在栅极-源级电压Vgs小于一定值时导通，并将电压输入端VCC的电压接入到电平移位电路中。
可选地，一对钳位电路中每个钳位电路一一对应地将输入端和晶体管对中每个晶体管的栅极相连接，从而用于将交叉耦合的晶体管对中的晶体管的栅极电压钳位于设定电压，所述的设定电压小于所述电压输入端提供的电压。
可选地，设定电压可以小于或等于交叉耦合的晶体管对中的晶体管的耐压值，并且交叉耦合的晶体管对中的晶体管的耐压值小于电压输入端VCC提供的电压，这样通过钳位电路即保证交叉耦合的晶体管对中的晶体管可以正常工作，又可以避免采用增厚栅极氧化层导致跨导降低。
进一步地，交叉耦合的晶体管对包括第一上拉晶体管MP1和第二上拉晶体管MP2。
其中，第一上拉晶体管MP1的漏极与第二上拉晶体管MP2的栅极连接，可以通过钳位电路控制第一上拉晶体管MP1的源极和漏极之间的电位差，从而在第一上拉晶体管MP1导通时，使得第二上拉晶体管MP2的栅极所加电压低于设定电压。
可选地，钳位电路可包括第二钳位器件，第二钳位器件与第一上拉晶体管MP1并联，以便通过与第一上拉晶体管MP1并联的第二钳位器件限制第一上拉晶体管MP1漏极的电压，从而使第二上拉晶体管MP2的栅极所加电压低于设定电压。
可选地，如图4所示，第二钳位器件可为第二场效应管MP5。且钳位电路还可包括恒压单元101。第二场效应管MP5的栅极与恒压单元101连接，通过恒压单元101使第二场效应管MP5的栅极电压恒定，并使第二场效应管MP5处于导通的状态，第二场效应管MP5产生一定的电压降VDS5，在第一上拉晶体管MP1导通的情况下，第一上拉晶体管MP1的漏极电压为VCC-VDS5，以使得第二上拉晶体管MP2的栅极所加电压低于设定电压。
可选地，恒压单元101可包括第一偏置单元。第一偏置单元包括第一晶体管M1和第二晶体管M2。
恒压单元101还可包括第二偏置单元。第二偏置单元包括第三晶体管M3、第四晶体管M4和电阻R1。
第一晶体管M1的源极与电压输入端VCC连接，第一晶体管M1的栅极与第三晶体管M3的栅极相连接。第三晶体管M3的源极与电压输入端VCC连接，第三晶体管M3的漏极连接于第四晶体管M4的漏极和第三晶体管M3的栅极。
第二晶体管M2的漏极连接于第一晶体管M1的漏极，且第二晶体管M2的漏极还与第二晶体管M2的栅极连接。第二晶体管M2的源极和接地电压GND相连。第二晶体管M2的栅极连接于第四晶体管M4的栅极。第四晶体管M4的源极与电阻R1的一端相连。电阻R1的另一端与接地电压GND相连。
其中，第四晶体管M4的宽长比是第二晶体管M2的宽长比的N倍。其中，N为大于1的整数，例如，N可为2或4等。第三晶体管M3的栅极还连接于第二钳位器件的栅极和第一钳位器件的栅极。
在其他实施方式中，如图5所示，第二钳位器件可为第二齐纳管D2。钳位电路还可包括第一限流单元R1，第一限流单元R1连接于第一上拉晶体管MP1的漏极。通过第二齐纳管D2产生一定的电压降VD2，在第一上拉晶体管MP1导通的情况下，第一上拉晶体管MP1的漏极电压为VCC-VD2，以使得第二上拉晶体管MP2的栅极所加电压低于设定电压。其中，第二齐纳管D2的电压降可以为0.5V～3V。
可选地，第一限流单元R1可为电阻。
另外，第二上拉晶体管MP2的漏极可连接第一上拉晶体管MP1的栅极，这样可以通过钳位电路限制第二上拉晶体管MP2的源极和漏极之间的电位差，使得在第二上拉晶体管MP2导通时，第一上拉晶体管MP1的栅极所加电压低于设定电压。
进一步地，钳位电路还可包括第一钳位器件，第一钳位器件与第二上拉晶体管MP2并联，以便通过与第二上拉晶体管MP2并联的第一钳位器件限制第二上拉晶体管MP2漏极的电压，从而使第一上拉晶体管MP1的栅极所加电压低于设定电压。
可选地，如图4所示，钳位电路还可包括恒压单元101。且第一钳位器件可为第一场效应管MP4。恒压单元101连接第一场效应管MP4的栅极，通过恒压单元101使第一场效应管MP4的栅极电压恒定，并使第一场效应管MP4处于导通的状态，第一场效应管MP4产生一定的电压降VDS4，在第二上拉晶体管MP2导通的情况下，第二上拉晶体管MP2的漏极电压为VCC-VDS4，以使得第一上拉晶体管MP1的栅极所加电压低于设定电压。
在其他实施例中，如图5所示，第一钳位器件可为第一齐纳管D1。钳位电路还可包括第二限流单元R2，第二限流单元R2连接于第二上拉晶体管MP2的漏极。通过第一齐纳管D1产生一定的电压降VD1，在第二上拉晶体管MP2导通的情况下，第二上拉晶体管MP2的漏极电压为VCC-VD1，以使得第一上拉晶体管MP1的栅极所加电压低于设定电压。
请继续参阅图4，本实施方式电平移位电路还可包括第一下拉晶体管MN1和第二下拉晶体管MN2。
其中，本申请的第一下拉晶体管MN1以N通道增强型MOSFET为例，具有栅极、源极和漏极。下文将描述的第二下拉晶体管MN2、第二晶体管M2、第四晶体管M4和第五晶体管MN3亦以N通道增强型MOSFET为例，实务上可替换为其他型态的晶体管或具类似功能的电路组件，并对应调整与其他组件间的配置关系。
第一下拉晶体管MN1的源极和接地电压GND相连。第一下拉晶体管MN1的漏极与第一上拉晶体管MP1的漏极相连。
可选地，电平移位电路工作时，第一下拉晶体管MN1和第一上拉晶体管MP1的开关状态相反；第一下拉晶体管MN1处于导通状态，第一上拉晶体管MP1处于截止状态，第一下拉晶体管MN1和第二钳位器件串联于电压输入端VCC和接地电压GND之间，第二钳位器件产生一定的电压降，第二钳位器件与第一上拉晶体管MP1的漏极相连的端的电压低于电压输入端VCC的电压值并且低于第二上拉晶体管MP2的导通阈值电压，以使第二上拉晶体管MP2处于导通状态；第一下拉晶体管MN1切换为截止状态，第一上拉晶体管MP1切换为导通状态，第一上拉晶体管MP1的漏极电压即等于电压输入端VCC的电压值与第二钳位器件电压降的差值，即第二上拉晶体管MP2栅极所加电压等于电压输入端VCC的电压值与第二钳位器件电压降的差值，从而使得在第一上拉晶体管MP1处于导通状态时，第二上拉晶体管MP2栅极所加电压低于设定电压。
第二下拉晶体管MN2的源极用于接入接地电压GND。第二下拉晶体管MN2的漏极与第二上拉晶体管MP2的漏极相连。
可选地，电平移位电路工作时，第二下拉晶体管MN2和第二上拉晶体管MP2的开关状态相反；第二下拉晶体管MN2处于导通状态，第二上拉晶体管MP2处于截止状态，第二下拉晶体管MN2和第一钳位器件串联于电压输入端VCC和接地电压GND之间，第一钳位器件产生一定的电压降，第一钳位器件与第二上拉晶体管MP2的漏极相连的端的电压低于电压输入端VCC的电压值并且低于第一上拉晶体管MP1的导通阈值电压，以使第一上拉晶体管MP1处于导通状态；第二下拉晶体管MN2切换为截止状态，第二上拉晶体管MP2切换为导通状态，第二上拉晶体管MP2的漏极电压即等于电压输入端VCC的电压值与第一钳位器件电压降的差值，即第一上拉晶体管MP1栅极所加电压等于电压输入端VCC的电压值与第一钳位器件电压降的差值，从而使得在第二上拉晶体管MP2处于导通状态时，第一上拉晶体管MP1栅极所加电压低于设定电压。
此外，电平移位电路还可包括第五晶体管MN3和输出晶体管MP3。
第五晶体管MN3的源极用于接入接地电压GND。第五晶体管MN3的漏极与输出晶体管MP3的漏极相连，且输出晶体管MP3的漏极用于输出。输出晶体管MP3的栅极连接于第一上拉晶体管MP1的漏极。输出晶体管MP3的源极连接电压输入端VCC。在第一上拉晶体管MP1、第二上拉晶体管MP2、第一上拉晶体管MP1和第二下拉晶体管MN2配合使输出晶体管MP3处于截止状态，并且第五晶体管MN3处于导通状态时，输出晶体管MP3漏极输出电压近似于接地电压GND，即输出晶体管MP3漏极输出低电平。在第一上拉晶体管MP1、第二上拉晶体管MP2、第一上拉晶体管MP1和第二下拉晶体管MN2配合使输出晶体管MP3处于导通状态，并且第五晶体管MN3处于截止状态时，输出晶体管MP3漏极输出电压近似于VCC，即输出晶体管MP3漏极输出高电平，因为输出晶体管MP3的栅极连接于第一上拉晶体管MP1的漏极，通过钳位电路将与第一上拉晶体管MP1的漏极相连的第二上拉晶体管MP2的栅极钳位于设定电压，也可以将输出晶体管MP3的栅极钳位于设定电压，以保证输出晶体管MP3可以正常工作，且可以避免采用增厚栅极氧化层导致输出晶体管MP3的跨导降低。
进一步地，电平移位电路还可包括输入单元IN和反相器INV11。
在一实现方式中，输入单元IN可直接连接于反相器INV11的第一端和第一下拉晶体管MN1的栅极。反相器INV11的第二端和第二下拉晶体管MN2的栅极相连接，反相器INV11的第二端还和第五晶体管MN3的栅极相连接。本实现方式中，在输入单元IN输出高电平时，第一下拉晶体管MN1处于导通状态，第二下拉晶体管MN2和第五晶体管MN3处于截止状态，从而第一上拉晶体管MP1处于截止状态，且第二上拉晶体管MP2和输出晶体管MP3处于导通状态，从而输出晶体管MP3漏极输出的是高电平。并且在输入单元IN输出低电平时，第一下拉晶体管MN1处于截止状态，第二下拉晶体管MN2和第五晶体管MN3处于导通状态，第一上拉晶体管MP1处于导通状态，第二上拉晶体管MP2和输出晶体管MP3处于截止状态，输出晶体管MP3的漏极输出低电平。
在另一实现方式中，输入单元IN可直接连接于第二下拉晶体管MN2的栅极、第五晶体管MN3的栅极和反相器INV11的第一端。反相器INV11的第二端和第一下拉晶体管MN1的栅极相连接。本实现方式中，在输入单元IN输出高电平时，第一下拉晶体管MN1处于截止状态，第二下拉晶体管MN2和第五晶体管MN3处于导通状态，从而第一上拉晶体管MP1处于导通状态，且第二上拉晶体管MP2和输出晶体管MP3处于截止状态，从而输出晶体管MP3漏极输出的是低电平。并且在输入单元IN输出低电平时，第一下拉晶体管MN1处于导通状态，第二下拉晶体管MN2和第五晶体管MN3处于截止状态，第一上拉晶体管MP1处于截止状态，第二上拉晶体管MP2和输出晶体管MP3处于导通状态，输出晶体管MP3的漏极输出高电平。
为直观说明本申请电平移位电路，本申请提供下述多个实施例。
实施例1
如图4所示，电平移位电路包括交叉耦合的晶体管对、输出晶体管MP3、输入单元IN、反相器INV11、下拉晶体管、第五晶体管MN3和钳位电路。
其中，下拉晶体管包括第一下拉晶体管MN1和第二下拉晶体管MN2。
交叉耦合的晶体管对包括第一上拉晶体管MP1和第二上拉晶体管MP2。
输入单元IN可直接连接于反相器INV11的第一端和第一下拉晶体管MN1的栅极。反相器INV11的第二端和第二下拉晶体管MN2的栅极相连接，反相器INV11的第二端还和第五晶体管MN3的栅极相连接。
第一下拉晶体管MN1的源极用于接入接地电压GND。第一下拉晶体管MN1的漏极与第一上拉晶体管MP1的漏极相连接。第一上拉晶体管MP1的源极和电压输入端VCC相连。
第二下拉晶体管MN2的源极用于接入接地电压GND。第二下拉晶体管MN2的漏极与第二上拉晶体管MP2的漏极相连接。第二上拉晶体管MP2的源极和电压输入端VCC相连接。
第五晶体管MN3的源极用于接入接地电压GND。第五晶体管MN3的漏极与于输出晶体管MP3的漏极相连接。输出晶体管MP3的源极连接电压输入端VCC。其中，第一上拉晶体管MP1的漏极和第二上拉晶体管MP2的栅极相连接，并且还与输出晶体管MP3的栅极相连接。另外，第二上拉晶体管MP2的漏极和第一上拉晶体管MP1的栅极相连接。
钳位电路包括第二钳位器件MP5、第一钳位器件MP4和恒压单元101。
恒压单元101连接于第二钳位器件MP5的栅极和第一钳位器件MP4的栅极，为第二钳位器件MP5和第一钳位器件MP4各自的栅极施加恒定的电压。
第一钳位器件MP4的源极和电压输入端VCC相连接。第一钳位器件MP4的漏极与第一上拉晶体管MP1的栅极相连接，且第一钳位器件MP4的漏极还和第二上拉晶体管MP2的漏极相连接。
第二钳位器件MP5的源极和电压输入端VCC相连接。第二钳位器件MP5的漏极与第二上拉晶体管MP2的栅极、输出晶体管MP3的栅极和第一上拉晶体管MP1的漏极相连接。
恒压单元101可包括第一偏置单元。第一偏置单元包括第一晶体管M1和第二晶体管M2。
恒压单元101还可包括第二偏置单元。第二偏置单元包括第三晶体管M3、第四晶体管M4和电阻R1。
第一晶体管M1的源极与电压输入端VCC相连接，第一晶体管M1的栅极与第三晶体管M3的栅极连接。第三晶体管M3的源极与电压输入端VCC连接，第三晶体管M3的漏极连接于第四晶体管M4的漏极和第三晶体管M3的栅极。
第二晶体管M2的漏极连接于第一晶体管M1的漏极，且第二晶体管M2的漏极还与第二晶体管M2的栅极连接。第二晶体管M2的源极和接地电压GND相连。第二晶体管M2的栅极连接于第四晶体管M4的栅极。第四晶体管M4的源极与电阻R1的一端相连。电阻R1的另一端与接地电压GND相连。
其中，第四晶体管M4的宽长比是第二晶体管M2的宽长比的N倍。第三晶体管M3的栅极还连接于第二钳位器件MP4的栅极和第一钳位器件MP1的栅极。
实施例2
如图5所示，电平移位电路包括交叉耦合的晶体管对、输出晶体管MP3、输入单元IN、反相器INV11、下拉晶体管、第五晶体管MN3和钳位电路。
其中，下拉晶体管包括第一下拉晶体管MN1和第二下拉晶体管MN2。
交叉耦合的晶体管对包括第一上拉晶体管MP1和第二上拉晶体管MP2。
输入单元IN可直接连接于反相器INV11的第一端和第一下拉晶体管MN1的栅极。反相器INV11的第二端和第二下拉晶体管MN2的栅极相连接，反相器INV11的第二端还和第五晶体管MN3的栅极相连接。
第一下拉晶体管MN1的源极用于接入接地电压GND。第一下拉晶体管MN1的漏极与第一上拉晶体管MP1的漏极相连接。第一上拉晶体管MP1的源极和电压输入端VCC相连。
第二下拉晶体管MN2的源极用于接入接地电压GND。第二下拉晶体管MN2的漏极与第二上拉晶体管MP2的漏极相连接。第二上拉晶体管MP2的源极和电压输入端VCC相连接。
第五晶体管MN3的源极用于接入接地电压GND。第五晶体管MN3的漏极与于输出晶体管MP3的漏极相连接。输出晶体管MP3的源极连接电压输入端VCC。其中，第一上拉晶体管MP1的漏极和第二上拉晶体管MP2的栅极相连接，并且还与输出晶体管MP3的栅极相连接。另外，第二上拉晶体管MP2的漏极和第一上拉晶体管MP1的栅极相连接。
钳位电路包括第一齐纳管D1、第二齐纳管D2、第一限流电阻R1和第二限流电阻R2。第一齐纳管D1的第一端和电压输入端VCC相连接，第一齐纳管D1的第二端与第二上拉晶体管MP2的漏极相连。第二限流电阻R2的第一端连接于第一齐纳管D1的第二端，且第二限流电阻R2的第一端还和第二上拉晶体管MP2的漏极相连接。第二限流电阻R2的第二端和第二下拉晶体管MN2的漏极相连。第二齐纳管D2的第一端与电压输入端VCC相连，第二齐纳管D2的第二端和第一上拉晶体管MP1的漏极相连。第一限流电阻R1的第一端连接于第二齐纳管D2的第二端，且第一限流电阻R1的第一端还和第一上拉晶体管MP1的漏极相连。第一限流电阻R1的第二端和第一下拉晶体管MN1的漏极相连。
实施例3
如图6所示，电平移位电路包括交叉耦合的晶体管对、输入单元IN、反相器INV11、下拉晶体管和钳位电路。
交叉耦合的晶体管对包括第一上拉晶体管MP1和第二上拉晶体管MP2。
下拉晶体管包括第一下拉晶体管MN1和第二下拉晶体管MN2。
输入单元IN可直接连接于反相器INV11的第一端和第一下拉晶体管MN1的栅极。反相器INV11的第二端还和第二下拉晶体管MN2的栅极相连接。
第一下拉晶体管MN1的源极用于接入接地电压GND。第一下拉晶体管MN1的漏极与第一上拉晶体管MP1的漏极相连接。第一上拉晶体管MP1的源极和电压输入端VCC相连。
第二下拉晶体管MN2的源极用于接入接地电压GND。第二下拉晶体管MN2的漏极与第二上拉晶体管MP2的漏极连接，第二上拉晶体管MP2的源极连接电压输入端VCC。其中，第一上拉晶体管MP1的漏极和第二上拉晶体管MP2的栅极相连。第二上拉晶体管MP2的漏极连接于第一上拉晶体管MP1的栅极。
钳位电路包括第一齐纳管D1、第二限流单元R2、第二齐纳管D2和第一限流单元R1。
第一齐纳管D1的第一端和电压输入端VCC相连接。第一齐纳管D1的第二端连接第一上拉晶体管MP1的漏极。
第一限流单元R1的第一端和第一齐纳管D1的第二端相连接。且第一限流单元R1的第一端还和第一上拉晶体管MP1的漏极相连接。第一限流单元R1的第二端连接于第一下拉晶体管MN1的漏极。
第二齐纳管D2的第一端和电压输入端VCC相连接。第二齐纳管D2的第二端和第二上拉晶体管MP2的漏极相连接。
第二限流单元R2的第一端和第二齐纳管D2的第二端相连接。第二限流单元R2的第一端还和第二上拉晶体管MP2的漏极相连接。第二限流单元R2的第二端连接于第二下拉晶体管MN2的漏极。
请参阅图7，图7为本申请功率器件10一实施方式的结构示意图。该功率器件10包括上述的电平移位电路11。该功率器件可以为IPM模块等。
请参阅图8，图8为本申请电器设备20一实施方式的结构示意图。该电器设备20包括上述的功率器件21。电器设备20可以是家用电器，例如洗衣机、洗碗机、电饭煲、电压力锅、电炖锅或烤箱。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (11)

1.一种电平移位电路，其特征在于，所述电平移位电路包括：
交叉耦合的晶体管对，所述晶体管对中的晶体管的源极连接于电压输入端；
一对钳位电路，所述一对钳位电路中每个钳位电路一一对应地将所述电压输入端和所述晶体管对中每个晶体管的栅极相连接，用于将所述晶体管的栅极电压钳位于设定电压，所述设定电压小于所述电压输入端提供的电压。
2.根据权利要求1所述的电平移位电路，其特征在于，
所述钳位电路包括钳位器件，所述钳位器件的第一端连接所述电压输入端，所述钳位器件的第二端连接所述晶体管的栅极。
3.根据权利要求2所述的电平移位电路，其特征在于，所述钳位器件为场效应管；
所述钳位电路还包括恒压单元，所述恒压单元连接所述钳位器件的栅极。
4.根据权利要求3所述的电平移位电路，其特征在于，所述恒压单元包括第一偏置单元和第二偏置单元，
所述第一偏置单元包括第一晶体管和第二晶体管，所述第二偏置单元包括第三晶体管、第四晶体管和电阻；
所述第一晶体管和所述第三晶体管的源极均连接所述电压输入端，所述第一晶体管的栅极和所述第三晶体管的栅极相连接，所述第三晶体管的漏极连接所述第三晶体管的栅极和所述第四晶体管的漏极；
所述第二晶体管的漏极连接所述第一晶体管的漏极和所述第二晶体管的栅极，所述第二晶体管的源极连接接地电压，所述第二晶体管的栅极和所述第四晶体管的栅极相连接，所述第四晶体管的源极连接于所述电阻的第一端，所述电阻的第二端连接接地电压，
其中，所述第四晶体管的宽长比为所述第二晶体管的宽长比的N倍，N为大于1的整数；
所述第三晶体管的漏极还连接所述钳位器件的栅极。
5.根据权利要求2所述的电平移位电路，其特征在于，
所述钳位器件为齐纳管；
所述钳位电路包括限流单元，所述限流单元连接于所述钳位器件的第二端。
6.根据权利要求2所述的电平移位电路，其特征在于，所述电平移位电路包括第一下拉晶体管和第二下拉晶体管，所述交叉耦合的晶体管对包括第一上拉晶体管和第二上拉晶体管；
所述第一上拉晶体管的漏极连接于所述第二上拉晶体管的栅极和所述第一下拉晶体管的漏极，所述第一下拉晶体管的源极连接接地电压；
所述第二上拉晶体管的漏极连接于所述第一上拉晶体管的栅极和所述第二下拉晶体管的漏极，所述第二下拉晶体管的源极连接接地电压；
所述钳位电路包括第一钳位器件和第二钳位器件，所述第一钳位器件的第一端连接于所述电压输入端，所述第一钳位器件的第二端连接于所述第二上拉晶体管的漏极，所述第二钳位器件的第一端连接所述电压输入端，所述第二钳位器件的第二端连接所述第一上拉晶体管的漏极。
7.根据权利要求6所述的电平移位电路，其特征在于，所述电平移位电路还包括输出晶体管和第五晶体管；
所述输出晶体管的栅极连接于所述第一上拉晶体管的漏极，所述输出晶体管的源极连接于所述电压输入端，所述输出晶体管的漏极连接于所述第五晶体管的漏极，所述第五晶体管的源极连接接地电压。
8.根据权利要求7所述的电平移位电路，其特征在于，所述第一钳位器件和所述第二钳位器件均为齐纳管，
所述钳位电路还包括第一限流单元和第二限流单元，所述第一限流单元的一端连接所述第二钳位器件的第二端和所述第一上拉晶体管的漏极，所述第一限流单元的另一端连接所述第一下拉晶体管的漏极，所述第二限流单元的一端连接所述第一钳位器件的第二端和所述第二上拉晶体管的漏极，所述第二限流单元的另一端连接所述第二下拉晶体管的漏极。
9.根据权利要求7所述的电平移位电路，其特征在于，所述电平移位电路还包括：
输入单元，连接于所述第一下拉晶体管的栅极；
反相器，所述反相器的一端连接于所述输入单元，所述反相器的另一端连接于所述第二下拉晶体管的栅极和所述第五晶体管的栅极。
10.一种功率器件，其特征在于，所述功率器件包括如权利要求1至9任一项所述的电平移位电路。
11.一种电器设备，其特征在于，所述电器设备包括如权利要求10所述的功率器件。
CN202110824714.4A 2021-07-21 2021-07-21 电平移位电路、功率器件和电器设备 Pending CN113746469A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110824714.4A CN113746469A (zh) 2021-07-21 2021-07-21 电平移位电路、功率器件和电器设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110824714.4A CN113746469A (zh) 2021-07-21 2021-07-21 电平移位电路、功率器件和电器设备

Publications (1)

Publication Number Publication Date
CN113746469A true CN113746469A (zh) 2021-12-03

Family

ID=78728901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110824714.4A Pending CN113746469A (zh) 2021-07-21 2021-07-21 电平移位电路、功率器件和电器设备

Country Status (1)

Country Link
CN (1) CN113746469A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074289A (ko) * 1999-05-19 2000-12-15 김영환 레벨 쉬프터 회로
US6201429B1 (en) * 1999-05-20 2001-03-13 Analog Microelectronics, Inc. Clamped cascode level shifter circuit
JP2005204281A (ja) * 2003-12-18 2005-07-28 Matsushita Electric Ind Co Ltd レベルシフト回路
US20100123478A1 (en) * 2008-11-17 2010-05-20 Sanken Electric Co., Ltd. Level shift circuit
US20100201425A1 (en) * 2009-02-10 2010-08-12 Tzong-Yau Ku Level shift circuit
US20110303988A1 (en) * 2009-09-11 2011-12-15 Elpida Memory, Inc. Semiconductor device and level shift circuit using the same
US20130021085A1 (en) * 2011-07-19 2013-01-24 Lsi Corporation Voltage Level Translator Circuit for Reducing Jitter
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN107896103A (zh) * 2017-12-21 2018-04-10 广东美的制冷设备有限公司 电平转接电路及包含其的集成电路芯片、空调器
CN108155903A (zh) * 2017-11-22 2018-06-12 中山大学 应用于GaN栅极驱动的高速高压电平转换电路
CN112073054A (zh) * 2019-06-10 2020-12-11 上海韦尔半导体股份有限公司 电平转换器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074289A (ko) * 1999-05-19 2000-12-15 김영환 레벨 쉬프터 회로
US6201429B1 (en) * 1999-05-20 2001-03-13 Analog Microelectronics, Inc. Clamped cascode level shifter circuit
JP2005204281A (ja) * 2003-12-18 2005-07-28 Matsushita Electric Ind Co Ltd レベルシフト回路
US20100123478A1 (en) * 2008-11-17 2010-05-20 Sanken Electric Co., Ltd. Level shift circuit
US20100201425A1 (en) * 2009-02-10 2010-08-12 Tzong-Yau Ku Level shift circuit
US20110303988A1 (en) * 2009-09-11 2011-12-15 Elpida Memory, Inc. Semiconductor device and level shift circuit using the same
US20130021085A1 (en) * 2011-07-19 2013-01-24 Lsi Corporation Voltage Level Translator Circuit for Reducing Jitter
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN108155903A (zh) * 2017-11-22 2018-06-12 中山大学 应用于GaN栅极驱动的高速高压电平转换电路
CN107896103A (zh) * 2017-12-21 2018-04-10 广东美的制冷设备有限公司 电平转接电路及包含其的集成电路芯片、空调器
CN112073054A (zh) * 2019-06-10 2020-12-11 上海韦尔半导体股份有限公司 电平转换器

Similar Documents

Publication Publication Date Title
EP0621694B1 (en) Low power interface circuit
CN101826794B (zh) 逆流防止电路以及电源切换装置
US7034573B1 (en) Level shifter without DC current flow
US8385036B2 (en) System and method for negative voltage protection
CN108616269B (zh) 一种低工作电压的下行电平移位电路
RU2715178C1 (ru) Триггерный логический элемент И на полевых транзисторах
US7239176B2 (en) Voltage tolerant protection circuit for input buffer
CN108123708B (zh) 一种用于io电路的上拉电路
CN107733404B (zh) 一种用于nmos负载开关的限流检测和保护电路
WO2017030726A1 (en) 20v to 50v high current asic pin diode driver
EP2143206B1 (en) Electronic device with a high voltage tolerant unit
CN109921779B (zh) 一种半桥电路直通保护电路
EP0095767A2 (en) Output circuit
CN218183335U (zh) 信号转换电路
CN108809296A (zh) 高压电平移位电路及驱动装置
CN113746469A (zh) 电平移位电路、功率器件和电器设备
US8907719B2 (en) IC circuit
JPS6077520A (ja) ドライバ回路の制御回路
CN105897246B (zh) 用于高电压应用的电压电平移位器
US10574224B2 (en) Drive circuit of transistor
CN112737552B (zh) 一种信号传输电路
CN211908761U (zh) 功率半导体器件开通和关断电压产生电路
CN211296707U (zh) 一种跨电压域可选内置上拉电阻复用***
US6501298B1 (en) Level-shifting circuitry having “low” output during disable mode
KR19990081046A (ko) 전압 레벨 시프터회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination