CN113746305B - 栅极驱动电路和多相智能功率模块 - Google Patents

栅极驱动电路和多相智能功率模块 Download PDF

Info

Publication number
CN113746305B
CN113746305B CN202111003963.3A CN202111003963A CN113746305B CN 113746305 B CN113746305 B CN 113746305B CN 202111003963 A CN202111003963 A CN 202111003963A CN 113746305 B CN113746305 B CN 113746305B
Authority
CN
China
Prior art keywords
power transistor
buffer
capacitor
voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111003963.3A
Other languages
English (en)
Other versions
CN113746305A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xhorse Electronics Co Ltd
Original Assignee
Shenzhen Xhorse Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xhorse Electronics Co Ltd filed Critical Shenzhen Xhorse Electronics Co Ltd
Priority to CN202111003963.3A priority Critical patent/CN113746305B/zh
Priority to US17/484,198 priority patent/US11456726B1/en
Publication of CN113746305A publication Critical patent/CN113746305A/zh
Priority to EP22189772.1A priority patent/EP4142154A1/en
Application granted granted Critical
Publication of CN113746305B publication Critical patent/CN113746305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供了一种栅极驱动电路和多相智能功率模块，在第一开关单元闭合时，电源为第一电容和第二电容充电，第一缓冲器为第一功率晶体管提供栅极电压，第一电容可提高第一功率晶体管的栅极的电势，从而使得第一功率晶体管导通；第二电容可为第一功率晶体管提供负向关断电压，能够自适应地将外部电压转换为能够驱动功率晶体管的电压，并且电路实现容易，同时使得第一功率晶体管的电压稳定。

Description

栅极驱动电路和多相智能功率模块
技术领域
本发明涉及栅极驱动技术领域，特别是涉及栅极驱动电路和多相智能功率模块。
背景技术
栅极驱动电路用于驱动各种场效应管导通与关闭。传统的栅极驱动电路中包含自举电路，自举电路中添加了多个无源器件。在一个功率半导体关断，而另一个功率半导体尚未导通的死区时间内，开关节点电压可能会变为一个较大的负值。此外，如果电源的输出电压较大，可能会导致无源器件的过充，过充会导致功率晶体管的可靠性。尽管传统方式中通过电感来缓解这种过充问题，但是它限制了功率晶体管的最大导通时间。传统的栅极驱动电路通过增加多个无源器件如二极管、电感等，为功率晶体管提供负向关断电压，然而这种负向关断电压不可控。
发明内容
基于此，为了解决负向关断电压不可控的问题，有必要提供栅极驱动电路和多相智能功率模块，实现自适应地将外部电压转换为能够驱动场效应管的电压，并且电路实现容易。
一种栅极驱动电路，包括第一开关单元、第一驱动单元和第二驱动单元；
所述第一开关单元，与第一电容和第二电容串联连接；当所述第一开关单元闭合时，电源用于为所述第一电容和第二电容充电；
所述第一驱动单元包括第一缓冲器、第一功率晶体管、第一电容和第二电容；所述第一缓冲器的输出端与所述第一功率晶体管的栅极连接；
所述第一电容，用于在所述第一缓冲器驱动所述第一功率晶体管为开启状态时，提高所述第一功率晶体管的栅极电压，使得所述第一功率晶体管导通；
所述第二电容，用于在所述第一缓冲器驱动所述第一功率晶体管为关闭状态时，为所述第一功率晶体管提供负向关断电压，使得所述第一功率晶体管关断；
所述第二驱动单元包括第二缓冲器和第二功率晶体管；所述第二缓冲器的输出端和所述第二功率晶体管的栅极连接；所述第二缓冲器的高压端与所述电源的正极连接；所述第二功率晶体管的源极与地端连接；所述第一功率晶体管的源极与所述第二功率晶体管的漏极相连。
一种多相智能功率模块，包括电源、第一开关单元、至少两个第一驱动单元和各第一驱动单元对应的第二驱动单元；
所述第一开关单元，与第一电容和第二电容串联连接；当所述第一开关单元闭合时，电源用于为所述第一电容和第二电容充电；
所述第一驱动单元包括第一缓冲器、第一功率晶体管、第一电容和第二电容；所述第一缓冲器的输出端与所述第一功率晶体管的栅极连接；
所述第一电容，用于在所述第一缓冲器驱动所述第一功率晶体管为开启状态时，提高所述第一功率晶体管的栅极电压，使得所述第一功率晶体管导通；
所述第二电容，用于在所述第一缓冲器驱动所述第一功率晶体管为关闭状态时，为所述第一功率晶体管提供负向关断电压，使得所述第一功率晶体管关断；
所述第二驱动单元包括第二缓冲器和第二功率晶体管；所述第二缓冲器的输出端和所述第二功率晶体管的栅极连接；所述第二缓冲器的高压端与所述电源的正极连接；所述第二功率晶体管的源极与地端连接；所述第一功率晶体管的源极与所述第二功率晶体管的漏极相连。
上述栅极驱动电路和多相智能功率模块，在第一开关单元闭合时，电源为第一电容和第二电容充电；第一缓冲器为第一功率晶体管提供栅极电压，第一电容可提高第一功率晶体管的栅极的电势，从而使得第一功率晶体管导通；第二电容可为第一功率晶体管提供负向关断电压，能够自适应地将外部电压转换为能够驱动功率晶体管的电压，并且电路实现容易，同时使得第一功率晶体管的电压稳定。
附图说明
图1为一个实施例中栅极驱动电路的示意图；
图2为一个实施例中宽禁带半导体的栅极驱动电路的示意图；
图3为一个实施例中多相智能功率模块的电路示意图；
图4为一个实施例中三相功率驱动电路的示意图。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。这些术语仅用于将第一个元件与另一个元件区分。具体来说，在不脱离本申请的范围的情况下，可以将第一功率晶体管称为第二功率晶体管，且类似地，可以将第二功率晶体管称为第一功率晶体管。第一功率晶体管和第二功率晶体管两者都是功率晶体管，但不是同一功率晶体管。
可以理解，一下实施例中的“连接”，如果被连接的电路、模块、单元、器件等相互之间具有电信号或者数据的传递，则应该理解为“电连接”、“通信连接”等。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
如图1所示，为一个实施例中栅极驱动电路的示意图。其中包括电源10、第一开关单元30、第一驱动单元40和第二驱动单元60。第一驱动单元40中包括第一功率晶体管402、第一电容404、第二电容406和第一缓冲器408。电源10、第一开关单元30、第一电容404和第二电容406串联连接，形成回路。当第一开关单元30闭合时，电源10用于为第一电容404和第二电容406充电。那么第一电容404和第二电容406在充电后存在正负极。第一缓冲器408是由多个反相器组成的，能够提高输入电压。第一缓冲器408的高压端与第一电容404的正极连接，第一缓冲器408的低压端与第二电容406的负极连接。第一缓冲器408的输出端与第一功率晶体管402的栅极连接。
第一功率晶体管402可以是硅功率场效应管，也可以是宽禁带场效应管。第一开关单元30中可以包括一个开关，也可以包括两个开关等不限于此。第一开关单元可通过片外高压晶体管如FQN1N60C N-MOS晶体管实现，也可以片上集成。同理第二开关单元的实现方法与第一开关单元相同。电源10可以是辅助电源发生器（Auxiliary Supply Generator）。
充电后的第一电容404，用于在第一缓冲器408驱动第一功率晶体管402为开启状态时，提高第一功率晶体管402的栅极电压，使得第一功率晶体管402导通。即在第一缓冲器408的输出端和第一缓冲器408的高压端导通的情况下，充电后的第一电容404在第一缓冲器408提供的栅极电压的基础上，再提高第一功率晶体管402的栅极电压，使得第一功率晶体管402导通。
充电后的第二电容406，用于在第一缓冲器408驱动第一功率晶体管402为关闭状态时，为第一功率晶体管402提供负向关断电压，使得第一功率晶体管402关断。即在第一缓冲器408的输出端和第二缓冲器604的低压端导通的情况下，第二电容406用于为第一功率晶体管402提供负向关断电压，使得第一功率晶体管402关断。
第二驱动单元60中包括第二功率晶体管602和第二缓冲器604。第二缓冲器604的输出端和第二功率晶体管602的栅极连接。第二缓冲器604的高压端与电源10的正极连接，第二功率晶体管602的源极与地端连接。那么第二缓冲器604可控制第二功率晶体管602的导通和关断。第一功率晶体管402的源极与第二功率晶体管602的漏极相连，则第一功率晶体管402和第二功率晶体管602交替导通，从而使得第一功率晶体管402和第二功率晶体管602之间的电位随之变化，产生高电位的交流电。
本实施例中，在开关闭合时，电源10为第一电容404和第二电容406充电；第一缓冲器408为第一功率晶体管402提供栅极电压，第一电容404可提高第一功率晶体管402的栅极的电势，从而使得第一功率晶体管402导通；第二电容406可为第一功率晶体管402提供负向关断电压，能够自适应地将外部电压转换为能够驱动功率晶体管的电压，并且电路实现容易，同时使得第一功率晶体管402的电压稳定。
在一个实施例中，电源10的负极用于与第二缓冲器604的低压端连接；在第二缓冲器604驱动第二功率晶体管602为关闭状态时，电源10的负极用于为第二功率晶体管602提供负向关断电压。
其中，电源10的负极输出负电压。第二功率晶体管602可以是宽禁带场效应管。其中，宽禁带场效应管可以是由GaN（氮化镓）或者SiC（碳化硅）的宽禁带半导体材料制成的。
具体地，电源10可包括三个端口，分别是正极、地端和负极。其中，正极的电压可以是15V、5V等不限于此。地端电压为0V。负极的电压具体可以是第二功率晶体管602的负向关断电压。例如GaN晶体管关断电压可以为-3V等。控制器50的输出端通过第二缓冲器604与第二功率晶体管602栅极连接，第二功率晶体管602的栅极还与电源10的负极连接。控制器50输出电信号，经过第二缓冲器604放大后，输入第二功率晶体管602的栅极，电流从第二功率晶体管602的栅极流向源极，使得第二功率晶体管602导通。而当控制器50的输出端未输出电信号时，第二功率晶体管602的源极由于与电源10的负极连接，因此第二功率晶体管602源极的电位高于栅极电位，因此电流从源极流向栅极，第二功率晶体管602关断。
本实施例中，电源10的负极用于与第二缓冲器604的低压端连接，在第二缓冲器604驱动第二功率晶体管602为关闭状态时，电源10的负极用于为第二功率晶体管602提供负向关断电压，能够自适应地将外部电压转换为能够驱动功率晶体管的电压，从而自适应地关断第二功率晶体管602，且电路实现容易。
在一个实施例中，该电路还包括控制器50，控制器50用于控制第一开关单元30的断开和闭合，以控制第一电容404和第二电容406的充电时间。控制器50还用于向第一缓冲器408和第二缓冲器604交替输出控制信号，使得第一缓冲器408为第一功率晶体管402提供栅极电压，第二缓冲器604为第二功率晶体管602提供栅极电压。控制器50所输出的控制信号能够使得第一功率晶体管402和第二功率晶体管602之间的电位发生变化，产生交流电。
在一个实施例中，该电路还包括电平转换器410。电平转换器410的输入端与控制器50连接，电平转换器410的输出端与第一缓冲器408的输入端连接。本实施例中，电平转换器410可用于提高第一缓冲器408的输入电压，以实现栅极驱动功能。
在一个实施例中，第一功率晶体管402包括宽禁带场效应管、IGBT（InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管）或者MOSFET（Metal OxideSeminconductor Field Effect Transistor，金属-氧化物-半导体形场效应管）。宽禁带场效应管可以是SiC场效应管或者GaN场效应管等。
可以理解的是，第二功率晶体管602也可以包括宽禁带场效应管、IGBT（InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管）或者MOSFET（Metal OxideSeminconductor Field Effect Transistor，金属-氧化物-半导体形场效应管）。宽禁带场效应管可以是SiC场效应管或者GaN场效应管等。
在一个实施例中，栅极驱动电路还包括第二开关单元412，第二开关单元412用于将第一功率晶体管402的栅极和第一功率晶体管402的源极短接，关断第一功率晶体管402。
其中，第二开关单元412的实现方式可以是功率晶体管或者二极管等不同的能实现开关功能的器件。
具体地，第二开关单元412的一端与第一功率晶体管402的栅极连接，另一端与第一功率晶体管402的源极连接。第二开关单元412用于在需要长时间关断第一功率晶体管402的情况下，将VOH也即第一功率晶体管402的栅极与第一功率晶体管402的源极短接，关断第一功率晶体管402。第二开关单元可用于保护第一功率晶体管402。
在一个实施例中，控制器50、电平转换器410、第一缓冲器408和第二缓冲器604集成于芯片中。第一缓冲器408的高压端、输出端和低压端，以及第二缓冲器604的高压端、输出端和低压端作为芯片的外设接口。本实施例中，通过将控制器50、电平转换器410、第一缓冲器408和第二缓冲器604集成于芯片中，使得栅极驱动电路能够单片集成，减小电路体积。
在一个实施例中，如图2所示，为一个实施例中宽禁带半导体的栅极驱动电路的示意图。图中包括电源10、控制器50、电平转换器410、第一开关单元30、第一驱动单元40和第二驱动单元60。第一驱动单元40中包括第一缓冲器408、第一功率晶体管402、第一电容404和第二电容406。第二驱动单元60中包括第二缓冲器604和第二功率晶体管602。其中，控制器50、电平转换器410、第一缓冲器508和第二缓冲器604可单片集成。
控制器50的输出端与电平转换器410的输入端连接。控制器50的输出端还用于控制第一开关单元30的开启和关闭。电平转换器410的输出端直接和第一缓冲器408的输入端连接，第一缓冲器408的输出端与第一功率晶体管402的栅极连接。第一缓冲器408还包括高压端VDDH和低压端VSSH。第一电容404通过第一缓冲器408的高压端VDDH与第一缓冲器408连接，从而与第一功率晶体管402的栅极连接。第一电容404的负极与第一功率晶体管402的源极直接连接。第一功率晶体管402的漏极与VIN连接。第一功率晶体管402的源极与第二功率晶体管602的漏极连接。第一功率晶体管402的源极还与第二电容406的正极连接。第一功率晶体管402的栅极与第二电容406的负极连接。
控制器50与第二缓冲器604的输入端连接，第二缓冲器604的输出端与第二功率晶体管602的栅极连接，第二功率晶体管602的源极接地。电源10的负极与第二缓冲器604的低压端VSSL连接，并通过第二功率晶体管602的输出端VOL与第二场效应的栅极连接。第二开关单元412的一端与第一功率晶体管402的栅极连接，另一端与第一功率晶体管402的源极连接。
下面说明电路实现原理：
电源10通过第一开关单元30与第一电容404和第二电容406串联连接。当第一电容404和第二电容406充满电后，控制器50控制第一开关单元30断开。
控制器50将电信号传输至电平转换器410，电平转换器410将输出的电信号输入第一缓冲器408，第一缓冲器408对电信号进行放大后输入至第一功率晶体管402的栅极。第一电容404与第一功率晶体管402的栅极连接，第一电容404用于提高第一功率晶体管402的栅极电压，此时第一缓冲器408的VDDH电位与VOH电位一致，电流从第一功率晶体管402的栅极流向第一功率晶体管402的源极，第一功率晶体管402导通。此时第二功率晶体管602未导通。
控制器50停止向第一功率晶体管402的栅极输入电信号，通过第二缓冲器604向第二功率晶体管602的栅极输入电信号。此时，第二电容406的正极向第一功率晶体管402的源极输出电信号，为第一功率晶体管402提供负向关断电压，并通过第一功率晶体管402的栅极与第二电容406的负极形成回路，第一功率晶体管402关断。
控制器50向第二功率晶体管602的栅极传输电信号，使得第二功率晶体管602导通，VDDL和VOL的电位相同。控制器50停止向第二功率晶体管602的栅极传输电信号，那么此时VOH和VSSL点的电位一致，电流从第二功率晶体管602的源极向栅极流入，使得第二功率晶体管602关断。因此Vx点的电位发生变化，形成交流电。在需要长时间关断第一功率晶体管402的情况下，将VOH也即第一功率晶体管402的栅极与第一功率晶体管402的源极短接，关断第一功率晶体管402。
本实施例中的栅极驱动电路，采用第一开关单元即可实现可控自举电路，并为第一电容和第二电容充电，此外仅需要一个辅助电源（即电源）就能实现，本实施例中的栅极驱动电路具有单片集成、通用性强、自举电路可控、正负电源调节准确、***可靠性高、硬件实现容易，多相灵活的效果。
在一个实施例中，一种多相智能功率模块，包括电源10、至少两个第一驱动单元40和各第一驱动单元40对应的第二驱动单元60；
第一开关单元30，与第一电容404和第二电容406串联连接；当第一开关单元30闭合时，电源用于为第一电容404和第二电容406充电；
第一驱动单元40包括第一缓冲器408、第一功率晶体管402、第一电容404和第二电容406；第一缓冲器408的输出端与第一功率晶体管402的栅极连接；
第一电容404，用于在第一缓冲器408驱动第一功率晶体管402为开启状态时，提高第一功率晶体管402的栅极电压，使得第一功率晶体管402导通；
第二电容406，用于在第一缓冲器408驱动第一功率晶体管402为关闭状态时，为第一功率晶体管402提供负向关断电压，使得第一功率晶体管402关断；
第二驱动单元60包括第二缓冲器604和第二功率晶体管602；第二缓冲器604的输出端和第二功率晶体管602的栅极连接；第二缓冲器604的高压端与电源的正极连接；第二功率晶体管602的源极与地端连接；第一功率晶体管402的源极与第二功率晶体管602的漏极相连。
如图3所示，为一个实施例中多相智能功率模块的电路示意图。图3中包括三个第一驱动单元40以及每个第一驱动单元40所对应的第二驱动单元60。各第一功率晶体管的漏极接同一个VIN端。可以理解的是，各第一功率晶体管的漏极可以各自对应一个VIN端。在各第一驱动单元40中的第一开关单元30闭合时，电源10为每个第一驱动单元40中的第一电容404和第二电容406充电。充电后的第一电容404用于在第一缓冲器408驱动第一功率晶体管402为开启状态时，提供第一功率晶体管402的栅极电压，使得第一功率晶体管402导通。充电后的第二电容，用于在第一缓冲器408驱动第一功率晶体管402为关闭状态时，为第一功率晶体管402提供负向关断电压，使得第一功率晶体管402关断。
第二驱动单元60中包括第二功率晶体管602和第二缓冲器604。第二缓冲器604的输出端和第二功率晶体管602的栅极连接。第二缓冲器604的高压端与电源10的正极连接，第二功率晶体管602的源极与地端连接。那么第二缓冲器604可控制第二功率晶体管602的导通和关断。第一功率晶体管402的源极与第二功率晶体管602的漏极相连，则第一功率晶体管402和第二功率晶体管602交替导通，从而使得第一功率晶体管402和第二功率晶体管602之间的电位随之变化，产生高电位的交流电。本实施例中，能够仅用一个电源模块为多个第一电容和第二电容充电，从而提高场效应管的栅极电压，以较低的成本实现栅极驱动，并且使得第一功率晶体管的电压稳定。
在一个实施例中，电源10的负极用于与第二缓冲器604的低压端连接；在第二缓冲器604驱动第二功率晶体管602为关闭状态时，电源10的负极用于为第二功率晶体管602提供负向关断电压。
本实施例中，电源10的负极用于与第二缓冲器604的低压端连接，在第二缓冲器604驱动第二功率晶体管602为关闭状态时，电源10的负极用于为第二功率晶体管602提供负向关断电压，能够自适应地将外部电压转换为能够驱动功率晶体管的电压，从而自适应地关断第二功率晶体管602，且电路实现容易。
在一个实施例中，该电路还包括控制器50，控制器50用于控制第一开关单元30的断开和闭合，以控制第一电容404和第二电容406的充电时间。控制器50还用于向第一缓冲器408和第二缓冲器604交替输出控制信号，使得第一缓冲器408为第一功率晶体管402提供栅极电压，第二缓冲器604为第二功率晶体管602提供栅极电压。控制器50所输出的控制信号能够使得第一功率晶体管402和第二功率晶体管602之间的电位发生变化，产生交流电。
在一个实施例中，该电路还包括电平转换器410。电平转换器410的输入端与控制器50连接，电平转换器410的输出端与第一缓冲器408的输入端连接。本实施例中，电平转换器410可用于提高第一缓冲器408的输入电压，以实现栅极驱动功能。
在一个实施例中，第一功率晶体管402包括宽禁带场效应管、IGBT（InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管）或者MOSFET（Metal OxideSeminconductor Field Effect Transistor，金属-氧化物-半导体形场效应管）。宽禁带场效应管可以是SiC场效应管或者GaN场效应管等。
在一个实施例中，栅极驱动电路还包括第二开关单元412，第二开关单元412用于将第一功率晶体管402的栅极和第一功率晶体管402的源极短接，关断第一功率晶体管402。
在一个实施例中，如图4所示，为一个实施例中三相智能功率模块的示意图。示意图中三个实心方框表示三个集成芯片，其中每个芯片中集成有控制器50、电平转换器410、第一开关单元30和第一缓冲器408，第二缓冲器604。控制器50可用于控制第一开关单元30。控制器50接收第二电源20输出的电信号，并且当需要驱动第一功率晶体管402时，将电信号通过电平转换器410传输至第一缓冲器408。当需要驱动第二功率晶体管602时，将电信号输入第二缓冲器604。芯片内部结构以及各外接电路在图2和图3等实施例中已经阐述，在此不做赘述。在图4中，第二电源20可同时为三个芯片中第二驱动模块60的高压端VDDL提供正电压，并且为低压端VSSL提供负电压，因此上述三相功率驱动电路的电源可以在所有相位之间共享，并且上述电路具有高度集成度。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

1.一种栅极驱动电路，其特征在于，包括电源、第一开关单元、第一驱动单元和第二驱动单元；
所述第一开关单元，与第一电容和第二电容串联连接；当所述第一开关单元闭合时，所述电源用于为所述第一电容和第二电容充电；
所述第一驱动单元包括第一缓冲器、第一功率晶体管、第一电容和第二电容；所述第一缓冲器的输出端与所述第一功率晶体管的栅极连接；所述第一功率晶体管的漏极与VIN端连接；
所述第一电容的一端与所述第一缓冲器的高压端连接，另一端与所述第一功率晶体管的源极连接，用于在所述第一开关单元断开后，在所述第一缓冲器驱动所述第一功率晶体管为开启状态时，提高所述第一功率晶体管的栅极电压，使得所述第一功率晶体管导通；
所述第二电容的一端与所述第一功率晶体管的源极连接，另一端与所述第一缓冲器的低压端连接，用于在所述第一开关单元断开后，在所述第一缓冲器驱动所述第一功率晶体管为关闭状态时，为所述第一功率晶体管提供负向关断电压，使得所述第一功率晶体管关断；
所述第二驱动单元包括第二缓冲器和第二功率晶体管；所述第二缓冲器的输出端和所述第二功率晶体管的栅极连接；所述第二缓冲器的高压端与所述电源的正极连接；所述第二缓冲器的低压端与所述电源的负极连接；所述第二功率晶体管的源极与地端连接；所述第一功率晶体管的源极与所述第二功率晶体管的漏极相连。
2.根据权利要求1所述的电路，其特征在于，在所述第二缓冲器驱动所述第二功率晶体管为关闭状态时，所述电源的负极用于为所述第二功率晶体管提供负向关断电压。
3.根据权利要求1所述的电路，其特征在于，所述电路还包括控制器，所述控制器用于控制所述第一开关单元的断开和闭合。
4.根据权利要求2所述的电路，其特征在于，所述电路还包括电平转换器，所述电平转换器的输入端与控制器连接，所述电平转换器的输出端与所述第一缓冲器的输入端连接。
5.根据权利要求1至4任一项所述的电路，其特征在于，所述第一功率晶体管包括宽禁带场效应管、IGBT或者MOSFET。
6.根据权利要求3所述的电路，其特征在于，所述控制器、电平转换器、所述第一缓冲器和所述第二缓冲器集成于芯片中; 所述电平转换器的输入端与所述控制器连接，所述电平转换器的输出端与所述第一缓冲器的输入端连接。
7.根据权利要求1至4任一项所述的电路，其特征在于，所述电路还包括第二开关单元，所述第二开关单元用于将所述第一功率晶体管的栅极与所述第一功率晶体管的源极短接，关断所述第一功率晶体管。
8.一种多相智能功率模块，其特征在于，包括电源、第一开关单元、至少两个第一驱动单元和各第一驱动单元对应的第二驱动单元；
所述第一开关单元，与第一电容和第二电容串联连接；当所述第一开关单元闭合时，所述电源用于为所述第一电容和第二电容充电；
所述第一驱动单元包括第一缓冲器、第一功率晶体管、第一电容和第二电容；所述第一缓冲器的输出端与所述第一功率晶体管的栅极连接； 所述第一功率晶体管的漏极与VIN端连接；
所述第一电容的一端与所述第一缓冲器的高压端连接，另一端与所述第一功率晶体管的源极连接，用于在所述第一开关单元断开后，在所述第一缓冲器驱动所述第一功率晶体管为开启状态时，提高所述第一功率晶体管的栅极电压，使得所述第一功率晶体管导通；
所述第二电容的一端与所述第一功率晶体管的源极连接，另一端与所述第一缓冲器的低压端连接，用于在所述第一开关单元断开后，在所述第一缓冲器驱动所述第一功率晶体管为关闭状态时，为所述第一功率晶体管提供负向关断电压，使得所述第一功率晶体管关断；
所述第二驱动单元包括第二缓冲器和第二功率晶体管；所述第二缓冲器的输出端和所述第二功率晶体管的栅极连接；所述第二缓冲器的高压端与所述电源的正极连接；所述第二缓冲器的低压端与所述电源的负极连接；所述第二功率晶体管的源极与地端连接；所述第一功率晶体管的源极与所述第二功率晶体管的漏极相连。
9.根据权利要求8所述的模块，其特征在于，在所述第二缓冲器驱动所述第二功率晶体管为关闭状态时，所述电源的负极用于为所述第二功率晶体管提供负向关断电压。
10.根据权利要求8所述的模块，其特征在于，所述模块还包括控制器，所述控制器用于控制所述第一开关单元的断开和闭合。
11.根据权利要求10所述的模块，其特征在于，所述模块还包括电平转换器，所述电平转换器的输入端与所述控制器连接，所述电平转换器的输出端与所述第一缓冲器的输入端连接。
12.根据权利要求8至11任一项所述的模块，其特征在于，所述第一功率晶体管包括宽禁带场效应管、IGBT或者MOSFET。
13.根据权利要求8至11任一项所述的模块，其特征在于，所述第一驱动单元还包括第二开关单元，所述第二开关单元用于将所述第一功率晶体管的栅极与第一晶体管的源极短接，关断所述第一功率晶体管。
CN202111003963.3A 2021-08-30 2021-08-30 栅极驱动电路和多相智能功率模块 Active CN113746305B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111003963.3A CN113746305B (zh) 2021-08-30 2021-08-30 栅极驱动电路和多相智能功率模块
US17/484,198 US11456726B1 (en) 2021-08-30 2021-09-24 Gate driver circuit and multiphase intelligent power module
EP22189772.1A EP4142154A1 (en) 2021-08-30 2022-08-10 Gate driver circuit and multiphase intelligent power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111003963.3A CN113746305B (zh) 2021-08-30 2021-08-30 栅极驱动电路和多相智能功率模块

Publications (2)

Publication Number Publication Date
CN113746305A CN113746305A (zh) 2021-12-03
CN113746305B true CN113746305B (zh) 2023-04-25

Family

ID=78733827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111003963.3A Active CN113746305B (zh) 2021-08-30 2021-08-30 栅极驱动电路和多相智能功率模块

Country Status (3)

Country Link
US (1) US11456726B1 (zh)
EP (1) EP4142154A1 (zh)
CN (1) CN113746305B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687936B1 (ko) * 2005-11-29 2007-02-27 삼성전자주식회사 전자기기 및 전원회로
CN101312328A (zh) * 2007-05-24 2008-11-26 立锜科技股份有限公司 靴带电容充电电路及使用该充电电路的驱动集成电路
KR100902608B1 (ko) 2007-12-28 2009-06-11 충북대학교 산학협력단 지능형 전력 모듈
JP5991939B2 (ja) * 2013-03-25 2016-09-14 三菱電機株式会社 半導体デバイス駆動回路および半導体デバイス駆動装置
JP6469118B2 (ja) * 2014-01-28 2019-02-13 シュナイダー エレクトリック アイティー コーポレーション バイポーラゲートドライバ
US9667245B2 (en) * 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
WO2018230196A1 (ja) * 2017-06-13 2018-12-20 富士電機株式会社 駆動装置及び電力変換装置
JP6956386B2 (ja) * 2018-01-29 2021-11-02 ローム株式会社 負電圧生成回路およびこれを用いた電力変換装置
JP7308137B2 (ja) * 2019-12-03 2023-07-13 ローム株式会社 スイッチング回路のゲート駆動回路および制御回路、スイッチング電源

Also Published As

Publication number Publication date
EP4142154A1 (en) 2023-03-01
CN113746305A (zh) 2021-12-03
US11456726B1 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
US8344764B2 (en) Circuit arrangement including voltage supply circuit
JP6191965B2 (ja) 電力変換装置、およびそれを用いたパワーコンディショナ
KR101062265B1 (ko) 강압형 스위칭 레귤레이터
Seidel et al. A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
EP0442688A2 (en) Switching circuit
CN109314509B (zh) 驱动装置
US11652407B2 (en) Switching capacitor converter and driving circuit
US20160149515A1 (en) A gate drive circuit and a method for controlling a power transistor
EP3787164A1 (en) Gate drive circuit and gate drive method
CN109889026B (zh) 功率器件及电器
EP0675598B1 (en) Gate drive circuit device for voltage-driven semiconductor element
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US20130328537A1 (en) Buck converter with reverse current protection, and a photovoltaic system
CN110752739B (zh) 功率设备驱动装置
CN113746305B (zh) 栅极驱动电路和多相智能功率模块
US11736036B2 (en) Electric power converter
US6169431B1 (en) Drive circuit for a controllable semiconductor component
KR20000016476A (ko) 전압 극 전환 회로
KR20210048851A (ko) 배터리 차단 장치 및 이를 포함하는 배터리 장치
US10468971B2 (en) Power converter configured for limiting switching overvoltage
CN219287374U (zh) 升压电路及电子设备
JP2003133924A (ja) ハイサイドスイッチ駆動電源
CN215934724U (zh) 一种同步升压dc-dc转换器的真关断电路
CN215934746U (zh) 一种高压同步整流桥

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant