CN113744776B - 存储器电路及其数据写入和读取方法、存储器、电子设备 - Google Patents
存储器电路及其数据写入和读取方法、存储器、电子设备 Download PDFInfo
- Publication number
- CN113744776B CN113744776B CN202110864849.3A CN202110864849A CN113744776B CN 113744776 B CN113744776 B CN 113744776B CN 202110864849 A CN202110864849 A CN 202110864849A CN 113744776 B CN113744776 B CN 113744776B
- Authority
- CN
- China
- Prior art keywords
- data
- tunnel junction
- bottom electrode
- memory
- memory circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000005291 magnetic effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明能够提供存储器电路及其数据写入和读取方法、存储器、电子设备。写入方法包括：向与隧道结相连的底电极中通入处于第一预设范围内的单向电流，以写入第一数据至隧道结；或向与隧道结相连的底电极中通入处于第二预设范围内的单向电流，以写入第二数据至隧道结。其中，第二预设范围内的电流绝对值大于第一预设范围，第一、第二数据相反。读出方法包括：向隧道结中施加预设读取电压，以读出已写入于隧道结中存储的数据。存储器电路包括底电极、隧道结、第一开关器件、第二开关器件、位线、源线及读线。本发明通过控制单向电流绝对值的大小改变写入的数据内容，以有效解决现有存储器技术存在的至少一个问题。
Description
技术领域
本发明涉及存储器技术领域，更为具体来说，本发明能够提供存储器电路及其数据写入和读取方法、存储器、电子设备。
背景技术
自旋轨道矩磁随机存储器(SOT-MRAM，Spin-Orbit TorqueMagnetic RandomAccess Memory)是指能够通过磁化状态的改变而存储数据的随机存储器，具有非易失性、低功耗以及抗辐射等优点。自旋轨道矩磁随机存储器的最基本存储单元是磁性隧道结(MTJ，Magnetic Tunnel Junction)，通常，自旋轨道矩磁随机存储器需要外加磁场辅助写入，并且需要在底电极中通入两个相反的电流来实现写入不同信息。由于SOT-MRAM的读写通道分离需要两个晶体管来控制MTJ的读写操作，这大大增加了存储阵列的面积，减小了存储密度。此外，如何增加信息写入的可靠性也是一大难点。
发明内容
为兼顾磁随机存储器高可靠性和高集成度的要求，本发明可提供一种存储器电路及其数据写入和读取方法、存储器、电子设备，在满足高集成度要求的前提下实现了通过可靠的控制策略达到存储器数据写入的目的。
为实现上述的技术目的，本发明能够提供一种存储器电路的数据写入方法，该数据写入方法包括但不限于如下的一个或多个步骤。向与隧道结相连的底电极中通入处于第一预设范围内的单向电流，以写入第一数据至隧道结；或者，本发明向与隧道结相连的底电极中通入处于第二预设范围内的单向电流，以写入第二数据至隧道结。其中，第二预设范围内的电流绝对值大于第一预设范围内的电流绝对值，第一数据与第二数据相反。
为实现上述的技术目的，本发明能够提供一种存储器电路的数据读取方法，该方法包括但不限于如下的步骤。向与底电极相连的隧道结中施加预设读取电压，以读出已写入于隧道结中存储的第一数据或第二数据。
为实现上述的技术目的，本发明还能够提供一种存储器电路，该存储器电路可包括但不限于底电极、隧道结、第一开关器件、第二开关器件、位线、源线以及读线。本发明的底电极用于在数据写入过程中通入单向电流，隧道结设置于底电极上且与底电极相连，用于存储写入的数据。第一开关器件与隧道结连接，第二开关器件与底电极的一端连接，位线与底电极的另一端连接，源线与第二开关器件连接，读线与第一开关器件连接。
为实现上述的技术目的，本发明还能够具体提供一种存储器，该存储器可包括但不限于本发明任一实施例中的存储器电路。
为实现上述的技术目的，本发明还能够具体提供一种电子设备，该电子设备可包括但不限于本发明任一实施例中的存储器。
本发明的有益效果为：相比于现有技术，本发明通过单向电流绝对值的大小改变写入的数据内容。通过在SOT底电极中通入水平方向的电流，本发明电流写入方式由电流的大小决定，即小电流(绝对值)写入“0”(或“1”)，大电流(绝对值)写入“1”(或“0”)。该方式能够有效避免反复调整电流方向导致的控制电路复杂、数据写入可靠性差或增加器件的结构复杂度等问题。本发明降低了对存储器电路结构复杂度以及控制逻辑复杂度的要求，能够有助于实现SOT-MRAM存储器件的小型化和微型化，从而满足制造高密度的SOT-MRAM存储器件的要求。
附图说明
图1示出了本发明一个或多个实施例中的隧道结写入曲线的示意图(横坐标表示用于形成单向电流的电压，纵坐标表示隧道结电阻)。
图2示出了本发明一些实施例中存储器电路的结构示意图。
图3示出了本发明一些实施例中包含多个存储单元的存储器电路的结构示意图。
图4示出了本发明另一些实施例中存储器电路的结构示意图。
图5示出了本发明另一些实施例中包含多个存储单元的存储器电路的结构示意图。
图6示出了本发明还有一些实施例中存储器电路的结构示意图。
图7示出了本发明还有一些实施例中包含多个存储单元的存储器电路的结构示意图。
图8示出了本发明一个或多个实施例中隧道结的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明能够提供一种存储器电路的数据写入方法，具体可为一种利用电流大小对存储器进行不同数据写入的方法。本发明中涉及的存储器具体为SOT-MRAM(SpinOrbitTorque-Magnetic Random Access Memory)，即自旋轨道耦合-磁随机存取存储器单元，可见本发明实施例可提供一种利用电流大小对SOT-MRAM进行数据写入的方法。
如图1所示，并可结合图2至图8，该存储器电路的数据写入方法可包括但不限于如下的步骤：向与隧道结相连的底电极中通入处于第一预设范围内的单向电流，以写入第一数据至隧道结；或者，向与隧道结相连的底电极中通入处于第二预设范围内的单向电流，以写入不同于第一数据的第二数据至隧道结。其中，本实施例中第二预设范围内的电流绝对值大于第一预设范围内的电流绝对值，第一数据与第二数据相反。第一数据为“1”，第二数据为“0”；或者，第一数据为“0”，第二数据为“1”。单向电流为平行于底电极延伸方向的单向电流，本实施例中的底电极延伸方向为水平方向。本发明一个或多个实施例中的隧道结可包括但不限于依次设置的自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极；其中，自由层设置于底电极上。
结合图1中隧道结写入曲线，电压的单位例如可以是V，电阻的单位例如可以是Ω，本发明单向电流的大小、方向均对应于施加的电压，电流随电压的增大而增大；写入的数据与隧道结的阻值相对应，例如，写入的数据“1”与高阻态对应、写入的数据“0”与低阻态对应，或者，写入的数据“0”与高阻态对应、写入的数据“1”与低阻态对应；可理解的是，本发明中隧道结的阻值随着单向电流绝对值的增大而增大。对于第一预设范围、第二预设范围及对应电压的具体值，本发明能够根据实际器件组成进行对应设置，例如，第一预设范围对应电压为﹣1.5V～﹢1.5V；示例中的电压边界值(﹣1.5V或﹢1.5V)对应的电流值可称为翻转电流，本发明能够在写入电流大于翻转电流写入“1”、小于翻转电流写入“0”，或者写入电流小于翻转电流写入“1”、大于翻转电流写入“0”。
具体地，本实施例向与隧道结相连的底电极中通入处于第一预设范围内的单向电流包括：使单向电流通过二极管和与隧道结相连的底电极；二极管的导通方向为单向电流的方向，例如自源线至底电极的方向或者底电极至源线的方向。本发明实施例可利用位线与底电极的另一端连接，通过读线与第一开关器件连接，第一开关器件连接于隧道结上。
本发明实施例中的反铁磁层例如为人工反铁磁层。其中，本发明中的自由层与参考层通过隧穿层实现了铁磁耦合(反铁磁)，而参考层与人工反铁磁层总和的磁矩方向与参考层反平行(平行)。所以自由层受到参考层的耦合场、参考层与人工反铁磁层总和的磁场方向相反。在SOT底电极中通电流时，在第一预设范围内电流(小电流)下，焦耳热小，自由层翻转到参考层与自由层耦合磁场方向；在第二预设范围内电流(大电流)下，由于电流的增大导致焦耳热增大，温度随之上升，参考层对自由层的耦合场变小，这时，自由层的方向由人工反铁磁层与参考层的漏磁场决定。由于漏磁场与耦合场在方向上是相反的，所以本发明能够在不同大小电流的作用下使自由层的翻转方向发生反向，即实现了不同电流下隧道结高阻态与低阻态之间的转换，即实现了数据“0”或“1”的写入。
与本发明存储器电路的数据写入方法基于同一发明技术构思，对应地，本发明的一种存储器电路的数据读取方法包括如下的步骤：
向与底电极相连的隧道结中施加预设读取电压(Vread)，以读出通过本发明实施例如上的数据写入方法的已写入于隧道结中存储的第一数据或第二数据。本发明中的数据读取过程包括：向隧道结施加预设读取电压，然后通过读出放大器接收到的反馈信号(反馈信号可以是读电流或电荷量等)来判断出隧道结处于高阻态或者低阻态。
如图3所示，并可结合图2，本实施例提供了向一种存储器阵列写入数据“1”或“0”的过程。
| UL(Up Left) | UR(Up Right) | DL(Down Left) | DR(Down Right) | |
| RL | GND | GND | GND | GND |
| WL | GND | GND | GND | GND |
| SL | Vdd | Vdd | GND | GND |
| BL | GND | Vdd | GND | Vdd |
如上表所示，向左上方(UL)的存储单元中写入数据，例如高阻态下写入“1”、低阻态下写入“0”或者高阻态下写入“0”、低阻态下写入“1”。本实施例令源线(SL)610接入电平Vdd，令位线(BL)510接入电平GND，以形成通过底电极100的水平方向的单向电流；并令读线(RL)710接入电平GND，令字线(WL)810接入电平GND，此时晶体管300处于关闭状态。本发明能够通过改变Vdd数值的大小而向存储单元中写入“1”或“0”，即通过调节水平方向上的单向电流的大小改变写入隧道结中的数据。同时根据存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720、字线810及字线820，沿y方向的多个存储单元共用位线510、位线520，为避免向右上方(UR)、左下方(DL)、右下方(DR)的存储单元中写入数据，向右上方(UR)的存储单元的源线(SL)610接入电平Vdd，令位线(BL)520接入电平Vdd，令读线(RL)710接入电平GND，令字线(WL)810接入电平GND；向左下方(DL)的存储单元的源线(SL)620接入电平GND，令位线(BL)510接入电平GND，令读线(RL)720接入电平GND，令字线(WL)820接入电平GND；向右下方(DR)的存储单元的源线(SL)620接入电平GND，令位线(BL)520接入电平Vdd，令读线(RL)720接入电平GND，令字线(WL)820接入电平GND。
类似地，从存储单元中读出数据时，本实施例仍以读取左上方(UL)存储单元的数据为例进行说明。
| UL | UR | DL | DR | |
| RL | Vread | Vread | GND | GND |
| WL | Vg | Vg | GND | GND |
| SL | GND | GND | GND | GND |
| BL | GND | Vread | GND | Vread |
如上表所示，本实施例令源线(SL)610接入电平GND，令位线(BL)510也接入电平GND，并令读线(RL)710接入电平Vread，令字线(WL)810接入电平Vg；其中Vread表示预设读取电压，Vg表示栅电压，用于使金属氧化物半导体场效应管300(晶体管)打开，通过施加预设读取电压Vread，在待读取MTJ中产生读电流，读出放大器接收到相应的反馈信号从而判断当前隧道结为低阻态或高阻态，进而判断隧道结中存储的数据。此时根据存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720、字线810及字线820，沿y方向的多个存储单元共用位线510、位线520，为避免读取右上方(UR)、左下方(DL)、右下方(DR)的存储单元中的数据，向右上方(UR)的存储单元的源线(SL)610接入电平GND，令位线(BL)520接入电平Vread，令读线(RL)710接入电平Vread，令字线(WL)810接入电平Vg；向左下方(DL)的存储单元的源线(SL)620接入电平GND，令位线(BL)510接入电平GND，令读线(RL)720接入电平GND，令字线(WL)820接入电平GND；向右下方(DR)的存储单元的源线(SL)620接入电平GND，令位线(BL)520接入电平Vread，令读线(RL)720接入电平GND，令字线(WL)820接入电平GND。
如图5所示，并可结合图4，本发明另一些实施例还能够提供向存储器阵列写入数据“1”或“0”的过程。
| UL | UR | DL | DR | |
| RL | GND | GND | GND | GND |
| SL | Vdd | Vdd | GND | GND |
| BL | GND | Vdd | GND | Vdd |
如上表所示，向左上方(UL)的存储单元中写入数据，例如高阻态下写入“1”、低阻态下写入“0”或者高阻态下写入“0”、低阻态下写入“1”。本实施例令源线(SL)610接入电平Vdd，令位线(BL)510接入电平GND，以形成水平方向的单向电流，单向电流的方向与二极管的导通方向一致；令读线(RL)710接入电平GND。本发明通过改变Vdd数值的大小而向存储单元中写入“1”或“0”。此时根据该存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520，为避免向右上方(UR)、左下方(DL)、右下方(DR)的存储单元中写入数据，向右上方(UR)的存储单元的源线(SL)610接入电平Vdd，令位线(BL)520接入电平Vdd，令读线(RL)710接入电平GND；向左下方(DL)的存储单元的源线(SL)620接入电平GND，令位线(BL)510接入电平GND，令读线(RL)720接入电平GND；向右下方(DR)的存储单元的源线(SL)620接入电平GND，令位线(BL)520接入电平Vdd，令读线(RL)720接入电平GND。
类似地，从如上存储阵列中的存储单元中读出数据时，仍以左上方(UL)存储单元为例说明。
| UL | UR | DL | DR | |
| RL | Vread | Vread | GND | GND |
| SL | GND | GND | GND | GND |
| BL | GND | Vread | GND | Vread |
如上表所示，本实施例令源线(SL)610接入电平GND，令位线(BL)510也接入电平GND，并令读线(RL)710接入电平Vread，其中Vread表示预设读取电压，通过施加预设读取电压后读出放大器接收到的反馈信号来判断当前隧道结为低阻态或高阻态，进而判断其存储的数据为“1”或“0”。此时根据该存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520，为避免读取右上方(UR)、左下方(DL)、右下方(DR)的存储单元中的数据，向右上方(UR)的存储单元的源线(SL)610接入电平GND，令位线(BL)520也接入电平Vread，并令读线(RL)710接入电平Vread；向左下方(DL)的存储单元的源线(SL)620接入电平GND，令位线(BL)510也接入电平GND，令读线(RL)720接入电平GND；向右下方(DR)的存储单元的源线(SL)620接入电平GND，位线(BL)520接入电平Vread，令读线(RL)720接入电平GND。
如图7所示，并可结合图6，本发明还有一些实施例能够提供向存储器阵列写入数据“1”或“0”的过程。
如上表所示，向左上方(UL)的存储单元中写入数据，例如高阻态下写入“1”、低阻态下写入“0”或者高阻态下写入“0”、低阻态下写入“1”。本实施例令源线(SL)610接入电平GND，令位线(BL)510接入电平Vdd，以形成水平方向的单向电流；令读线(RL)710接入电平Vdd。本发明通过改变Vdd数值的大小而向存储单元中写入“1”或“0”。此时根据该存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520，为避免向右上方(UR)、左下方(DL)、右下方(DR)的存储单元中写入数据，向右上方(UR)的存储单元的源线(SL)610接入电平GND，令位线(BL)520接入电平GND，令读线(RL)710接入电平Vdd；向左下方(DL)的存储单元的源线(SL)620接入电平Vdd，令位线(BL)510接入电平Vdd，令读线(RL)720接入电平Vdd；向右下方(DR)的存储单元的源线(SL)620接入电平Vdd，令位线(BL)520接入电平GND，令读线(RL)720接入电平Vdd。
类似地，从如上存储阵列中的存储单元中读出数据时，仍以左上方(UL)存储单元为例说明。
| UL | UR | DL | DR | |
| RL | GND | GND | Vread | Vread |
| SL | Vread | Vread | Vread | Vread |
| BL | Vread | GND | Vread | GND |
如上表所示，本实施例令源线(SL)610接入电平Vread，令位线(BL)510也接入电平Vread，并令读线(RL)710接入电平GND，其中Vread表示预设读取电压，通过预设读取电压后读出放大器接收到的反馈信号来判断当前隧道结为低阻态或高阻态，进而判断其存储的数据为“1”或“0”。此时根据该存储阵列中沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520，为避免读取右上方(UR)、左下方(DL)、右下方(DR)的存储单元中的数据，向右上方(UR)的存储单元的源线(SL)610接入电平Vread，令位线(BL)520也接入电平GND，并令读线(RL)710接入电平GND；向左下方(DL)的存储单元的源线(SL)620接入电平Vread，令位线(BL)510也接入电平Vread，令读线(RL)720接入电平Vread；向右下方(DR)的存储单元的源线(SL)620接入电平Vread，位线(BL)520接入电平GND，令读线(RL)720接入电平Vread。
如图2-3所示，与存储器电路的数据写入方法或者读取方法基于同一发明技术构思，本发明能够提供一种存储器电路。本发明一个或多个实施例中的存储器电路包括但不限于底电极100、隧道结200、第一开关器件300、第二开关器件400、位线BL(500,510,520)、源线SL(600,610,620)、读线RL(700,710,720)以及字线(800,810,820)等。
底电极100用于在数据写入过程中通入单向电流，以向底电极100上方的隧道结200中写入数据；本实施例底电极100具体为一层具有SOT(自旋轨道耦合)效应的薄膜电极材料。
隧道结200设置于底电极100上且与底电极100相连，本发明实施例隧道结200用于存储写入的数据，数据读取过程中向隧道结200施加预设读取电压Vread产生读电流，从而读取隧道结中存储的数据。
如图8所示，本实施例的隧道结200为多层薄膜结构，隧道结200可包括但不限于依次设置的自由层、隧穿层、参考层、中间层、反铁磁层及顶电极。其中，本实施例反铁磁层为人工反铁磁层。本发明实施例可通过PVD(Physical Vapor Deposition，物理气相沉积)或ALD(Atomic Layer Deposition，原子层沉积)等薄膜生长工艺依次形成底电极100、自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极，例如通过生长Ta(钽)、Pt(铂)、W(钨)等形成SOT底电极100，以及通过生长Co(钴)、CoFeB(一种磁性材料)等形成自由层。
如图2、3所示，本发明可通过存储阵列结构形成存储电路。其中，第一开关器件300与隧道结200连接，而第二开关器件400与底电极100的一端连接。可选地，本发明第一开关器件300为金属氧化物半导体场效应管(晶体管)，第二开关器件400为二极管，导通方向为自源线(600,610,620)至底电极100的方向。与源线相对应，本发明中的位线(500,510,520)BL与底电极100的另一端连接。而且，源线(600,610,620)SL与第二开关器件400连接。本发明中的读线(700,710,720)RL与第一开关器件300连接，字线(800,810,820)WL与金属氧化物半导体场效应管的栅极连接。
底电极100与隧道结200形成存储单元，且多个存储单元可形成存储阵列。本发明实施例的存储阵列中，沿x方向的多个存储单元共用源线610、源线620、读线710、读线720、字线810及字线820，沿y方向的多个存储单元共用位线510、位线520。本发明隧道结200包括依次设置的自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极；其中，自由层设置于底电极100上。
如图4-5所示，与存储器电路的数据写入方法或者读取方法基于同一发明技术构思，本发明还能够提供另一种结构形式的存储器电路。本发明一个或多个实施例中的存储器电路可包括但不限于底电极100、隧道结200、第一开关器件300、第二开关器件400、位线BL(500,510,520)、源线SL(600,610,620)以及读线RL(700,710,720)。底电极100也是用于在数据写入过程中向其通入单向电流，从而向底电极100上方的隧道结200中写入信息，可由具有自旋轨道耦合效应的电极材料构成。隧道结200设置于底电极100上且与底电极100相连，可以通过向隧道结上方的读线RL上施加预设读取电压实现从隧道结200中读取数据。该实施例的存储阵列中，沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520。隧道结200包括依次设置的自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极；其中，本发明自由层设置于底电极100上。
如图4、5所示，区别与图2、3中的存储器电路结构，本实施例第一开关器件300为二极管，导通方向为自读线(700,710,720)至隧道结200的方向。本实施例第二开关器件400为二极管，导通方向具体为单向电流的方向，图示为自源线(600,610,620)至底电极100的方向。底电极100与隧道结200形成存储单元，多个存储单元形成存储阵列。
如图6、7所示，与存储器电路的数据写入方法或者读取方法基于同一发明技术构思，本发明还可提供其他结构形式的存储器电路。本发明一个或多个实施例中的存储器电路可包括但不限于底电极100、隧道结200、第一开关器件300、第二开关器件400、位线BL(500,510,520)、源线SL(600,610,620)以及读线RL(700,710,720)。底电极100也是用于在数据写入过程中向其通入单向电流，以向底电极100上方的隧道结200中写入数据，底电极可由具有自旋轨道耦合效应的材料构成。隧道结200设置于底电极100上且与底电极100相连，可以根据向隧道结施加预设读取电压后，读出放大器接收到的反馈信号来实现从隧道结200中读取数据。该实施例的存储阵列中，沿x方向的多个存储单元共用源线610、源线620、读线710、读线720，沿y方向的多个存储单元共用位线510、位线520。隧道结200包括依次设置的自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极；自由层设置于底电极100上。
如图6、7所示，区别与图2、3中的存储器电路结构，本实施例第一开关器件300为二极管，导通方向为自隧道结200至读线(700,710,720)的方向。本实施例第二开关器件400为二极管，导通方向具体为单向电流的方向，图示为自底电极100至源线(600,610,620)的方向。底电极100与隧道结200形成存储单元，多个存储单元形成存储阵列。
与存储器电路的数据写入或读取方法基于同一发明技术构思，本发明还能够提供一种存储器，该存储器可包括但不限于本发明任一实施例中的存储器电路。
与存储器电路的数据写入或读取方法基于同一发明技术构思，本发明还能够提供一种电子设备，该电子设备可包括但不限于本发明任一实施例中的存储器。
应当理解的是，本发明所涉及的电子设备可包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (11)
1.一种存储器电路，其特征在于，包括：
底电极，用于在数据写入过程中通入单向电流；
隧道结，设置于所述底电极上且与所述底电极相连，用于存储写入的数据；
第一开关器件，与所述隧道结连接；
第二开关器件，与所述底电极的一端连接；
位线，与所述底电极的另一端连接；
源线，与所述第二开关器件连接；
读线，与所述第一开关器件连接；
所述单向电流为平行于底电极延伸方向的单向电流；
所述第二开关器件为二极管，导通方向与单向电流的方向相同，所述存储器电路通过单向电流绝对值的大小改变写入的数据内容。
2.根据权利要求1所述的存储器电路，其特征在于，
所述第一开关器件为金属氧化物半导体场效应管；
所述存储器电路还包括字线；
所述字线，与金属氧化物半导体场效应管的栅极连接。
3.根据权利要求1所述的存储器电路，其特征在于，
所述第一开关器件为二极管，导通方向为自所述读线至所述隧道结的方向或自所述隧道结至所述读线方向。
4.根据权利要求1至3中任一权利要求所述的存储器电路，其特征在于，
所述底电极与所述隧道结形成存储单元；
多个所述存储单元形成存储阵列。
5.根据权利要求1至3中任一权利要求所述的存储器电路，其特征在于，
所述隧道结包括依次设置的自由层、隧穿层、参考层、中间层、反铁磁层以及顶电极；
其中，所述自由层设置于所述底电极上。
6.一种存储器电路的数据写入方法，其采用权利要求1-5中任一项的存储器电路实现，其特征在于，包括：
向与隧道结相连的底电极中通入处于第一预设范围内的单向电流，以写入第一数据至所述隧道结；
或者，向与所述隧道结相连的所述底电极中通入处于第二预设范围内的单向电流，以写入第二数据至所述隧道结；
其中，所述第二预设范围内的电流绝对值大于所述第一预设范围内的电流绝对值，所述第一数据与所述第二数据相反。
7.根据权利要求6所述的存储器电路的数据写入方法，其特征在于，所述向与隧道结相连的底电极中通入处于第一预设范围内的单向电流包括：
使所述单向电流的方向与二极管的导通方向相同，所述二极管与所述底电极相连。
8.根据权利要求6或7所述的存储器电路的数据写入方法，其特征在于，
所述第一数据为“1”，所述第二数据为“0”；
或者，所述第一数据为“0”，所述第二数据为“1”。
9.一种存储器电路的数据读取方法，其采用权利要求1-5中任一项的存储器电路实现，其特征在于，包括：
向与底电极相连的隧道结中施加预设读取电压，以读出已写入于所述隧道结中存储的第一数据或第二数据。
10.一种存储器，其特征在于，所述存储器包括权利要求1至5中任一权利要求所述的存储器电路。
11.一种电子设备，其特征在于，所述电子设备包括权利要求10所述的存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110864849.3A CN113744776B (zh) | 2021-07-29 | 2021-07-29 | 存储器电路及其数据写入和读取方法、存储器、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110864849.3A CN113744776B (zh) | 2021-07-29 | 2021-07-29 | 存储器电路及其数据写入和读取方法、存储器、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113744776A CN113744776A (zh) | 2021-12-03 |
| CN113744776B true CN113744776B (zh) | 2023-09-19 |
Family
ID=78729379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110864849.3A Active CN113744776B (zh) | 2021-07-29 | 2021-07-29 | 存储器电路及其数据写入和读取方法、存储器、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113744776B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106654002A (zh) * | 2016-11-03 | 2017-05-10 | 北京航空航天大学 | 一种低功耗磁性多阻态存储单元 |
| CN112164706A (zh) * | 2020-09-21 | 2021-01-01 | 上海磁宇信息科技有限公司 | 磁性存储器及其制作方法 |
| CN112186096A (zh) * | 2019-07-01 | 2021-01-05 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
| CN112420096A (zh) * | 2020-11-20 | 2021-02-26 | 复旦大学 | 无需mos管的自旋轨道矩磁性随机存储器 |
| CN112582531A (zh) * | 2019-09-30 | 2021-03-30 | 华为技术有限公司 | 一种磁性存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4780878B2 (ja) * | 2001-08-02 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP6178451B1 (ja) * | 2016-03-16 | 2017-08-09 | 株式会社東芝 | メモリセルおよび磁気メモリ |
-
2021
- 2021-07-29 CN CN202110864849.3A patent/CN113744776B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106654002A (zh) * | 2016-11-03 | 2017-05-10 | 北京航空航天大学 | 一种低功耗磁性多阻态存储单元 |
| CN112186096A (zh) * | 2019-07-01 | 2021-01-05 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
| CN112582531A (zh) * | 2019-09-30 | 2021-03-30 | 华为技术有限公司 | 一种磁性存储器及其制备方法 |
| CN112164706A (zh) * | 2020-09-21 | 2021-01-01 | 上海磁宇信息科技有限公司 | 磁性存储器及其制作方法 |
| CN112420096A (zh) * | 2020-11-20 | 2021-02-26 | 复旦大学 | 无需mos管的自旋轨道矩磁性随机存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113744776A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Driskill-Smith et al. | Latest advances and roadmap for in-plane and perpendicular STT-RAM | |
| US9620188B2 (en) | MTJ spin hall MRAM bit-cell and array | |
| KR101405864B1 (ko) | 멀티-레벨 셀(ｍｌｃ) 데이터 저장 능력을 갖는 자기 메모리 셀 | |
| US20180358542A1 (en) | Gate voltage controlled perpindicular spin orbit torque mram memory cell | |
| US8107282B2 (en) | Asymmetric write current compensation | |
| US9799822B2 (en) | Magnetic memory element and magnetic memory | |
| US20140301136A1 (en) | Magnetic memory, spin element, and spin mos transistor | |
| CN111354392B (zh) | 磁性存储器阵列及读写控制方法 | |
| CN111489777B (zh) | 磁性存储器结构、阵列、读写控制方法及制备方法 | |
| US8743595B2 (en) | Size-reduced magnetic memory cell | |
| US9960348B2 (en) | In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions | |
| CN110890115A (zh) | 一种自旋轨道矩磁存储器 | |
| JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造 | |
| US20190385657A1 (en) | High density negative differential resistance based memory | |
| US6791870B2 (en) | Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information | |
| US20240224813A1 (en) | Mram cell and mram | |
| US20040175887A1 (en) | Magnetoresistive random access memory, and manufacturing method thereof | |
| US11145676B1 (en) | Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element | |
| CN113744776B (zh) | 存储器电路及其数据写入和读取方法、存储器、电子设备 | |
| KR100422945B1 (ko) | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법 | |
| CN113451502B (zh) | 多功能磁性随机存储单元、方法、存储器及设备 | |
| CN109817253A (zh) | 一种控制体电位的mram芯片 | |
| US7505306B2 (en) | Magnetic memory device | |
| CN109873009B (zh) | 一种使用接地哑元的mram芯片 | |
| CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |