CN113725274A - 像素电路、显示面板和显示装置 - Google Patents
像素电路、显示面板和显示装置 Download PDFInfo
- Publication number
- CN113725274A CN113725274A CN202111032795.0A CN202111032795A CN113725274A CN 113725274 A CN113725274 A CN 113725274A CN 202111032795 A CN202111032795 A CN 202111032795A CN 113725274 A CN113725274 A CN 113725274A
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- pixel circuit
- coupled
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本公开实施例提供了一种像素电路、显示面板和显示装置,涉及显示技术领域,用于在兼顾改善显示面板显示画面的残像问题的前提下,改善显示面板显示画面的亮点问题。像素电路包括发光器件、驱动晶体管、第一晶体管和第二晶体管。驱动晶体管的第二极与发光器件耦接,驱动晶体管被配置为响应于控制极的电压控制流经第一极和第二极的电流大小。第一晶体管的第一极与驱动晶体管的控制极耦接,第二极被配置为写入第一初始化信号。第二晶体管的第一极与发光器件耦接,第二极被配置为写入第二初始化信号。其中,第一晶体管包括串联的至少两个子晶体管,至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素电路、显示面板和显示装置。
背景技术
目前,有机电致发光二极管(Organic Light-Emitting Diode Display,简称OLED)显示装置由于具有自发光、响应速度快、功耗低等优点,因而得到了越来越广泛的应用。
在OLED显示装置中,可以通过像素驱动电路来驱动OLED发光。像素驱动电路可以包括多个薄膜晶体管(Thin Film Transistor,简称TFT)。受制于薄膜晶体管自身的性质,在薄膜晶体管处于截止状态时,薄膜晶体管中会存在漏电流,从而导致显示装置的显示画面出现亮点、残像等,使显示画面的观感变差。
发明内容
本发明的实施例提供一种像素电路、显示面板和显示装置,用于在兼顾改善显示面板显示画面的残像问题的前提下,改善显示面板显示画面的亮点问题。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供了一种像素电路,包括发光器件、驱动晶体管、第一晶体管和第二晶体管。其中,驱动晶体管包括第一极、第二极和控制极,在驱动晶体管中,第二极与发光器件耦接,驱动晶体管被配置为响应于控制极的电压控制流经第一极和第二极的电流大小。第一晶体管包括第一极、第二极和控制极,在第一晶体管中,第一极与驱动晶体管的控制极耦接,第二极被配置为写入第一初始化信号。第二晶体管包括第一极、第二极和控制极,在第二晶体管中,第一极与发光器件耦接,第二极被配置为写入第二初始化信号。其中,第一晶体管包括串联的至少两个子晶体管,至少两个金踢馆的控制极相互耦接形成第一晶体管的控制极,至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比。
在一些实施例中,至少两个子晶体管中,各个子晶体管的沟道的宽长比相同。
在一些实施例中,每个子晶体管的沟道的宽度与第二晶体管的沟道的宽度相等。
在一些实施例中,至少一个子晶体管的沟道的长度比第二晶体管的沟道的长度大0.8~1.2μm。
在一些实施例中,至少一个子晶体管的沟道的宽度为2.0~3.0μm,长度为2.7~4.0μm。
在一些实施例中,至少一个子晶体管的沟道的宽度为2.3±0.2μm,长度为3.5±0.2μm。
在一些实施例中,驱动晶体管的沟道的宽度比第二晶体管的沟道的宽度大。
在一些实施例中,驱动晶体管的沟道的宽度为3.0±0.2μm。
在一些实施例中,像素电路还包括电容器、第四晶体管、第三晶体管、第五晶体管、第六晶体管中的至少一个;其中,电容器包括第一极板和第二极板,第一极板与驱动晶体管的控制极耦接,第二极板被配置为写入电源电压信号;第三晶体管包括第一极、第二极和控制极,在第三晶体管中,第二极与驱动晶体管的第一极耦接,第一极被配置为写入数据信号;第四晶体管包括第一极、第二极和控制极,在第四晶体管中,第一极与驱动晶体管的第二极耦接,第二极与驱动晶体管的控制极耦接;第五晶体管包括第一极、第二极和控制极,在第五晶体管中,第二极与驱动晶体管的第一极耦接,第一极被配置为写入所述电源电压信号;第六晶体管包括第一极、第二极和控制极,在第六晶体管中,第一极与驱动晶体管的第二极耦接,第二极与发光器件耦接。
第二方面,提供了一种显示面板,包括多个像素电路,每个像素电路为上述任一实施例提供的像素电路。
在一些实施例中,多个像素电路包括位于第N-1行的第一像素电路和位于第N行的第二像素电路。显示面板还包括复位控制信号线。第一像素电路和第二像素电路为上述任一实施例提供的像素电路。第二像素电路中第一晶体管的控制极与第一像素电路中第二晶体管的控制极均与复位控制信号线耦接。其中,N为大于1的整数。
在一些实施例中,在第二像素电路的第一晶体管中,各个子晶体管的控制极相互耦接并形成一体图案,该一体图案与复位控制信号线耦接。复位控制信号线、一体图案、以及第一像素电路中第二晶体管的控制极位于同一图案层中,并且,一体图案的宽度大于第二晶体管的控制极的宽度,且大于复位控制信号线的宽度。
在一些实施例中,像素电路包括第四晶体管、第三晶体管、第五晶体管以及第六晶体管。显示面板还包括第一发光控制信号线和第二发光控制信号线,第一像素电路中第五晶体管的控制极和第六晶体管的控制极与第一发光控制信号线耦接,第二像素电路中第五晶体管的控制极和第六晶体管的控制极与第二发光控制信号线耦接。显示面板还包括第一扫描信号线和第二扫描信号线,第一像素电路中第四晶体管的控制极和第三晶体管的控制极与述第一扫描信号线耦接,第二像素电路中第四晶体管的控制极和第三晶体管的控制极与第二扫描信号线耦接。其中,第一发光控制信号线、第二发光控制信号线、第一扫描信号线、第二扫描信号线与一体图案位于同一图案层中。
在一些实施例中,像素电路包括电容器,电容器的第二极板被配置为写入电源电压信号。第一极板与一体图案位于同一图案层中。
第三方面,提供了一种显示装置,包括上述任一实施例提供的显示面板。
在晶体管中,沟道的宽长比越小,该晶体管的导通性能越差,该晶体管在截止状态下的漏电流可以越小。在本公开的实施例提供的像素电路中,在第一晶体管中,至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比,因此,相比于第二晶体管,第一晶体管整体的导通性能可以较差,在发光器件发光的过程中,第一晶体管在截止状态下的漏电流可以较小,可以改善显示画面中的亮点问题。此外,由于至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比,因此,第二晶体管的沟道的宽长比可以较大。因此,第二晶体管的导通性能可以较好,使得第二晶体管可以更好地对发光器件进行初始化,可以改善显示面板显示画面具有残像的问题。即,本公开实施例提供的像素电路可以在兼顾改善显示面板的显示画面的残像问题的前提下,改善显示面板显示画面的亮点问题。
可以理解地,第二方面提供的显示面板和第三方面提供的显示装置包括上述像素电路,其所能达到的有益效果可参考上文中像素电路的有益效果,在此不再赘述。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开的一些实施例提供的显示面板的俯视图;
图2为本公开的一些实施例提供的显示面板的结构图;
图3为本公开的一些实施例提供的像素电路的等效电路图;
图4为本公开的一些实施例提供的像素电路中发光器件的结构图;
图5为本公开的一些实施例提供的像素电路的等效电路图;
图6为本公开的一些实施例提供的显示面板的俯视图;
图7为本公开的一些实施例提供的显示面板中一图案层的俯视图;
图8为本公开的一些实施例提供的显示面板中一图案层的俯视图;
图9为本公开的一些实施例提供的显示面板中多个图案层的俯视图;
图10为图9中区域B的局部放大图;
图11为本公开的一些实施例提供的显示面板的结构图;
图12为本公开的一些实施例提供的显示面板的俯视图;
图13为本公开的一些实施例提供的显示面板多个图案层的俯视图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“耦接”和“连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如,描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而,术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触,但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义,均包括以下A、B和C的组合:仅A,仅B,仅C,A和B的组合,A和C的组合,B和C的组合,及A、B和C的组合。
“A和/或B”,包括以下三种组合:仅A,仅B,及A和B的组合。
“多个”是指至少两个。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。
另外,“基于”的使用意味着开放和包容性,因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样,“约”、“近似”或“大致”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值,其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量***的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中,为了清楚,放大了层和区域的厚度。因此,可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此,示例性实施方式不应解释为局限于本文示出的区域的形状,而是包括因例如制造而引起的形状偏差。例如,示为矩形的蚀刻区域通常将具有弯曲的特征。因此,附图中所示的区域本质上是示意性的,且它们的形状并非旨在示出设备的区域的实际形状,并且并非旨在限制示例性实施方式的范围。
本文中的晶体管可以是N型晶体管也可以是P型晶体管,本公开的实施例对此不作特别限制。下文将以晶体管为P型晶体管为例。可以理解地,晶体管为N型晶体管也可以实现本公开的方案并获得相应的技术效果。
本公开的一些实施例提供了一种显示装置。显示装置为具有图像(包括:静态图像或动态图像,其中,动态图像可以是视频)显示功能的产品。例如,显示装置可以是:显示器,电视机,广告牌,数码相框,具有显示功能的激光打印机,电话,手机,个人数字助理(PersonalDigital Assistant,PDA),数码相机,便携式摄录机,取景器,导航仪,车辆,大面积墙壁,家电,信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备),监视器等中的任一种。
在一些实施例中,显示装置可以包括显示面板,还可以包括与显示面板耦接的驱动电路。驱动电路被配置为向显示面板提供电信号。示例性地,驱动电路可以包括:数据驱动电路(例如可以是源极驱动电路,Source Driver IC),被配置为向显示面板提供数据信号(也称为数据驱动信号);扫描驱动电路,被配置为向显示面板提供扫描信号。驱动电路还可以包括时序控制电路(也可以称为时序控制器,TimerControl Register,简称为TCON),时序控制电路可以与数据驱动电路和扫描驱动电路耦接,被配置为向扫描驱动电路提供控制信号并且向数据驱动电路提供控制信号和图像数据。在一些可能的实现方式中,扫描驱动电路可以集成在显示面板上。此时,也可以说,显示面板包括扫描驱动电路,扫描驱动电路可以称为GOA(Gate Driver on Array,设置在阵列基板上的扫描驱动电路)。
本公开的一些实施例还提供了一种显示面板,该显示面板可以包含在上述任一实施例提供的显示装置中。显示面板可以是OLED(Organic Light Emitting Diode,有机发光二极管)显示面板、QLED(Quantum Dot Light Emitting Diodes,量子点发光二极管)显示面板、微LED(包括:miniLED或microLED,LED为发光二极管)显示面板中的一种。
图1示出了本公开的一些实施例提供的显示面板的结构。参见图1,显示面板1可以具有显示区AA和位于显示区AA的至少一侧(例如,一侧;又如,四周,即包括上下两侧和左右两侧)的周边区SA。显示面板1包括设置在显示区AA中的多个像素电路10。像素电路10可以包括发光器件100和控制该发光器件100发光的像素驱动电路200。其中,像素驱动电路200可以被配置为响应于接收到的数据信号和扫描信号,驱动发光器件100发光,发光器件100发光的亮度可以与数据信号的电压呈正相关。在显示区AA中,像素驱动电路200可以呈阵列分布。
在一些实施例中,显示面板1还可以包括多种信号线。示例性地,多种信号线可以位于显示区中,并与显示区中的像素电路耦接。具体地,参见图2,图2为图1中的显示面板的局部放大图。一像素电路10(例如每个像素电路10)可以与多种信号线耦接,每种信号线可以被配置为向像素电路10写入一种电信号。
在一些实施例中,多种信号线可以包括数据线D、第一电源线EL1、第二电源线EL2、复位控制信号线R、发光控制信号线E、扫描信号线G中的至少一种。多种信号线还可以包括初始化信号线Vi(图2中未示出)。其中,数据线D可以被配置为向像素电路10写入数据信号Da;第一电源线EL1可以被配置为向像素电路10写入第一电源电压信号ELVDD;第二电源线EL2可以被配置为向像素电路10写入第二电源电压信号ELVSS;复位控制信号线R可以被配置为向像素电路10写入复位控制信号Sc1;发光控制信号线E可以被配置为向像素电路10写入发光控制信号Sc2;扫描信号线G可以被配置为向像素电路10写入扫描信号Sc3;初始化信号线Vi可以被配置为向像素电路10写入初始化信号Vinit(图中未示出)。其中,数据信号Da、第一电源电压信号ELVDD、第二电源电压信号ELVSS、复位控制信号Sc1、发光控制信号Sc2、扫描信号Sc3、以及初始化信号Vinit可以为电压信号,也可以是其他类型的电信号,本公开的实施例对此不作限制。其中,第一电源电压信号ELVDD的电压可以大于第二电源电压信号ELVSS的电压。此外需要说明的是,图2中信号线对应附图标记的下角标用于表示该信号线的序号。例如DM表示第M条数据线。
本公开的一些实施例还提供了一种像素电路,该像素电路可以是上述任一实施例的显示面板中的像素电路。
图3为像素电路的等效电路图。参见图3,基于上文的说明,像素电路10可以包括发光器件100和与发光器件100耦接的像素驱动电路。其中,发光器件100例如可以是有机发光二极管OLED、量子点发光二极管QLED、或者是发光二极管LED,但不限于此。本公开的实施例对发光器件100的类型不作限制,即发光器件100可以是任何其他发光器件(例如通过放电发光的发光器件),只要它们能响应于电信号而发射光线,使得显示面板能够显示画面即可。在一些实施例中,发光器件100是OLED。
在一些实施例中,参见图4,发光器件100可以是OLED,发光器件100可以包括第一电极110、第二电极130、以及位于第一电极110和第二电极130之间的发光功能层120。
示例性地,第一电极110可以与像素驱动电路耦接,像素驱动电路可以向第一电极110提供电压可变的电信号;第二电极130可以与一电源线耦接,该电源线可以向第二电极130提供固定电压。示例性地,第一电极110是阳极,相应地,第二电极130是阴极;第一电极110被配置为通过像素驱动电路与第一电源线(被配置为传输图3中的第一电源信号ELVDD)耦接,第二电极130与第二电源线(被配置为传输图3中的第二电源信号ELVSS)耦接。又示例性地,第一电极110是阴极,相应地,第二电极130是阳极;第一电极110通过像素驱动电路与第二电源线耦接,第二电极130与第一电源线耦接。
发光功能层120可以具有单层结构,也可以具有多层结构。示例性地,发光功能层120可以包括发光层,发光功能层还可以包括:位于阳极和发光层之间的空穴注入层、空穴传输层、电子阻挡层中的至少一个,也可以还包括:位于发光层与阴极之间的空穴阻挡层、电子传输层、电子注入层中的至少一个。其中,一个发光器件100中的发光层可以为红光发光层、绿光发光层、蓝光发光层或白光发光层。
需要说明的是,其他类型的发光器件(例如QLED、或LED)的结构也可以参照上文所述的OLED的结构,对于其他类型的发光器件的具体结构便不再赘述。
继续参见图3,像素驱动电路可以包括多个晶体管T。具体地,像素驱动电路可以包括驱动晶体管Td、第一晶体管T1、以及第二晶体管T2。
其中,驱动晶体管Td包括第一极Td1、第二极Td2和控制极Td3。驱动晶体管Td被配置为响应于控制极Td3的电压控制流经第一极Td1和第二极Td2的电流大小。示例性地,在驱动晶体管Td中,控制极Td3可以被配置为写入电信号,响应于该电信号的电压,驱动晶体管Td可以控制流经第一极Td1和第二极Td2的电流大小,该电信号的电压大小不同,流经第一极Td1和第二极Td2的电流大小不同。在一些可能的实现方式中,写入控制极Td3的电信号可以为数据信号Da或者数据关联信号Da’(即为与数据信号Da有关的电信号),这样,控制极Td3上的电压可以与写入像素驱动电路中的数据信号Da的电压Vdata有关,例如,该电信号的电压大小与数据信号Da的电压Vdata的大小成正相关。基于此,可以通过向像素驱动电路提供不同的数据信号Da来控制流经第一极Td1和第二极Td2的电流大小。
第二极Td2与发光器件100耦接。示例性地,第二极Td2可以与发光器件100的第一电极耦接,使得驱动晶体管Td和发光器件100串联在第一电源线EL1和第二电源线EL2之间的线路上。由于驱动晶体管Td和发光器件100串联,因此,流经第一极Td1和第二极Td2的电流可以流入发光器件100,可以通过该电流驱动发光器件100发光,具体地,通过该电流可以控制发光器件100的发光亮度。即,在像素电路10中,流经驱动晶体管的第一极Td1和第二极Td2的电流大小不同,发光器件100的发光亮度可以相应地变化。
在一些实施例中,驱动晶体管的第一极Td1可以与第一电源线EL1耦接,使得驱动晶体管的第一极Td1可以写入第一电源电压信号ELVDD。在一些可能的实现方式中,驱动晶体管的第二极Td2与发光器件100的第一电极耦接,发光器件100的第二电极与第二电源线EL2耦接,这样,驱动晶体管的第一极Td1可以与第一电源线EL1耦接,驱动晶体管的第二极Td2可以通过发光器件100与第二电源线EL2耦接。第一电源线EL1上的第一电源电压信号ELVDD和第二电源线EL2上的第二电源电压信号ELVSS之间可以具有电压差,从而可以产生流经驱动晶体管的第一极Td1和第二极Td2的电流,以及流经发光器件100的电流。
第一晶体管T1包括第一极T11、第二极T12和控制极T13。在第一晶体管T1中,第一极T11与驱动晶体管的控制极Td3耦接,第二极T12被配置为写入第一初始化信号Vinit1。这样,在第一晶体管T1处于导通状态时,通过第一晶体管T1,可以向驱动晶体管的控制极Td3写入第一初始化信号Vinit1。通过向驱动晶体管的控制极Td3写入第一初始化信号Vinit1,可以将驱动晶体管Td初始化,使得在后续的工作阶段中,驱动晶体管Td可以从该初始化状态切换至其他工作状态。例如,在后续的工作阶段中,驱动晶体管控制极Td3的电压可以从初始化信号Vinit1对应的电压切换至其他工作电压。这样,可以改善显示面板的残像现象,提高显示稳定性。
在一些可能的实现方式中,初始化信号线包括第一初始化信号线,第一初始化信号线被配置为向像素电路10写入第一初始化信号Vinit1。第一晶体管的第二极T12可以与第一初始化信号线耦接,使得第一初始化信号线输出的第一初始化信号Vinit可以写入第一晶体管的第二极T12。
在一些实施例中,第一晶体管的控制极T13可以被配置为控制第一晶体管T1的导通和截止,即,响应于控制极T13的电压,第一晶体管T1可以导通和截止。示例性地,第一晶体管的控制极T13可以与复位控制信号线耦接,复位控制信号线输出的复位控制信号Sc1可以写入控制极T13。响应于该复位控制信号Sc1的电压,第一晶体管T1可以导通和截止。
第一晶体管T1包括串联的至少两个(例如,两个;又如,三个以上)子晶体管,至少两个子晶体管包括子晶体管T1a和子晶体管T1b。类似地,子晶体管包括第一极、第二极和控制极。例如,子晶体管T1a包括第一极T1a1、第二极T1a2和控制极T1a3;子晶体管T1b包括第一极T1b1、第二极T1b2和控制极T1b3。
串联的至少两个(例如,两个;又如,三个以上)子晶体管的控制极相互耦接,作为第一晶体管的控制极T13。示例性地,第一晶体管T1包括串联的两个子晶体管,即子晶体管T1a和子晶体管T1b。子晶体管T1a的控制极T1a3和子晶体管T1b的控制极T1b3相互耦接,作为第一晶体管的控制极T13。响应于控制极T13的电压,子晶体管T1a和子晶体管T1b可以同时导通和同时截止。
第二晶体管T2可以包括第一极T21、第二极T22和控制极T23。在第二晶体管T2中,第一极T21与发光器件100耦接,示例性地,第一极T21可以与发光器件100的第一电极耦接。第二极T22被配置为写入第二初始化信号Vinit2。这样,在第二晶体管T2处于导通状态时,通过第二晶体管T2,可以向发光器件100写入第二初始化信号Vinit2。通过向发光器件100写入第二初始化信号Vinit2,可以将发光器件100初始化,使得在后续的工作阶段中,发光器件100可以从该初始化状态切换至其他工作状态。例如,在后续的工作阶段中,发光器件100第一电极上的电压可以从第二初始化信号Vinit2对应的电压切换至其他工作电压。在一些可能的实现方式中,第二初始化信号Vinit2可以是低压的电信号,当向发光器件100的第一电极写入低压电信号时,发光器件100中的驱动电流可以较小或没有驱动电流,使得发光器件100发光亮度较小或不发光,即包含该发光器件100的像素电路10可以显示黑色色块。在后续的工作阶段中,该像素电路10从显示黑色色块的状态切换至显示其他颜色色块的状态。这样,可以改善显示面板显示画面的残像问题,提高显示稳定性。
在一些可能的实现方式中,初始化信号线还包括第二初始化信号线,第二初始化信号线被配置为向像素电路10写入第二初始化信号Vinit2。第二晶体管的第二极T22可以与第二初始化信号线耦接,使得第二初始化信号线输出的第二初始化信号Vinit2可以写入第二晶体管的第二极T22。
在一些实施例中,第二晶体管的控制极T23可以被配置为控制第二晶体管T2的导通和截止,即,响应于控制极T23的电压,第二晶体管T2可以导通和截止。示例性地,第二晶体管的控制极T23可以与复位控制信号线耦接,复位控制信号线输出的复位控制信号Sc1可以写入控制极T23。响应于该复位控制信号Sc1的电压,第二晶体管T2可以导通和截止。
基于像素电路10的上述结构,示例性地,像素电路10的工作流程可以包括:对驱动晶体管Td进行初始化的阶段、对发光器件100进行初始化的阶段、数据写入阶段、以及发光阶段。
在对驱动晶体管Td进行初始化的阶段,第一晶体管T1导通。通过第一晶体管T1,第一初始化信号Vinit1可以写入驱动晶体管Td的控制极Td3,从而对驱动晶体管Td进行初始化。
在对发光器件100进行初始化的阶段,第二晶体管T2导通,通过第二晶体管T2,第二初始化信号Vinit2可以写入发光器件100,例如,第二初始化信号Vinit2可以写入发光器件100的第一电极,从而对发光器件100进行初始化。
在数据写入阶段,第一晶体管T1处于截止状态,驱动晶体管的控制极Td3写入电信号,示例性地,该电信号可以为数据信号Da或者数据关联信号Da’。
在发光阶段,第一晶体管T1处于截止状态,并且,第二晶体管T2处于截止状态。在驱动晶体管Td中,响应于驱动晶体管的控制极Td3的电压,驱动晶体管Td导通,生成驱动发光器件100发光的电流,该电流被输出至发光器件100,使得发光器件100发光。
如上文所述,驱动晶体管Td可以响应于控制极Td3的电压控制流经第一极Td1和第二极Td2的电流大小,进而控制发光器件100的发光亮度,控制极Td3上的电压不同,发光器件100的发光亮度可以变化。在一些相关技术中,第一晶体管在截止状态下的漏电流较大,即,第一晶体管在截止的状态下,流经第一晶体管的第一极和第二极之间的电流较大。又因为第一晶体管的第一极与驱动晶体管的控制极Td3耦接,因此,在发光阶段,由于该漏电流,驱动晶体管的控制极Td3上的电压可以减小。以驱动晶体管Td为P型晶体管为例,由于驱动晶体管的控制极Td3的电压减小,会导致相关技术的像素电路中驱动发光器件100发光的电流较大,使得发光器件100的亮度过大,进而造成该像素电路显示的色块过亮,使得显示面板的显示画面中存在亮点。
为了解决上述问题,在本公开的一些实施例提供的像素电路中,在第一晶体管T1中,至少一个子晶体管的沟道的宽长比小于第二晶体管T2的沟道的宽长比。对于一晶体管而言,沟道的宽长比越小,该晶体管的导通性能越差,例如,该晶体管的阈值电压Vth可以越大。以晶体管为P型晶体管为例,则需要在其控制极上写入更低的电压才可以使得该晶体管导通。此外,沟道的宽长比越小,由于该晶体管的导通性能变差,因此,该晶体管在截止状态下的漏电流可以越小。基于此,由于第一晶体管中至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比,因此,相比于第二晶体管,第一晶体管整体的导通性能可以较差,在发光器件发光的过程中,第一晶体管在截止状态下的漏电流可以较小,可以改善上文所述的亮点问题。
此外,由于至少一个子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比,因此,第二晶体管的沟道的宽长比可以较大。如上文所述,第二晶体管可以被配置为将发光器件初始化,可以改善显示面板的残像现象。由于第二晶体管的沟道的宽长比可以较大,因此,第二晶体管的导通性能可以较好,不会影响第二晶体管对发光器件的初始化。即,本公开实施例提供的像素电路可以在兼顾改善显示面板显示画面的残像问题的前提下,改善显示面板显示画面的亮点问题。
在一些实施例中,在第一晶体管T1的至少两个子晶体管中,各个子晶体管的沟道的宽长比相同。即,各个子晶体管的沟道的宽长比相同,且均小于第二晶体管T2的宽长比。这样,可以进一步减小第一晶体管T1整体的沟道的宽长比,从而进一步地减小第一晶体管T1在截止状态下的漏电流,使得亮点问题得到更好的改善。
在一些实施例中,像素电路还可以包括电容器、第三晶体管、第四晶体管、第五晶体管、第六晶体管中的至少一个。示例性地,图5为一种像素电路的等效电路图,示出了上述各个元件之间的连接关系。下文将参照图5分别对上述元件进行详细说明。
电容器C包括第一极板S1和第二极板S2,第一极板S1与驱动晶体管的控制极Td3耦接,第二极板S2被配置为写入第一电源电压信号ELVDD。示例性地,第二极板S2可以与第一电源线EL1耦接,第一电源线EL1输出的第一电源电压信号ELVDD可以写入电容器的第二极板S2。电容器C可以被配置为存储电信号,在发光器件100发光阶段时该电信号可以写入驱动晶体管的控制极Td3,使得驱动晶体管可以响应于该电信号生成驱动发光器件100发光的电流。
第三晶体管T3包括第一极T31、第二极T32和控制极T33。在第三晶体管T3中,第二极T32与驱动晶体管的第一极Td1耦接,第一极T31被配置为写入数据信号Da。示例性地,第一极T31可以与数据线D耦接,数据线D输出的数据信号Da可以写入第一极T31。控制极T33可以被配置为控制第三晶体管T3的导通和截止,即,响应于控制极T33的电压,第三晶体管T3可以导通和截止。示例性地,第三晶体管的控制极T33可以与扫描信号线耦接,扫描信号线输出的扫描信号Sc3可以写入第三晶体管的控制极T33,响应于该扫描信号Sc3,第三晶体管T3可以导通和截止。
第四晶体管T4包括第一极T41、第二极T42和控制极T43。在第四晶体管T4中,第一极T41与驱动晶体管的第二极Td2耦接,第二极T42与驱动晶体管的控制极Td3耦接。由于第三晶体管T3和第四晶体管T4的上述结构,第三晶体管T3的第二极T32可以通过驱动晶体管Td和第四晶体管T4与驱动晶体管的控制极Td3耦接。第四晶体管的控制极T43可以被配置为控制第四晶体管T4的导通和截止,即,响应于控制极T43的电压,第四晶体管T4可以导通和截止。示例性地,第四晶体管的控制极T43可以与扫描信号线耦接,扫描信号线输出的扫描信号Sc3可以写入第四晶体管的控制极T43,响应于该扫描信号Sc3,第四晶体管可以导通和截止。在一些实施例中,一扫描信号线可以与第三晶体管的控制极T33耦接,还可以与第四晶体管的控制极T43耦接,因此,第三晶体管T3和第四晶体管T4可以是同时导通或同时截止的。在另一些实施例中,第三晶体管T3可以与一扫描信号线耦接,第四晶体管T4可以与另一扫描信号线耦接,这样,通过两条扫描信号线,可以对第三晶体管T3和第四晶体管T4分别进行控制。
第五晶体管T5包括第一极T51、第二极T52和控制极T53。在第五晶体管T5中,第二极T52与驱动晶体管的第一极Td1耦接,第一极T51被配置为写入第一电源电压信号ELVDD。示例性地,第一极T51可以与第一电源线EL1耦接,第一电源线EL1输出的第一电源信号ELVDD可以写入第五晶体管的第一极T51。因此,当第五晶体管T5导通时,第一电源信号ELVDD可以通过第五晶体管T5而写入驱动晶体管的第一极Td1。第五晶体管的控制极T53可以被配置为控制第五晶体管T5的导通和截止,即,响应于控制极T53的电压,第五晶体管T5可以导通和截止。示例性地,第五晶体管的控制极T53可以与发光控制信号线耦接,发光控制信号线输出的发光控制信号Sc2可以写入第五晶体管的控制极T53,响应于该发光控制信号Sc2,第五晶体管可以导通和截止。
第六晶体管T6包括第一极T61、第二极T62和控制极T63。在第六晶体管T6中,第一极T61与驱动晶体管的第二极Td2耦接,第二极T62与发光器件100耦接,例如,与发光器件100的第一电极耦接。这样,在第六晶体管T6导通时,从驱动晶体管Td输出的电流可以输入发光器件100,进而驱动发光器件100发光。第六晶体管的控制极T63可以被配置为控制第六晶体管T6的导通和截止,即,响应于控制极T63的电压,第六晶体管T6可以导通和截止。示例性地,第六晶体管的控制极T63可以与发光控制信号线耦接,发光控制信号线输出的发光控制信号Sc2可以写入第六晶体管的控制极,响应于该发光控制信号Sc2,第六晶体管T6可以导通和截止。在一些实施例中,一发光控制信号线可以与第五晶体管的控制极T51耦接,还可以与第六晶体管的控制极T61耦接,因此,第五晶体管T5和第六晶体管T6可以是同时导通或同时截止的。在另一些实施例中,第五晶体管的控制极T53可以与一发光控制信号线耦接,第六晶体管的控制极T63可以与另一发光控制信号线耦接,这样,通过两根发光控制信号线,可以对第五晶体管T5和第六晶体管T6分别进行控制。
示例性地,基于像素电路10的上述结构,像素电路10的工作流程可以包括:对驱动晶体管Td进行初始化的阶段、对发光器件100进行初始化的阶段、数据写入阶段、以及发光阶段。
具体地,在对驱动晶体管Td进行初始化的阶段,第一晶体管T1可以导通,通过第一晶体管T1,第一初始化信号Vinit1写入驱动晶体管的控制极Td3,实现对驱动晶体管Td的初始化。示例性地,在对驱动晶体管Td进行初始化的阶段,第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、以及第六晶体管T6可以截止。
在对发光器件100进行初始化的阶段,第二晶体管T2可以导通,通过第二晶体管T2,第二初始化信号Vinit2写入发光器件100,例如写入发光器件100的第一电极,实现对发光器件100的初始化。
在数据写入阶段,第一晶体管T1、第五晶体管T5截止。驱动晶体管Td、第三晶体管T3、以及第四晶体管T4导通。可以通过第三晶体管T3、驱动晶体管Td、以及第四晶体管T4对电容器C充电。由于驱动晶体管Td自身特性,当节点N1的电压变为Vdata+Vth时,驱动晶体管Td截止,充电过程结束,电容器C的第一极板S1写入的电信号的电压为Vdata+Vth,其中,Vdata表示数据信号Da的电压,Vth表示驱动晶体管Td的阈值电压。电容器C的第二极板S2由于与第一电源线EL2耦接而写入第一电源电压信号ELVDD。
在一些可能的实现方式中,数据写入阶段与对发光器件100进行初始化的阶段可以同时进行。即,可以将第三晶体管T3、第四晶体管T4、驱动晶体管Td、以及第二晶体管T2导通,将第五晶体管T5、第六晶体管T6、以及第一晶体管T1截止,可以实现对电容器C充电的同时对发光器件100进行初始化。
在发光阶段,第五晶体管T5、第六晶体管T6导通。第一晶体管T1、第二晶体管T2、第三晶体管T3、以及第四晶体管T4截止。驱动晶体管Td响应于控制极Td3上的电信号的电压而导通,该电信号可以为数据写入阶段写入电容器C的第一极板S1的电信号,从而可以生成流经驱动晶体管的第一极Td1和第二极Td2的电流,该电流可以输出至发光器件100,驱动发光器件100发光。
图6为本公开一些实施例提供的显示面板中包含一个像素电路的部分的局部放大图。需要说明的是,为了图示更加清晰,图6中没有示出发光器件100的全部结构,仅示出了发光器件100的第一电极,用以示出发光器件100的位置和连接关系。参见图6,显示面板可以具有多层结构。示例性地,显示面板可以包括设置在衬底S上的有源层300、第一图案层400、第二图案层500、以及第三图案层600。
其中,有源层300和第一图案层400相互交叠,可以形成晶体管,例如驱动晶体管Td、第一晶体管T1以及第二晶体管T2,又例如第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6中的一个或多个。通过有源层300和第一图案层400相互交叠形成的晶体管可以称为薄膜晶体管。
有源层300的材料例如为半导体材料。可以通过掺杂工艺将有源层300的一部分图案导体化,例如,可以将在垂直于衬底S的方向(例如平行于z轴方向)上,源极层300中没有正对第一图案层400的部分导体化。导体化的部分可以作为晶体管的源极区和漏极区。其中,源极区可以是晶体管的第一极,漏极区可以是晶体管的第二极;或者,源极区可以是晶体管的第二极,漏极区可以是晶体管的第一极。第一图案层400的材料可以是导电材料,例如为金属或合金。
为了对有源层和第一图案层进行更详细地说明,图7为有源层的俯视图,图8为第一图案层的俯视图,图9为层叠设置的有源层和第一图案层的俯视图。参见图8和图9,在垂直于衬底S的方向(例如平行于z轴方向)上,第一导电层400中与有源层300正对的部分可以包括一个或多个晶体管的控制极。例如,第一导电层400可以包括第一晶体管的控制极T13(例如包括子晶体管T1a的控制极T1a3和子晶体管T1b的控制极T1b3)、第二晶体管的控制极T23、驱动晶体管的控制极Td3,还可以包括第三晶体管的控制极T33、第四晶体管的控制极T43、第五晶体管的控制极T53、第六晶体管的控制极T63中的一个或多个。
参见图7和图9,在垂直于衬底S的方向(例如平行于z轴方向)上,有源层300中与第一导电层400正对的部分可以包括一个或多个晶体管的沟道。具体地,在垂直于衬底S的方向(例如平行于z轴方向)上,有源层300中与晶体管的控制极正对的部分,也可以说有源层300中被一晶体管的控制极覆盖的部分可以作为该晶体管的沟道。基于上述,有源层300可以包括第一晶体管的沟道T1’(例如包括子晶体管T1a的沟道T1a’和子晶体管T1b的沟道T1b’)、第二晶体管的沟道T2’、驱动晶体管的沟道Td’,还可以包括第三晶体管的沟道T3’、第四晶体管的沟道T4’、第五晶体管的沟道T5’、第六晶体管的沟道T6’中的一个或多个。
为了更清楚地示出晶体管的结构,图10为图9中区域B的局部放大图,示出了一子晶体管(例如子晶体管T1a)的结构。可以理解地,其他晶体管的结构可以与图10所示的子晶体管的结构类似,因此对于其他晶体管的结构在此便不再一一赘述。参见图10,子晶体管T1a可以包括第一极T1a1和第二极T1a2,以及位于第一极T1a1和第二极T1a2之间的沟道T1a’。沟道T1a’的长度l1可以为第一极T1a1和第二极T1a2之间的距离,沟道T1a’的长度l1还可以与位于第一图案层400中的该晶体管的控制极T1a3的宽度h1相等。沟道的宽度w1可以为有源层300中与控制极T1a3正对部分的宽度。沟道的宽度w1还可以与有源层300中有源图案的宽度d1相等。
继续参见图9,如上文所述,在本公开的一些实施例提供的像素电路中,在第一晶体管T1中,至少一个子晶体管的沟道的宽长比小于第二晶体管T2的沟道的宽长比。即,至少一个子晶体管的沟道的宽长比较小,进而可以减小子晶体管在截止状态下的漏电流。为了减小子晶体管的沟道的宽长比,可以增大子晶体管的沟道的长度l1,也可以减小子晶体管的沟道的宽度w1。在一些实施例中,每个子晶体管的沟道的宽度w1与第二晶体管T2的沟道的宽度w2相等。即,通过将每个子晶体管的沟道的宽度w1设置为与第二晶体管T2的沟道的宽度w2相等,并且将至少一个(例如,一个;又如,多个)子晶体管的沟道的长度l1设置为大于第二晶体管T2的沟道的长度l2,以实现至少一个(例如,一个;又如,每个)子晶体管的沟道的宽长比小于第二晶体管T2的沟道的宽长比。由于晶体管的尺寸较小,相比于减小晶体管的沟道的宽度,增加晶体管的沟道的长度在工艺上更易于实现,例如,相比于减小有源层300中有源图案的宽度d1,增大子晶体管的控制极的宽度h1在工艺上更容易实现,有利于提高产品的良率。
在一些实施例中,在第一晶体管T1中,至少一个(例如,一个;又如,每个)子晶体管的沟道的长度l1比第二晶体管T2的沟道的长度l2大0.8~1.2μm,从而实现至少一个(例如,一个;又如,每个)子晶体管的沟道的宽长比小于第二晶体管T2的沟道的宽长比的目的。例如,至少一个(例如,一个;又如,每个)子晶体管的沟道的长度l1比第二晶体管T2的沟道的长度l2大0.8μm、0.9μm、1.0μm、1.1μm、1,2μm。在一些可能的实现方式中,如上文所述,每个子晶体管的沟道的宽度w1与第二晶体管的沟道的宽度w2相等,此时,每个子晶体管的沟道的长度l1均可以比第二晶体管T2的长度l2大0.8~1.2μm。
在一些实施例中,综合考量工艺的难易程度以及产品的效果,在第一晶体管T1中,至少一个(例如,一个;又如,每个)子晶体管的沟道的宽度w1为2.0~3.0μm,长度l1为2.7~4.0μm。示例性地,至少一个(例如,一个;又如,每个)子晶体管的沟道的宽度w1为2.3±0.2μm,长度l1为3.5±0.2μm。例如,至少一个(例如,一个;又如,每个)子晶体管的沟道的宽度w1为2.0μm、2.1μm、2.2μm、2.3μm、2.4μm、2.5μm、2.6μm、2.7μm、2.8μm、2.9μm、或3.0μm;至少一个(例如,一个;又如,每个)子晶体管的沟道的长度l1为2.7μm、2.8μm、2.9μm、3.0μm、3.1μm、3.2μm、3.3μm、3.4μm、3.5μm、3.6μm、3.7μm、3.8μm、3.9μm、或4.0μm。
在一些实施例中,驱动晶体管Td的沟道的宽度wd比第二晶体管T2的沟道的宽度w2大。这样,可以提高驱动晶体管Td的沟道的尺寸均一性,提高驱动晶体管Td的性能。示例性地,驱动晶体管Td的沟道的宽度w2为3.0±0.2μm,例如为2.8μm、2.9μm、3.0μm、3.1μm、或3.2μm。
基于上述,在一些实施例中,第一晶体管中至少一个(例如,一个;又如,每个)子晶体管的沟道的宽度为2.3±0.2μm,长度为3.5±0.2μm。第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管中的至少一个(例如,一个;又如,每个)的沟道的宽度为2.3±0.2μm,长度为2.5±0.2μm。驱动晶体管的沟道的宽度为3.0±0.2μm,长度为20.7±0.2μm。这样,可以较好地改善显示面板显示画面的残像问题以及亮点问题。
如上文所述,显示面板包括多个像素电路,在各个像素电路中,像素驱动电路可以呈阵列分布。可以用像素驱动电路的位置代表像素电路的位置,基于此,也可以说像素电路呈阵列分布,如图2所示的那样。图11示出了图2中位于两行一列(例如第N-1行和第N行,第M列)的两个像素电路和信号线的结构。参见图11,在一些实施例中显示面板可以包括位于第N-1(N为大于1的整数)行的第一像素电路10a和位于第N(N为大于1的整数)行的第二像素电路10b。其中,第一像素电路10a和第二像素电路10b可以是上述任一实施例提供的像素电路。显示面板还可以包括位于第N-1行的(也可以说第N-1条)复位控制信号线RN-1,复位信号线RN-1的功能以及其与像素电路的连接关系可以如上文所述,在此不再赘述。复位信号线RN-1可以与第一像素电路10a耦接,还可以与第二像素电路10b耦接。具体地,参见图12,位于第N行的第二像素电路10b中第一晶体管的控制极T13-10b和位于第N-1行的第一像素电路10a中的第二晶体管的控制极T23-10a均与第N-1行的复位控制信号线RN-1耦接。这样,通过一根复位控制信号线RN-1即可控制第一像素电路10a中的第二晶体管和第二像素电路10b中的第一晶体管,可以使得显示面板的结构更紧凑,可以减小显示面板的尺寸。
在一些实施例中,在第二像素电路10b的第一晶体管中,各个子晶体管的控制极相互耦接并形成一体图案U。示例性地,第一晶体管包括两个相互耦接的子晶体管,两个子晶体管分别包括控制极T1a3-10b和控制极T1b3-10b,控制极T1a3-10b和控制极T1b3-10b相互耦接,并形成一体图案U。并且,一体图案U与复位控制信号线RN-1耦接。
进一步地,复位控制信号线RN-1、一体图案U、以及第一像素电路10a中第二晶体管的控制极T23-10a位于同一图案层中,例如,位于第一图案层400中。并且,一体图案U的宽度k大于第二晶体管的控制极T23-10a的宽度l2,并且大于复位控制信号线RN-1的宽度f。这样,第二子像素10b中第一晶体管中至少一个(例如,一个;又如,每个)子晶体管的沟道的长度可以大于第一子像素10a中第二晶体管的沟道的长度。进一步地,可以实现在一像素电路(例如每个像素电路)中,第一晶体管中至少一个(例如,一个;又如,每个)子晶体管的沟道的长度大于第二晶体管的沟道的长度,进而可以实现第一晶体管中至少一个(例如,一个;又如,每个)子晶体管的沟道的宽长比小于第二晶体管的沟道的宽长比的目的。并且,在实现子晶体管的沟道的长度大于第二晶体管的沟道的长度的基础上,复位控制信号线RN-1的宽度f也可以较窄,可以使得像素电路的结构更加紧凑。
继续参见图11,在一些实施例中,显示面板还包括第一发光控制信号线EN-1和第二发光控制信号线EN。第一发光控制信号线EN-1可以位于第N-1行(即第一发光控制信号线EN-1为第N-1条发光控制信号线),并与第N-1行的第一像素电路10a耦接。第二发光控制信号线EN可以位于第N行(即第二发光控制信号线EN为第N条发光控制信号线),并与第二像素电路10b耦接。一个像素电路与发光控制信号线的连接关系可以参照上文的说明,在此不再赘述。基于上文所述的一个像素电路与发光控制信号线的连接关系,参见图12,第二发光控制信号线EN可以与第二像素电路10b中第五晶体管T5的控制极和第六晶体管T6的控制极耦接。类似地,第一发光控制信号线可以与第一像素电路10a中第五晶体管的控制极和第六晶体管的控制极耦接。
继续参见图11,显示面板还可以包括第一扫描信号线GN-1和第二扫描信号线GN。第一扫描信号线GN-1可以位于第N-1行(即第一扫描信号线GN-1为第N-1条扫描信号线),并与第N-1行的第一像素电路10a耦接。第二扫描信号线GN可以位于第N行(即第二扫描信号线GN为第N条扫描信号线),并与第二像素电路10b耦接。一个像素电路与扫描信号线的连接关系可以参照上文的说明,在此不再赘述。基于上文所述的一个像素电路与扫描信号线的连接关系,参见图12,第二扫描信号线GN可以与第二像素电路10b中第三晶体管T3的控制极和第四晶体管T4的控制极耦接。类似地,第一扫描信号线可以与第一像素电路10a中第三晶体管的控制极和第四晶体管的控制极耦接。
在一些实施例中,复位信号线R(例如包括复位信号线RN-1)、扫描信号线G(例如包括第一扫描信号线GN-1和第二扫描信号线GN)和发光控制信号线E(例如包括第一发光控制信号线EN-1和第二发光控制信号线EN)以及一体图案U可以位于同一图案层中,例如位于第一图案层400中。
在一些实施例中,参见图8,第一图案层400还可以包括电容器的第一极板S1。即,第一极板S1与复位信号线R、扫描信号线G和发光控制信号线E、以及一体图案U可以位于同一图案层中。
继续参见图12,在一些实施例中,第二图案层500还可以包括初始化信号线Vi。初始化信号线Vi的功能以及与像素电路的连接关系可以参照上文的说明,在此不再赘述。在一些可能的实现方式中,位于第N-1行的第一像素电路10a中第二晶体管的第二极和位于第N行的第二像素电路10b中第一晶体管的第二极可以与同一初始化信号线耦接,如图12所示。在另一些可能的实现方式中,参见图13,在显示面板中,位于第N-1行的第一像素电路10a中第二晶体管的第二极T22-10a可以与一条初始化信号线耦接,位于第N行的第二像素电路10b中的第一晶体管的第二极T12-10b可以与另一条初始化信号线耦接。
继续参见图12,在一些实施例中,第二图案层500还可以包括电容器C的第二电极。
在一些实施例中,第三图案层600还可以包括数据线D和第一电源线EL1。数据线D和第一电源线EL1的功能以及与像素电路的连接关系可以参照上文的说明,在此不再赘述。第三图案层600还可以包括发光器件100的第一电极。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (15)
1.一种像素电路,其特征在于,包括:
发光器件;
驱动晶体管,包括第一极、第二极和控制极,在所述驱动晶体管中,第二极与所述发光器件耦接,所述驱动晶体管被配置为响应于所述控制极的电压控制流经第一极和第二极的电流大小;
第一晶体管,包括第一极、第二极和控制极,在所述第一晶体管中,第一极与所述驱动晶体管的控制极耦接,第二极被配置为写入第一初始化信号;
第二晶体管,包括第一极、第二极和控制极,在所述第二晶体管中,第一极与所述发光器件耦接,第二极被配置为写入第二初始化信号;
其中,所述第一晶体管包括串联的至少两个子晶体管,所述至少两个子晶体管的控制极相互耦接形成所述第一晶体管的控制极,至少一个子晶体管的沟道的宽长比小于所述第二晶体管的沟道的宽长比。
2.根据权利要求1所述的像素电路,其特征在于,
所述至少两个子晶体管中,各个子晶体管的沟道的宽长比相同。
3.根据权利要求1~2任一项所述的像素电路,其特征在于,
每个子晶体管的沟道的宽度与所述第二晶体管的沟道的宽度相等。
4.根据权利要求3所述的像素电路,其特征在于,
至少一个子晶体管的沟道的长度比所述第二晶体管的沟道的长度大0.8~1.2μm。
5.根据权利要求1所述的像素电路,其特征在于,
至少一个子晶体管的沟道的宽度为2.0~3.0μm,长度为2.7~4.0μm。
6.根据权利要求5所述的像素电路,其特征在于,
至少一个子晶体管的沟道的宽度为2.3±0.2μm,长度为3.5±0.2μm。
7.根据权利要求1所述的像素电路,其特征在于,
所述驱动晶体管的沟道的宽度比所述第二晶体管的沟道的宽度大。
8.根据权利要求7所述的像素电路,其特征在于,
所述驱动晶体管的沟道的宽度为3.0±0.2μm。
9.根据权利要求1所述的像素电路,其特征在于,还包括:
电容器、第四晶体管、第三晶体管、第五晶体管、第六晶体管中的至少一个;
其中,所述电容器包括第一极板和第二极板,所述第一极板与所述驱动晶体管的控制极耦接,所述第二极板被配置为写入电源电压信号;
所述第三晶体管包括第一极、第二极和控制极,在所述第三晶体管中,第二极与所述驱动晶体管的第一极耦接,第一极被配置为写入数据信号;
所述第四晶体管包括第一极、第二极和控制极,在所述第四晶体管中,第一极与所述驱动晶体管的第二极耦接,第二极与所述驱动晶体管的控制极耦接;
所述第五晶体管包括第一极、第二极和控制极,在所述第五晶体管中,第二极与所述驱动晶体管的第一极耦接,第一极被配置为写入所述电源电压信号;
所述第六晶体管包括第一极、第二极和控制极,在所述第六晶体管中,第一极与所述驱动晶体管的第二极耦接,第二极与所述发光器件耦接。
10.一种显示面板,其特征在于,包括:多个像素电路,每个像素电路为如权利要求1~9任一项所述的像素电路。
11.根据权利要求10所述的显示面板,其特征在于,
所述多个像素电路包括:位于第N-1行的第一像素电路和位于第N行的第二像素电路;
所述显示面板还包括:
复位控制信号线,所述第二像素电路中第一晶体管的控制极与所述第一像素电路中第二晶体管的控制极均与所述复位控制信号线耦接;
其中,N为大于1的整数。
12.根据权利要求11所述的显示面板,其特征在于,
在所述第二像素电路的第一晶体管中,各个子晶体管的控制极相互耦接并形成一体图案,所述一体图案与所述复位控制信号线耦接;
所述复位控制信号线、所述一体图案、以及所述第一像素电路中第二晶体管的控制极位于同一图案层中,并且,所述一体图案的宽度大于所述第二晶体管的控制极的宽度,且大于所述复位控制信号线的宽度。
13.根据权利要求12所述的显示面板,其特征在于,
所述像素电路包括第四晶体管、第三晶体管、第五晶体管以及第六晶体管;
所述显示面板还包括:
第一发光控制信号线和第二发光控制信号线,所述第一像素电路中第五晶体管的控制极和第六晶体管的控制极与所述第一发光控制信号线耦接,所述第二像素电路中第五晶体管的控制极和第六晶体管的控制极与所述第二发光控制信号线耦接;
第一扫描信号线和第二扫描信号线,所述第一像素电路中第四晶体管的控制极和第三晶体管的控制极与所述第一扫描信号线耦接,所述第二像素电路中第四晶体管的控制极和第三晶体管的控制极与所述第二扫描信号线耦接;
其中,所述第一发光控制信号线、所述第二发光控制信号线、所述第一扫描信号线、所述第二扫描信号线与所述一体图案位于同一图案层中。
14.根据权利要求12所述的显示面板,其特征在于,
所述像素电路包括电容器;
所述电容器的第一极板与所述一体图案位于同一图案层中。
15.一种显示装置,其特征在于,包括如权利要求10~14任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111032795.0A CN113725274A (zh) | 2021-09-03 | 2021-09-03 | 像素电路、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111032795.0A CN113725274A (zh) | 2021-09-03 | 2021-09-03 | 像素电路、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113725274A true CN113725274A (zh) | 2021-11-30 |
Family
ID=78681524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111032795.0A Pending CN113725274A (zh) | 2021-09-03 | 2021-09-03 | 像素电路、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113725274A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114944135A (zh) * | 2022-06-13 | 2022-08-26 | 厦门天马显示科技有限公司 | 一种显示面板及显示装置 |
CN114974160A (zh) * | 2022-06-16 | 2022-08-30 | 长沙惠科光电有限公司 | 扫描驱动电路、显示面板和显示装置 |
WO2023216239A1 (zh) * | 2022-05-07 | 2023-11-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
WO2023221747A1 (zh) * | 2022-05-18 | 2023-11-23 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140097440A1 (en) * | 2012-10-05 | 2014-04-10 | Samsung Display Co., Ltd., | Flexible display panel |
US20140253608A1 (en) * | 2006-08-03 | 2014-09-11 | Sony Corporation | Display device and electronic equipment |
CN111091783A (zh) * | 2019-12-24 | 2020-05-01 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板和显示装置 |
CN211062442U (zh) * | 2020-01-17 | 2020-07-21 | 昆山国显光电有限公司 | 像素电路和显示面板 |
CN111445857A (zh) * | 2020-04-17 | 2020-07-24 | 上海天马有机发光显示技术有限公司 | 像素驱动电路及其驱动方法和显示装置 |
CN111489701A (zh) * | 2020-05-29 | 2020-08-04 | 上海天马有机发光显示技术有限公司 | 阵列基板及其驱动方法、显示面板和显示装置 |
CN111951729A (zh) * | 2020-08-17 | 2020-11-17 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、显示面板及显示装置 |
CN112289267A (zh) * | 2020-10-30 | 2021-01-29 | 昆山国显光电有限公司 | 像素电路和显示面板 |
CN113196160A (zh) * | 2019-11-29 | 2021-07-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置以及显示基板 |
CN113253530A (zh) * | 2021-07-14 | 2021-08-13 | 北京京东方技术开发有限公司 | 显示面板及显示装置 |
-
2021
- 2021-09-03 CN CN202111032795.0A patent/CN113725274A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140253608A1 (en) * | 2006-08-03 | 2014-09-11 | Sony Corporation | Display device and electronic equipment |
US20140097440A1 (en) * | 2012-10-05 | 2014-04-10 | Samsung Display Co., Ltd., | Flexible display panel |
CN113196160A (zh) * | 2019-11-29 | 2021-07-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置以及显示基板 |
CN111091783A (zh) * | 2019-12-24 | 2020-05-01 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板和显示装置 |
CN211062442U (zh) * | 2020-01-17 | 2020-07-21 | 昆山国显光电有限公司 | 像素电路和显示面板 |
CN111445857A (zh) * | 2020-04-17 | 2020-07-24 | 上海天马有机发光显示技术有限公司 | 像素驱动电路及其驱动方法和显示装置 |
CN111489701A (zh) * | 2020-05-29 | 2020-08-04 | 上海天马有机发光显示技术有限公司 | 阵列基板及其驱动方法、显示面板和显示装置 |
CN111951729A (zh) * | 2020-08-17 | 2020-11-17 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、显示面板及显示装置 |
CN112289267A (zh) * | 2020-10-30 | 2021-01-29 | 昆山国显光电有限公司 | 像素电路和显示面板 |
CN113253530A (zh) * | 2021-07-14 | 2021-08-13 | 北京京东方技术开发有限公司 | 显示面板及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023216239A1 (zh) * | 2022-05-07 | 2023-11-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
WO2023221747A1 (zh) * | 2022-05-18 | 2023-11-23 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN114944135A (zh) * | 2022-06-13 | 2022-08-26 | 厦门天马显示科技有限公司 | 一种显示面板及显示装置 |
CN114974160A (zh) * | 2022-06-16 | 2022-08-30 | 长沙惠科光电有限公司 | 扫描驱动电路、显示面板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11030959B2 (en) | Pixel circuit and driving method thereof, and display device | |
US11551617B2 (en) | Display device, electronic device, and driving method of display device | |
US6858992B2 (en) | Organic electro-luminescence device and method and apparatus for driving the same | |
CN102176304B (zh) | 半导体器件 | |
US11232749B2 (en) | Pixel circuit and driving method thereof, array substrate, and display device | |
US8749459B2 (en) | Light emitting display device including a dummy pixel having controlled bias | |
US11289004B2 (en) | Pixel driving circuit, organic light emitting display panel and pixel driving method | |
CN113725274A (zh) | 像素电路、显示面板和显示装置 | |
US7679587B2 (en) | Pixel circuit and light emitting display using the same | |
CN113950715B (zh) | 像素电路及其驱动方法、显示装置 | |
CN110100275B (zh) | 像素阵列基板及其驱动方法、显示面板、显示装置 | |
US11682349B2 (en) | Display substrate and display device | |
US8987719B2 (en) | Organic light emitting diode display | |
EP4016510B1 (en) | Pixel circuit and driving method therefor, array substrate, and display device | |
JP2022534548A (ja) | ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置 | |
KR100646935B1 (ko) | 발광 표시장치 | |
US11342386B2 (en) | Array substrate and display device each having a data line connecting sub-pixels of different colors | |
JP2010026118A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
CN113823226A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN113870793A (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
CN115331620A (zh) | 一种像素电路、驱动方法以及显示装置 | |
JP2012185327A (ja) | 書込回路、表示パネル、表示装置および電子機器 | |
US20060038753A1 (en) | Light emitting display driver and method thereof | |
JP2010026119A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2009300697A (ja) | 表示装置およびその駆動方法ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |