CN113707556A - 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 - Google Patents
一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 Download PDFInfo
- Publication number
- CN113707556A CN113707556A CN202110929938.1A CN202110929938A CN113707556A CN 113707556 A CN113707556 A CN 113707556A CN 202110929938 A CN202110929938 A CN 202110929938A CN 113707556 A CN113707556 A CN 113707556A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- photoresist
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 125000005375 organosiloxane group Chemical group 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- -1 siloxane forms Chemical group 0.000 claims description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供了一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置，其中薄膜晶体管包括依次层叠设置在衬底上的栅极、栅绝缘层和第一半导体层，薄膜晶体管还包括：刻蚀阻挡层，设置于第一半导体层上，刻蚀阻挡层上有源漏区；第二半导体层，设置于刻蚀阻挡层上，第二半导体层通过源漏区与第一半导体层接触；源漏极层，设置于第二半导体层上。本申请通过在第一半导体层上涂布光阻层并对光阻层进行图案化，再在第一半导体层上形成刻蚀阻挡层后将第一半导体层中的图案化的光阻层剥离，以使刻蚀阻挡层上形成源漏区，由于光阻层采用曝光显影方式即可去除，可以避免沟道区受到等离子体的轰击而导致沟道区的长度缩短，有利于提高薄膜晶体管制作工艺的精度。
Description
技术领域
本申请涉及显示器件技术领域，尤其涉及一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置。
背景技术
目前，在氧化物薄膜晶体管的制造技术中，主要有三种器件结构：背沟道刻蚀型(Back Channel Etched，BCE)、刻蚀阻挡层(Etch-Stop Layer，ESL)和顶栅型(Top Gate，TG)。
其中，背沟道刻蚀型结构制程工艺简单且成本较低，但是背沟道刻蚀型工艺虽然省去了刻蚀阻挡层的构图工艺，但是由于在有源层上通过湿法刻蚀图形化源漏极层会导致半导体层被蚀刻液腐蚀损伤造成薄膜晶体管器件制备困难或特性异常，刻蚀阻挡层结构可以有效保护有源层，但是由于工艺上的限制，目前在该工艺制备过程中沟道区的长度变短，导致薄膜晶体管的栅极对沟道区两侧的重掺杂区的影响变大，并且沟道区中的短沟道效应变得更为明显，从而导致薄膜晶体管的特性变差。
发明内容
本申请提供一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置，以解决沟道区易受损伤的问题。
第一方面，本申请提供一种薄膜晶体管的制作方法，包括：
在衬底上形成第一半导体层；
在所述第一半导体层上涂布光阻层；
对所述光阻层进行图案化；
在所述第一半导体层上形成刻蚀阻挡层；
将所述第一半导体层中的图案化后的所述光阻层剥离，以使所述刻蚀阻挡层上形成源漏区；
在所述刻蚀阻挡层上形成源漏极层。
在本申请一种可能的实现方式中，所述刻蚀阻挡层的材料为有机硅氧烷；
所述在所述第一半导体层上形成刻蚀阻挡层的步骤，还包括：
采用臭氧对所述刻蚀阻挡层进行氧化处理，以使所述有机硅氧烷形成氧化硅。
在本申请一种可能的实现方式中，所述光阻层包括第一光阻部和第二光阻部，所述第一光阻部在所述光阻层上对应于所述源漏区设置，所述第二光阻部在所述光阻层上对应于所述源漏区以外的区域设置；
所述对所述光阻层进行图案化的步骤包括：
对所述光阻层进行曝光、显影，以保留所述第一光阻部并去除所述第二光阻部。
在本申请一种可能的实现方式中，所述在所述刻蚀阻挡层上形成源漏极层的步骤，之前还包括：
在所述刻蚀阻挡层上形成第二半导体层，所述第二半导体层通过所述源漏区与所述第一半导体层接触；
在所述第二半导体层上形成所述源漏极层。
在本申请一种可能的实现方式中，所述在所述第二半导体层上形成所述源漏极层的步骤还包括：
在所述第二半导体层上形成第一金属层；
通过黄光工艺和湿刻法将所述第一金属层的中部刻蚀掉形成以在源漏区形成源漏极层；
通过干刻法将所述第二半导体层中部刻蚀掉形成沟道区，所述沟道区贯穿所述源漏极层以及所述第二半导体层。
在本申请一种可能的实现方式中，所述源漏区包括间隔设置的源极区和漏极区，所述在所述刻蚀阻挡层上形成第二半导体层的步骤，还包括：
将所第二半导体层上对应于所述源极区刻蚀形成第一孔，对应于所述漏极区刻蚀形成第二孔。
在本申请一种可能的实现方式中，所述在衬底上形成第一半导体层的步骤之前，还包括：
采用物理气相沉积在所述衬底上形成的第二金属层；
对所述第二金属层进行图案化处理；
在所述第二金属层上沉积栅绝缘层。
在本申请一种可能的实现方式中，所述在所述刻蚀阻挡层上形成源漏极层的步骤，还包括：
采用气相沉积法在所述源漏极层上制作钝化层。
第二方面，本申请还提供一种薄膜晶体管，采用所述的制作方法制作形成。
第三方面，本申请还提供一种显示装置，包括所述的薄膜晶体管。
本申请提供一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置，通过在所述第一半导体层上涂布光阻层并对所述光阻层进行图案化，再在所述第一半导体层上形成刻蚀阻挡层后将所述第一半导体层中的图案化的所述光阻层剥离，以使所述刻蚀阻挡层上形成源漏区制作形成源漏极层。相对于采用干刻工艺制作刻蚀阻挡层，由于光阻层采用曝光显影方式即可去除，可以避免沟道区受到等离子体的轰击而导致沟道区的长度缩短，有利于提高薄膜晶体管制作工艺的精度，从而保证薄膜晶体管性能的稳定性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的薄膜晶体管的制作方法的流程示意图。
图2为本申请实施例提供的薄膜晶体管的制作方法中步骤S101的示意图。
图3为本申请实施例提供的薄膜晶体管的制作方法中步骤S102的示意图。
图4为本申请实施例提供的薄膜晶体管的制作方法中步骤S103的示意图。
图5为本申请实施例提供的薄膜晶体管的制作方法中步骤S104的示意图。
图6为本申请实施例提供的薄膜晶体管的制作方法中步骤S105的示意图。
图7为本申请实施提供的薄膜晶体管的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置，以下分别进行详细说明。
首先，本申请实施例提供一种薄膜晶体管的制作方法，请参考图1，包括以下步骤S101-S106。
S101、在衬底10上形成第一半导体层40。
其中，如图2所示，所述第一半导体层40，即有源层，可以为非晶硅 (AmorphousSilicon，a-Si)、低温多晶硅(Low Temperature Poly Silicon， LTPS)或金属氧化物半导体中的一种，其中，金属氧化物半导体可以例如为铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)等。
S102、在所述第一半导体层40上涂布光阻层90。
其中，光阻层90可以是光刻胶(Photoresist,PR)，光阻层90可以采用正性光阻或负性光阻，可以采用静态涂胶或动态涂胶等方式进行光阻层90的涂布。在此不做具体限制。
S103、对所述光阻层90进行图案化。
如图3所示，在通过曝光、显影、刻蚀等工艺步骤制作第二半导体层60 时，用光阻层90遮挡第一半导体层40目标区域，从而保留第一半导体层40 中的目标区域部分，作为第一半导体层40区域。
S104、在所述第一半导体层40上形成刻蚀阻挡层50。
如图4所示，其中，刻蚀阻挡层50(Etch Stop Layer，ESL)结构用于防止对薄膜晶体管造成的沟道刻蚀损伤。所述刻蚀阻挡层50可以为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)等中的一种。
S105、将所述第一半导体层40中的图案化后的光阻层90剥离，以使所述刻蚀阻挡层50上形成源漏区51。
如图5所示，其中，图案化后的光阻层90同样可以通过曝光、显影的方式剥离，被剥离掉的光阻层90的位置形成源漏区51。
S106、在所述刻蚀阻挡层50上形成源漏极层70。
其中，源漏极层70包括源极和漏极。
本申请实施例提供一种薄膜晶体管的制作方法，通过在所述第一半导体层 40上涂布光阻层90并对所述光阻层90进行图案化，再在所述第一半导体层40上形成刻蚀阻挡层50后将所述第一半导体层40中的图案化的所述光阻层90剥离，以使所述刻蚀阻挡层50上形成源漏区51制作形成源漏极层70。相对于采用干刻工艺制作刻蚀阻挡层50，由于光阻层90采用曝光显影方式即可去除，可以避免沟道区受到等离子体的轰击而导致沟道区的长度缩短，有利于提高薄膜晶体管制作工艺的精度，从而保证薄膜晶体管性能的稳定性。
在一些实施例中，所述刻蚀阻挡层50的材料为有机硅氧烷。所述步骤S104、在所述第一半导体层40上形成刻蚀阻挡层50，还包括以下步骤：
1)、采用臭氧对所述刻蚀阻挡层50进行氧化处理，以使所述有机硅氧烷形成氧化硅。
采用臭氧(O3)对刻蚀阻挡层50进行氧化处理，使得有机硅氧烷的表面形成无机氧化硅，然后对无机氧化硅进行加热固化，得到氧化硅层，将所述氧化硅层作为刻蚀阻挡层50，本申请实施例中，由于刻蚀阻挡层50的图案化制作是采用光刻工艺形成，在保证第一半导体层40制作稳定性的基础上，可以采用臭氧处理的方式形成相对较小的厚度(例如厚度可以为10埃～100埃)的刻蚀阻挡层50，制作工艺简单，有利于节约成本。
当然，除了处理采用臭氧工艺，在其他实施例中，也可以采用磁控溅射沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、大气压化学气相沉积工艺等其他制备工艺形成刻蚀阻挡层50，在此不做具体限制。
在一些实施例中，所述光阻层90包括第一光阻部91和第二光阻部92，所述第一光阻部91在所述光阻层90上对应于所述源漏区51设置，所述第二光阻部92 在所述光阻层90上对应于所述源漏区51以外的区域设置；
请参考图3-图4，所述步骤S103、对所述光阻层90进行图案化，包括：
S301、对所述光阻层90进行曝光、显影，以保留所述第一光阻部91并去除所述第二光阻部92。
其中，光阻层90可以采用正性光阻或负性光阻。对于正性光阻，被曝光的部分可溶于显影液中，未被曝光的部分不可溶于显影液中；对于负性光阻，被曝光的部分不可溶于显影液中，未被曝光的部分可溶于显影液中。
在一些实施例中，所述步骤S106、在所述刻蚀阻挡层50上形成源漏极层70，之前还包括以下步骤S601-S602。
S601、在所述刻蚀阻挡层50上形成第二半导体层60，所述第二半导体层60 通过所述源漏区51与所述第一半导体层40接触。
所述第二半导体层60为P型掺杂非晶硅层，具体可以为P型重掺杂非晶硅，重掺杂的手段可以为离子注入方式，离子注入气体可以是磷化氢(PH3)，注入量和注入时间可以根据第一半导体层40膜厚进行调整。
S602、在所述第二半导体层60上形成所述源漏极层70。
在源漏极层70中的源极和漏极对应的连接部分均可以掺杂有比沟道部的杂质浓度高的杂质，通过对第一次湿刻中形成的半导体拖尾进行P型重掺杂，将本来会产生光电效应的第一半导体层40的非晶硅拖尾转变为对光照不敏感的重掺杂非晶硅，消除了半导体拖尾，避免了薄膜晶体管处的半导体拖尾在背光开启时发生光电效应而导致的电容变化，有效避免水波纹不良，而导体性质的重掺杂非晶硅不会引起水波纹不良，沟道区601仍为半导体性质的多晶硅即有源层，从而保证晶体管的开关特性不变。
当然，可以理解，第二半导体层60可以是P型掺杂，也可以是N型掺杂，在此不做具体限制。
在一些实施例中，所述步骤S602、在所述第二半导体层60上形成所述源漏极层70的步骤还包括以下步骤S603-S604。
S603、在所述第二半导体层60上形成第一金属层。
S604、通过黄光工艺和湿刻法将所述第一金属层的中部刻蚀掉形成以在源漏区51形成源漏极层70。
其中，通过黄光工艺和湿刻法将第一金属薄膜进行图案化处理的光罩为灰阶光罩或半色调光罩。
S605、通过干刻法将所述第二半导体层60中部刻蚀掉形成沟道区601，所述沟道区601贯穿所述源漏极层70以及所述第二半导体层60。
由于沟道区601上设置有第二半导体层60，因此可以保护沟道区601的第一半导体层40不会被刻蚀造成损伤，从而有利于提高薄膜晶体管的稳定性。
沟道区601与晶体管的栅极层20正对，当栅极层20加载的电压信号达到一定值时，沟道区601中形成载流子通路，从而使薄膜晶体管的源极和漏极导通。
在一些实施例中，请参考图5，所述源漏区51包括间隔设置的源极区511 和漏极区512。
源极区511对应于所述源极设置，所述第二半导体层60部分位于所述源极区511内。漏极区512对应于所述漏极设置，所述源极区511和所述漏极区512 间隔设置。
所述步骤S601、在所述刻蚀阻挡层50上形成第二半导体层60的步骤，还包括：
S606、将所第二半导体层60上对应于所述源极区511刻蚀形成第一孔61，对应于所述漏极区512刻蚀形成第二孔62。
通过在第二半导体层60中对应于源极区511和漏极区512处分别设置第一孔61和第二孔62从而使得源漏极层70可以与第一半导体层40接触更好，从而保证晶体管良好的开关特性。
在一些实施例中，请参考图1，所述步骤S101、在衬底10上形成第一半导体层40的步骤之前，还包括以下步骤S11-S13。
S11、采用物理气相沉积在所述衬底10上形成的第二金属层。
其中，第二金属层为栅极金属层。
S12、对所述第二金属层进行图案化处理。
通过对所述第二金属层进行图案化处理以形成栅极层20。
S13、在所述第二金属层上沉积栅绝缘层。
在一些实施例中，请参考图7，所述步骤S106、在所述刻蚀阻挡层50上形成源漏极层70，还包括以下步骤S606：
S606、采用气相沉积法在所述源漏极层70上制作钝化层。
钝化层80设置于所述源漏极层70上，所述钝化层通过所述沟道区601与所述第二半导体层60接触，通过钝化层的设置可以实现对源漏极层70的保护，从而进一步提高薄膜晶体管的可靠性和稳定性。
为了更好地实施例本申请的薄膜晶体管的制作方法，本申请还提供一种薄膜晶体管，采用上述的制作方法制作。由于该薄膜晶体管采用上述的制作方法制作形成，因此具有全部相同的有益效果，本实施例在此不再赘述。
为了更好地实施本申请的薄膜晶体管的制作方法，本申请还提供一种显示装置，所述显示装置包括所述的薄膜晶体管。本申请实施例对于所述显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备(如智能手环、智能手表等)、手机、虚拟现实设备、增强现实设备、车载显示、广告灯箱等任何具有显示功能的产品或部件。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本申请实施例所提供的一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置进行了详细介绍，本文中应用了具体个例对本申请实施例的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请实施例的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底上形成第一半导体层；
在所述第一半导体层上涂布光阻层；
对所述光阻层进行图案化；
在所述第一半导体层上形成刻蚀阻挡层；
将所述第一半导体层中的图案化后的所述光阻层剥离，以使所述刻蚀阻挡层上形成源漏区；
在所述刻蚀阻挡层上形成源漏极层。
2.如权利要求1所述的制作方法，其特征在于，所述刻蚀阻挡层的材料为有机硅氧烷；
所述在所述第一半导体层上形成刻蚀阻挡层的步骤，还包括：
采用臭氧对所述刻蚀阻挡层进行氧化处理，以使所述有机硅氧烷形成氧化硅。
3.如权利要求1所述的制作方法，其特征在于，所述光阻层包括第一光阻部和第二光阻部，所述第一光阻部在所述光阻层上对应于所述源漏区设置，所述第二光阻部在所述光阻层上对应于所述源漏区以外的区域设置；
所述对所述光阻层进行图案化的步骤包括：
对所述光阻层进行曝光、显影，以保留所述第一光阻部并去除所述第二光阻部。
4.如权利要求1所述的制作方法，其特征在于，所述在所述刻蚀阻挡层上形成源漏极层的步骤，之前还包括：
在所述刻蚀阻挡层上形成第二半导体层，所述第二半导体层通过所述源漏区与所述第一半导体层接触；
在所述第二半导体层上形成所述源漏极层。
5.如权利要求4所述的制作方法，其特征在于，所述在所述第二半导体层上形成所述源漏极层的步骤还包括：
在所述第二半导体层上形成第一金属层；
通过黄光工艺和湿刻法将所述第一金属层的中部刻蚀掉形成以在源漏区形成源漏极层；
通过干刻法将所述第二半导体层中部刻蚀掉形成沟道区，所述沟道区贯穿所述源漏极层以及所述第二半导体层。
6.如权利要求2所述的制作方法，其特征在于，所述源漏区包括间隔设置的源极区和漏极区，所述在所述刻蚀阻挡层上形成第二半导体层的步骤，还包括：
将所第二半导体层上对应于所述源极区刻蚀形成第一孔，对应于所述漏极区刻蚀形成第二孔。
7.如权利要求1所述的制作方法，其特征在于，所述在衬底上形成第一半导体层的步骤之前，还包括：
采用物理气相沉积在所述衬底上形成的第二金属层；
对所述第二金属层进行图案化处理；
在所述第二金属层上沉积栅绝缘层。
8.如权利要求1-7任一项所述的制作方法，其特征在于，所述在所述刻蚀阻挡层上形成源漏极层的步骤，还包括：
采用气相沉积法在所述源漏极层上制作钝化层。
9.一种薄膜晶体管，其特征在于，采用如权利要求1至8中任一项所述的制作方法制作形成。
10.一种显示装置，其特征在于，包括如权利要求9所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929938.1A CN113707556A (zh) | 2021-08-13 | 2021-08-13 | 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929938.1A CN113707556A (zh) | 2021-08-13 | 2021-08-13 | 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113707556A true CN113707556A (zh) | 2021-11-26 |
Family
ID=78652849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110929938.1A Pending CN113707556A (zh) | 2021-08-13 | 2021-08-13 | 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707556A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779628A (zh) * | 2023-07-31 | 2023-09-19 | 惠科股份有限公司 | 光感应阵列基板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100035379A1 (en) * | 2008-08-08 | 2010-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102723269A (zh) * | 2012-06-21 | 2012-10-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2015143839A1 (zh) * | 2014-03-24 | 2015-10-01 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管阵列基板的制造方法 |
| CN109817531A (zh) * | 2019-02-02 | 2019-05-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法 |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
-
2021
- 2021-08-13 CN CN202110929938.1A patent/CN113707556A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100035379A1 (en) * | 2008-08-08 | 2010-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102723269A (zh) * | 2012-06-21 | 2012-10-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2015143839A1 (zh) * | 2014-03-24 | 2015-10-01 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管阵列基板的制造方法 |
| CN109817531A (zh) * | 2019-02-02 | 2019-05-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法 |
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779628A (zh) * | 2023-07-31 | 2023-09-19 | 惠科股份有限公司 | 光感应阵列基板及其制备方法 |
| CN116779628B (zh) * | 2023-07-31 | 2024-06-11 | 惠科股份有限公司 | 光感应阵列基板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| CN100490179C (zh) | 薄膜晶体管及其制造方法 | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
| TW200616231A (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR960026984A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR101630103B1 (ko) | 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치 | |
| CN109696781B (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| US20180108759A1 (en) | Thin film transistor, fabrication method thereof, and array substrate | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| CN113707556A (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置 | |
| US20180108746A1 (en) | Thin film transistors (tfts), manufacturing methods of tfts, and cmos components | |
| CN113140637A (zh) | 显示装置、阵列基板、薄膜晶体管及其制造方法 | |
| CN110993612A (zh) | 阵列基板及其制作方法 | |
| US9117912B2 (en) | IGZO transistor structure and manufacturing method for the same | |
| CN111968945A (zh) | 一种bce结构tft的制作方法及结构 | |
| US20160268444A1 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
| US20190019893A1 (en) | Array substrate, manufacturing method, and lcd panel | |
| CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
| US7808569B2 (en) | Method for manufacturing pixel structure | |
| CN111192855A (zh) | 一种阵列基板的制造方法、显示面板及显示装置 | |
| KR102303957B1 (ko) | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 | |
| WO2019010757A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN111584424B (zh) | 一种阵列基板制备方法 | |
| US11374038B2 (en) | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211126 |