CN113675104A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113675104A CN113675104A CN202110949049.1A CN202110949049A CN113675104A CN 113675104 A CN113675104 A CN 113675104A CN 202110949049 A CN202110949049 A CN 202110949049A CN 113675104 A CN113675104 A CN 113675104A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- conductive
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 149
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 52
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 33
- 239000000956 alloy Substances 0.000 claims abstract description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 33
- 229910052802 copper Inorganic materials 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 33
- 229910052759 nickel Inorganic materials 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 19
- 238000007772 electroless plating Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 14
- 229910000570 Cupronickel Inorganic materials 0.000 claims description 12
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 12
- 238000004381 surface treatment Methods 0.000 claims description 12
- 239000000654 additive Substances 0.000 claims description 11
- 230000000996 additive effect Effects 0.000 claims description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 8
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 8
- 238000000678 plasma activation Methods 0.000 claims description 6
- 230000003746 surface roughness Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 2
- 239000004327 boric acid Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 2
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，包括：提供第一衬底，第一衬底具有相对的第一面和第二面；在第一衬底的第一面上形成第一介质层，第一介质层内具有第一开口；在第一开口内形成第一导电层，第一导电层表面低于第一介质层顶部表面；在第一导电层表面形成第二导电层，第二导电层的构成材料与第一导电层不同；提供第二衬底，第二衬底具有相对的第三面和第四面，第三面上形成有第二介质层，第二介质层内具有导电结构，第二介质层表面暴露出导电结构；将第一衬底的第一面朝向第二衬底的第三面进行键合，使第一介质层和第二介质层相固定，在第一导电层与导电结构之间形成合金层。所形成的半导体结构电学稳定性高、工艺灵活性好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及三维封装技术中，一种半导体结构及其形成方法。
背景技术
近年来，半导体行业对器件封装密度、电路性能的要求不断提高。其中，三维封装技术因其可以实现器件高性能、低功耗、高集成密度的技术需求，被广泛应用在各类集成电路的制造中。
在三维封装技术中，键合是多层芯片互连实现垂直堆叠的关键技术。其中，混合键合技术结合了金属-金属键合和介质-介质键合，可以有效实现芯片互连堆叠，同时保证了器件可靠的机械性能和电学性能，是目前最具潜力的键合技术。
其中，铜-铜热压键合在三维集成电路制造中有广泛的应用。在该键合工艺中，键合温度是影响键合效果和器件性能的重要参数。然而，现有热压键合技术中工艺温度过高，从而损害了电路中的敏感器件，同时破坏了其他工艺的粘合胶，导致器件性能较差。
发明内容
本发明解决的技术问题是，现有热压键合技术中工艺温度过高，从而破坏了电路中的敏感器件，同时损坏了其他工艺的粘合胶，导致器件性能较差。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供第一衬底，所述第一衬底具有相对的第一面和第二面；在第一衬底的第一面上形成第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一导电层，所述第一导电层表面低于所述第一介质层顶部表面；在所述第一导电层表面形成第二导电层，所述第二导电层的构成材料与第一导电层不同；提供第二衬底，所述第二衬底具有相对的第三面和第四面，所述第三面上形成有第二介质层，所述第二介质层内具有导电结构，所述第二介质层表面暴露出所述导电结构；将所述第一衬底的第一面朝向所述第二衬底的第三面进行键合，使所述第一介质层和第二介质层相固定，在所述第一导电层与导电结构之间形成合金层。
可选的，所述第一导电层的材料包括铜；所述导电结构的材料包括铜。
可选的，所述第一导电层的形成工艺为化学电镀工艺；所述导电结构的形成工艺为化学电镀工艺。
可选的，形成所述第一导电层的化学电镀工艺中，使用的电镀液包括硫酸铜溶液和添加剂；形成所述导电结构的化学电镀工艺中，使用的电镀液为硫酸铜溶液和添加剂。
可选的，所述第二导电层的材料包括镍。
可选的，所述第二导电层的形成方法包括：在第一导电层表面形成初始第二导电层；对所述初始第二导电层进行平坦化，直至暴露出第一介质层表面，形成第二导电层。
可选的，所述初始第二导电层的形成工艺为物理气相沉积工艺。
可选的，所述第二导电层的厚度为50埃～300埃。
可选的，所述初始第二导电层的形成工艺为化学电镀工艺。
可选的，所述第二导电层的厚度为30埃～3微米。
可选的，所述第二导电层的表面粗糙度小于3纳米。
可选的，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层，所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。
可选的，在第一介质层表面进行表面处理，所述表面处理的工艺包括等离子体活化工艺；在第二介质层表面进行表面处理，所述表面处理的工艺包括等离子体活化工艺。
可选的，所述键合过程中采用的加热温度范围为130摄氏度～150摄氏度。
可选的，所述键合过程中采用的加热温度范围为130摄氏度～200摄氏度。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体结构，包括：第一衬底，所述第一衬底具有相对的第一面和第二面；位于第一衬底第一面上的第一介质层，所述第一介质层内具有第一开口；位于所述第一开口内的第一导电层，所述第一导电层表面低于所述第一介质层顶部表面；与第一衬底相键合的第二衬底，所述第二衬底具有相对的第三面和第四面；位于所述第三面上的第二介质层；位于所述第二介质层内的导电结构，所述导电结构表面低于所述第二介质层表面；位于所述第一导电层与导电结构之间的合金层。
可选的，所述第一导电层的材料包括铜；所述导电结构的材料包括铜。
可选的，所述合金层的材料包括铜镍合金。
可选的，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层，所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的半导体结构的形成方法中，在所述第一导电层表面形成第二导电层，所述第二导电层的构成材料与第一导电层不同。在后续键合过程中，第二导电层作为键合界面，与导电结构表面贴合并固定，形成键合结构。通过选择合适的第二导电层材料，可以使第二导电层和导电结构表面在键合过程中形成合金层，降低了键合的工艺温度，同时增强了键合界面的贴合强度，从而提升了器件性能，保证了粘合胶工艺的有效性，并扩大了工艺灵活性。
进一步，第二导电层的材料包括镍，导电结构的材料包括铜。由于镍与铜之间的金属扩散强度大，并且镍与铜在较低的温度下即可生成铜镍合金，因此在键合过程中，第二导电层和导电结构表面可以在130摄氏度～150摄氏度下完成键合，从而大幅降低了工艺温度。同时，由于键合界面上有铜镍合金的形成，从而增强了键合界面结合强度。
进一步，采用物理气相沉积工艺形成的第二导电层在平坦化后的表面粗糙度小于3纳米。由于第二导电层的平整度较好，从而增强了键合界面的贴合程度，使键合更充分。
附图说明
图1至3为一种半导体键合结构形成过程的实施例的剖面结构示意图；
图4至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有热压键合技术中工艺温度过高，从而破坏了电路中的敏感器件，同时损坏了其他工艺的粘合胶，导致器件性能较差。
图1至3为一种半导体键合结构形成过程的实施例的剖面结构示意图。
请参考图1，提供第一衬底100，所述第一衬底100具有相对的第一面和第二面；在所述第一衬底100的第一面上形成第一介质层101；在所述第一介质层101内形成第一导电结构102，所述第一导电结构102的材料包括铜。
请参考图2，提供第二衬底200，所述第二衬底200具有相对的第三面和第四面；在所述第二衬底200的第三面上形成第二介质层201；在所述第二介质层201内形成第二导电结构202，所述第二导电结构202的材料包括铜。
请参考图3，平坦化所述第一导电结构102，平坦化所述第二导电结构202；将平坦化后的所述第一衬底100的第一面朝向平坦化后的所述第二衬底200的第三面，进行键合，使所述第一介质层101和第二介质层201相固定，所述第一导电结构102表面和所述第二导电结构202表面相固定。
其中，所述第一导电结构102和第二导电结构202的材料包括铜；第一导电结构102和第二导电结构202的形成工艺为化学电镀工艺，所使用的电镀液为硫酸铜溶液加添加剂。由于铜与铜之间的扩散强度有限，因此第一导电结构102和第二导电结构202的键合工艺需要在350摄氏度～400摄氏度的高温下进行，从而严重损害了敏感器件，同时破坏了其他工艺的粘合胶，导致器件性能变差。
为了解决上述问题，本发明提供一种半导体结构的形成方法，包括：
在第一介质层内依次形成第一导电层和第二导电层以填充开口，且所述第二导电层的构成材料与第一导电层不同。相关技术人员可以通过选择合适的第二导电层材料，使第二导电层和导电结构表面键合的工艺能够在更低温度下进行，同时增强键合界面的贴合强度，从而提升了器件性能，并扩大了工艺灵活性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图4，提供第一衬底300，所述第一衬底300具有相对的第一面3001和第二面3002。
所述第一衬底300的第一面3001为后续工艺提供平台。第一衬底300的构成材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。
本实施例中，后续形成的第一介质层位于第一面3001表面上，且后续形成的第一导电层与第一衬底300电连接。
在另一实施例中，所述第一衬底还包括位于第一面上的器件层，后续形成的第一介质层位于器件层之上，所述器件层包括：有源器件或无源器件；位于所述有源器件或无源器件上的介质层；位于所述介质层内的导电结构；后续形成的第一导电层与所述有源器件或无源器件电连接。
请参考图5，在第一衬底300的第一面3001上形成第一介质层310，所述第一介质层310内具有第一开口301。
所述第一介质层310的表面在后续键合中充当键合界面，所述第一介质层310表面与后续形成的第二介质层表面相固定，从而形成介质键合。所述第一开口301用于后续淀积第一导电层和第二导电层。
在本实施例中，所述第一开口301包括：第一沟槽302以及位于第一沟槽302底部的第二沟槽303，所述第二沟槽303在第一介质层310顶面的投影图形位于第一沟槽302在第一介质层310顶面的投影图形内部，所述第一沟槽302与第二沟槽303相连通。
所述第一介质层301的形成步骤包括：在所述第一衬底300的第一面上形成第一介质膜(未图示)；在所述第一介质膜内形成第一开口301，形成所述第一介质层310。
所述第一开口301的形成步骤包括：在所述第一介质膜表面形成第一光刻胶图形层(未图示)；以所述第一光刻胶图形层为掩膜，蚀刻所述第一介质膜，形成第一沟槽302；在所述第一介质膜表面和第一沟槽302内，形成第二光刻胶图形层(未图示)，所述第二光刻胶图形层暴露出部分第一沟槽302底部；以所述第二光刻胶图形层为掩膜，蚀刻所述第一介质膜，在第一沟槽302底部形成第二沟槽303，所述第二沟槽303暴露出第一衬底300第一面表面。
所述第一介质膜的材料包括氧化硅、氮化硅或其他绝缘材料；第一介质膜的形成工艺包括化学气相沉积或物理气相沉积。
所述第一光刻胶图形层的形成步骤包括：采用涂布工艺在所述第一介质膜表面形成光刻胶膜并曝光显影，形成有第一沟槽302图案的第一光刻胶图形层。所述第二光刻胶图形层的形成步骤包括：采用涂布工艺在在所述第一介质膜表面和所述第一沟槽302底部表面形成光刻胶膜并曝光显影，形成有第二沟槽303图案的第二光刻胶图形层。
在本实施例中，蚀刻所述第一介质膜的工艺为各向异性的干法蚀刻工艺，蚀刻方向垂直于第一衬底300表面，直至形成第一沟槽302以及第二沟槽303，从而形成所述第一开口301。
在本实施例中，第一开口301形成后，采用灰化工艺去除第一光刻胶图形层以及第二光刻胶图形层。
在其他实施例中，所述第二沟槽303在第一介质层310顶面的投影图形与第一沟槽302在第一介质层310顶面的投影图形重合。
请继续参考图5，在所述第一开口301的表面形成第一介质阻挡层311。
所述第一介质阻挡层311用于阻止后续形成的第一导电层中的金属向第一介质层310中扩散。
在本实施例中，所述第一介质阻挡层311的材料为掺氮碳化硅(Nitride DopedSilicon Carbide，简称NDC)；第一介质阻挡层311的厚度为50埃～250埃；第一介质阻挡层311的形成工艺包括化学气相沉积或原子层沉积。
请参考图6，在第一介质阻挡层311上形成第一种子层312。
所述第一种子层312的材料为铜；第一种子层312的形成工艺为化学气相沉积或原子层沉积。由于所述工艺具有极好的一致性，因此形成的第一种子层312连续性良好，没有针孔、空洞等结构缺陷，是后续的形成均匀、连续的第一导电层320的重要基础。
请继续参考图6，在所述第一开口301内形成第一导电层320，所述第一导电层320位于第一种子层312上，所述第一导电层320表面低于所述第一介质层310顶部表面。
在本实施例中，所述第一导电层320的材料包括铜。第一导电层320的形成工艺为化学电镀工艺，所述化学电镀工艺中，使用的电镀液包括硫酸铜溶液和添加剂。在填充第一开口301的过程中，电镀液中的添加剂可以帮助维持第一开口301顶部和底部具有均匀的淀积速度，从而在第一开口301内形成均匀连续的第一导电层320。
所述第一导电层320的顶部低于第一介质层310顶部，第一导电层320的顶部表面距第一介质层310顶部表面的空隙距离W的范围为30埃～3微米，该空隙距离W为后续形成的第二导电层提供空间。
具体地，所述空隙距离W与后续形成的第二导电层的形成工艺有关。在本实施例中，后续形成第二导电层的工艺为物理气相沉积工艺，则所述空隙距离W的范围为50埃～300埃。在另一实施例中，后续形成第二导电层的工艺为化学电镀工艺，则所述空隙距离W的范围为30埃～3微米。通过控制第一导电层320的化学电镀时间，可以控制第一导电层320的顶部表面距离第一介质层310顶部表面的空隙距离W。
在本实施例中，后续在所述第一导电层320表面形成第二导电层，所述第二导电层的构成材料与第一导电层320不同。所述第二导电层位于第一导电层320顶部与第一介质层310顶部的空间内，用以填充满第一开口301(如图5所示)。所述第二导电层的形成过程请参考图7至图8。
请参考图7，在第一导电层320表面形成初始第二导电层3301。
在本实施例中，所述初始第二导电层3301的形成工艺为物理气相沉积工艺。由于物理气相沉积工艺具有极好的均匀性，且可以很好的控制淀积产物的晶粒排布，因此后续形成的第二导电层表面晶相排布均匀，从而优化了第二导电层表面平整性，从而进一步提升了后续键合过程的界面贴合度，使键合更充分。
在另一实施例中，所述初始第二导电层的形成工艺为化学电镀工艺，所述化学电镀工艺中采用的电镀液包括硫酸镍、氯化镍、硼酸和添加剂。由于初始第二导电层的形成工艺与第一导电层的形成工艺均为化学电镀工艺，因此无需更换工艺设备，降低了工艺成本和操作难度。
请参考图8，对所述初始第二导电层3301进行平坦化，直至暴露出第一介质层310表面，形成第二导电层330。
在本实施例中，所述平坦化包括：去除第一介质层310表面多余的第一介质阻挡层311、第一种子层312、第一导电层320和初始第二导电层3301，直至暴露出第一介质层310表面。
在本实施例中，所述平坦化的工艺为化学机械抛光工艺。
在本实施例中，初始第二导电层3301的形成工艺为物理气相沉积工艺，平坦化后形成的第二导电层330的厚度为50埃～300埃，且平坦化后形成的第二导电层330的表面粗糙度小于3纳米。
在另一实施例中，初始第二导电层的形成工艺为化学电镀工艺，则平坦化后形成的第二导电层的厚度为30埃～3微米。
在本实施例中，所述第二导电层330的材料包括镍。在后续的键合过程中，所述第二导电层330表面与后续形成的导电结构表面作为键合界面互相固定。由于第二导电层330表面的镍扩散强度大，因此第二导电层330表面与后续形成的导电结构表面在键合过程中的贴合强度很大。此外，第二导电层330表面与第一导电层320表面以及后续形成的导电结构表面分别接触，第二导电层330为后续在第一导电层320与导电结构之间的合金层的形成提供原料。
请参考图9，提供第二衬底400，所述第二衬底400具有相对的第三面和第四面，所述第三面上形成有第二介质层410，所述第二介质层410内具有导电结构440，所述第二介质层410表面暴露出所述导电结构440。
所述第二衬底400的第三面为后续工艺提供平台。
在本实施例中，还包括：在所述第二介质层410内形成第二开口(未图示)；在所述第二开口侧壁表面和底部表面形成第二介质阻挡层411；在第二介质阻挡层411表面形成第二种子层412，所述第二种子层412成为后续导电结构440淀积的基础。
所述第二衬底400的构成材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等；所述第二介质层410的材料包括氧化硅、氮化硅或其他绝缘材料；所述第二介质阻挡层411的材料包括掺氮碳化硅(Nitride Doped Silicon Carbide，简称NDC)；所述第二种子层412的材料包括铜。
在本实施例中，所述导电结构440的材料包括铜；所述导电结构440的形成工艺包括化学电镀工艺；所述化学电镀工艺中，使用的电镀液包括硫酸铜溶液和添加剂。在形成所述导电结构440之后，对所述导电结构440进行平坦化，直至暴露出第二介质层410顶部表面。
在后续键合过程中，第二导电层330表面(如图8所示)与导电结构440表面作为键合界面相互贴合。所述第二导电层330表面的镍和导电结构440表面的铜彼此存在较强的金属扩散，同时，后续在第一导电层320(如图8所示)与导电结构440之间形成铜镍合金层，从而使键合强度更高，且键合所需工艺温度下降。
在另一实施例中，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层。
所述第三导电层和第四导电层的形成步骤包括：在所述第二介质层内形成所述第三导电层，所述第三导电层低于所述第二介质层顶部表面；在所述第三导电层表面形成第四导电层；对所述第四导电层进行平坦化，直至暴露出第二介质层顶部表面。
所述第三导电层的材料包括铜；所述第三导电层的形成工艺为化学电镀工艺；形成第三导电层的化学电镀工艺中，使用的电镀液包括硫酸铜溶液和添加剂。所述第四导电层的材料包括镍；所述第四导电层的形成工艺包括物理气相沉积工艺、化学电镀工艺等；当形成第四导电层的工艺为化学电镀工艺时，使用的电镀液包括硫酸镍、氯化镍、硼酸和添加剂。
在后续键合过程中，第二导电层330表面与第四导电层表面作为键合界面，相互固定。所述第二导电层330表面的镍和第四导电层表面的镍彼此存在较强的金属扩散，且第一导电层320和第三导电层之间形成有铜镍合金层，从而使键合强度更大，且降低了键合所需的工艺温度。
在本实施例中，后续将所述第一衬底300的第一面朝向所述第二衬底400的第三面进行键合，使所述第一介质层310和第二介质层410相固定，所述第二导电层330表面和所述导电结构440表面相固定，并且在所述第一导电层320与导电结构440之间形成合金层。所述键合过程请参考图10至图11。
请参考图10，对第一介质层310表面进行表面处理；对第二介质层410表面进行表面处理；将所述第一衬底300的第一面与所述第二衬底400的第三面贴合，并压合，从而使位于第一衬底300上的第一介质层310表面和位于第二衬底400上的第二介质层410表面通过范德华力结合，形成介质键合。
在本实施例中，在第一介质层表面进行表面处理的工艺包括等离子体活化工艺，所述工艺中采用的气体包括氮气；在第二介质层表面进行表面处理的工艺包括等离子体活化工艺，所述工艺中采用的气体包括氮气。
请参考图11，采用加热工艺，在位于第一介质层310内的第一导电层320与位于第二介质层410内的导电结构440之间形成合金层340，从而完成键合。
在本实施例中，所述合金层340的形成步骤包括：在所述加热工艺中，在第二导电层330与导电结构440的界面处形成第一初始合金层(未图示)，同时在第一导电层320与第二导电层330的界面处形成第二初始合金层(未图示)；通过第一初始合金层与第二初始合金层之间的金属扩散作用，在第一导电层320与导电结构440之间形成合金层340。
在本实施例中，所述合金层340的构成材料包括铜镍合金。在键合过程中，第二导电层330表面的镍与导电结构440表面的铜之间、以及第一导电层320表面的铜与第二导电层330表面的镍之间均有较强的金属扩散作用。同时，由于铜与镍可以在较低温度下形成铜镍合金，因此在第一导电层320和导电结构440之间形成合金层340所需的温度较低，从而降低了键合所需的工艺温度，保护了其他工艺的粘合胶不受损坏，扩大了工艺灵活性。此外，由于铜镍合金的结构致密、强度高、化学稳定性好，因此进一步提升了键合界面的结合强度，优化了键合效果，提升了器件的电学性能。
在本实施例中，所述第二导电层330的形成工艺为物理气相沉积工艺，所述键合过程中采用的加热温度范围为130摄氏度～150摄氏度。
在另一实施例中，所述第二导电层的形成工艺为化学电镀工艺，所述键合过程中采用的加热温度范围也在130摄氏度～150摄氏度之间。
在其他实施例中，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层；所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。所述键合步骤与上述实施例相同，在此不再重复描述。所述键合过程中采用的加热温度低于400摄氏度。由于所述第二导电层表面的镍与第四导电层表面的镍之间有较强的扩散作用，且第一导电层320和第三导电层之间形成有铜镍合金层，从而降低了键合所需的工艺温度，同时提升了键合界面的结合强度，优化了器件的电学性能。
相应的，本发明实施例还提供采用上述方法所形成的半导体结构，请继续参考图11，包括：
第一衬底300，所述第一衬底300具有相对的第一面和第二面；
位于第一衬底300第一面上的第一介质层310，所述第一介质层310内具有第一开口301(如图5所示)；
位于所述第一开口301内的第一导电层320，所述第一导电层320表面低于所述第一介质层310顶部表面；
与第一衬底300相键合的第二衬底400，所述第二衬底400具有相对的第三面和第四面；位于所述第三面上的第二介质层410；位于所述第二介质层410内的导电结构440，所述导电结构440表面低于所述第二介质层410表面；
位于所述第一导电层320与导电结构440之间的合金层340。
以下将结合附图进行详细说明。
在本实施例中，所述第一导电层320的材料包括铜；所述导电结构440的材料包括铜；位于所述第一导电层320与导电结构440之间的合金层340的材料包括铜镍合金。由于铜镍合金的结构致密、强度高、化学稳定性好，因此进一步提升了键合界面的结合强度，优化了键合效果，提升了器件的电学性能。
在其他实施例中，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层，所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供第一衬底，所述第一衬底具有相对的第一面和第二面；
在第一衬底的第一面上形成第一介质层，所述第一介质层内具有第一开口；
在所述第一开口内形成第一导电层，所述第一导电层表面低于所述第一介质层顶部表面；
在所述第一导电层表面形成第二导电层，所述第二导电层的构成材料与第一导电层不同；
提供第二衬底，所述第二衬底具有相对的第三面和第四面，所述第三面上形成有第二介质层，所述第二介质层内具有导电结构，所述第二介质层表面暴露出所述导电结构；
将所述第一衬底的第一面朝向所述第二衬底的第三面进行键合，使所述第一介质层和第二介质层相固定，在所述第一导电层与导电结构之间形成合金层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一导电层的材料包括铜；所述导电结构的材料包括铜。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一导电层的形成工艺为化学电镀工艺；所述导电结构的形成工艺为化学电镀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一导电层的化学电镀工艺中，使用的电镀液包括硫酸铜溶液和添加剂；形成所述导电结构的化学电镀工艺中，使用的电镀液为硫酸铜溶液和添加剂。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二导电层的材料包括镍。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二导电层的形成方法包括：在第一导电层表面形成初始第二导电层；对所述初始第二导电层进行平坦化，直至暴露出第一介质层表面，形成第二导电层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述初始第二导电层的形成工艺为物理气相沉积工艺。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二导电层的厚度为50埃～300埃。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述初始第二导电层的形成工艺为化学电镀工艺。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二导电层的厚度为30埃～3微米。
11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二导电层的表面粗糙度小于3纳米。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层，所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在第一介质层表面进行表面处理，所述表面处理的工艺包括等离子体活化工艺；在第二介质层表面进行表面处理，所述表面处理的工艺包括等离子体活化工艺。
14.如权利要求7所述的半导体结构的形成方法，其特征在于，所述键合过程中采用的加热温度范围为130摄氏度～150摄氏度。
15.如权利要求9所述的半导体结构的形成方法，其特征在于，所述键合过程中采用的加热温度范围为130摄氏度～150摄氏度。
16.一种半导体结构，其特征在于，包括：
第一衬底，所述第一衬底具有相对的第一面和第二面；
位于第一衬底第一面上的第一介质层，所述第一介质层内具有第一开口；
位于所述第一开口内的第一导电层，所述第一导电层表面低于所述第一介质层顶部表面；
与第一衬底相键合的第二衬底，所述第二衬底具有相对的第三面和第四面；位于所述第三面上的第二介质层；位于所述第二介质层内的导电结构，所述导电结构表面低于所述第二介质层表面；
位于所述第一导电层与导电结构之间的合金层。
17.如权利要求16所述的半导体结构，其特征在于，所述第一导电层的材料包括铜；所述导电结构的材料包括铜。
18.如权利要求16所述的半导体结构，其特征在于，所述合金层的材料包括铜镍合金。
19.如权利要求16所述的半导体结构，其特征在于，所述导电结构包括第三导电层以及位于第三导电层上的第四导电层，所述第三导电层的材料包括铜，所述第四导电层的材料包括镍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110949049.1A CN113675104A (zh) | 2021-08-18 | 2021-08-18 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110949049.1A CN113675104A (zh) | 2021-08-18 | 2021-08-18 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113675104A true CN113675104A (zh) | 2021-11-19 |
Family
ID=78543559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110949049.1A Pending CN113675104A (zh) | 2021-08-18 | 2021-08-18 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113675104A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023207551A1 (zh) * | 2022-04-29 | 2023-11-02 | 华为技术有限公司 | 集成电路及其制备方法、三维集成电路、电子设备 |
| WO2024055696A1 (zh) * | 2022-09-13 | 2024-03-21 | 华为技术有限公司 | 芯片封装结构及其制作方法、电子设备 |
| WO2024093281A1 (zh) * | 2022-11-03 | 2024-05-10 | 华为技术有限公司 | 集成电路及其制备方法、三维集成电路、电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120067936A (ko) * | 2010-12-16 | 2012-06-26 | 소이텍 | 반도체 구조를 함께 직접 결합시키는 방법, 및 이러한 방법을 사용하여 형성되는 결합된 반도체 구조 |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| US20120252189A1 (en) * | 2011-03-31 | 2012-10-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
| US20190319007A1 (en) * | 2018-04-11 | 2019-10-17 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
-
2021
- 2021-08-18 CN CN202110949049.1A patent/CN113675104A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120067936A (ko) * | 2010-12-16 | 2012-06-26 | 소이텍 | 반도체 구조를 함께 직접 결합시키는 방법, 및 이러한 방법을 사용하여 형성되는 결합된 반도체 구조 |
| US20120252189A1 (en) * | 2011-03-31 | 2012-10-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods |
| CN102593087A (zh) * | 2012-03-01 | 2012-07-18 | 江苏物联网研究发展中心 | 一种用于三维集成混合键合结构及其键合方法 |
| US20190319007A1 (en) * | 2018-04-11 | 2019-10-17 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023207551A1 (zh) * | 2022-04-29 | 2023-11-02 | 华为技术有限公司 | 集成电路及其制备方法、三维集成电路、电子设备 |
| WO2024055696A1 (zh) * | 2022-09-13 | 2024-03-21 | 华为技术有限公司 | 芯片封装结构及其制作方法、电子设备 |
| WO2024093281A1 (zh) * | 2022-11-03 | 2024-05-10 | 华为技术有限公司 | 集成电路及其制备方法、三维集成电路、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11837596B2 (en) | Stacked dies and methods for forming bonded structures | |
| CN113675104A (zh) | 半导体结构及其形成方法 | |
| US11735523B2 (en) | Laterally unconfined structure | |
| US11749645B2 (en) | TSV as pad | |
| TWI770072B (zh) | 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板 | |
| US8592964B2 (en) | Apparatus and method for high density multi-chip structures | |
| US20210035954A1 (en) | Capacitive coupling in a direct-bonded interface for microelectronic devices | |
| US20090197390A1 (en) | Lock and key structure for three-dimentional chip connection and process thereof | |
| JP2008153326A (ja) | 半導体装置の製造方法 | |
| US11587901B2 (en) | Semiconductor device with redistribution structure and method for fabricating the same | |
| TW202230658A (zh) | 具有散熱單元的半導體元件及其製備方法 | |
| CN113675098A (zh) | 半导体结构及其形成方法 | |
| Chen et al. | Low cost glass interposer development | |
| US20230011840A1 (en) | Chip bonding method and semiconductor chip structure | |
| CN109817536A (zh) | 键合结构的形成方法 | |
| JP2011258803A (ja) | 貫通孔を形成しためっき層付シリコン基板 | |
| CN109346419B (zh) | 半导体器件及其制造方法 | |
| CN109427649B (zh) | 半导体结构及其形成方法 | |
| TW202029516A (zh) | 密距配線和電容器 | |
| JP2019212653A (ja) | 配線基板の製造方法 | |
| CN109860104A (zh) | 键合结构及其形成方法 | |
| TW202023031A (zh) | 半導體裝置 | |
| JP2001284354A (ja) | 半導体装置の製造方法 | |
| TWI780985B (zh) | 半導體結構及其製造方法 | |
| CN108573913B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |