CN113644910A - 一种基于标准频率信号的时钟生成方法及*** - Google Patents
一种基于标准频率信号的时钟生成方法及*** Download PDFInfo
- Publication number
- CN113644910A CN113644910A CN202110947227.7A CN202110947227A CN113644910A CN 113644910 A CN113644910 A CN 113644910A CN 202110947227 A CN202110947227 A CN 202110947227A CN 113644910 A CN113644910 A CN 113644910A
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- preset condition
- signal
- fgolden
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000012937 correction Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 230000007774 longterm Effects 0.000 abstract description 4
- 230000032683 aging Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种基于标准频率信号的时钟生成方法及***，方案包括：首先频率检测器检测输入时钟、参考时钟和标准频率信号的频率，然后判断所述输入时钟、参考时钟和标准频率信号之间的频率关系是否满足预设条件，得到判断结果，最后根据所述判断结果，调整用于生成输出时钟的工作模式，得到输出时钟。本申请利用长期频率稳定的标准频率信号作参考，得到稳定的时钟信号，从而保证了时钟信号的精准度和稳定度。
Description
技术领域
本发明涉及电子电路技术领域，具体涉及一种基于标准频率信号的时钟生成方法及***。
背景技术
现如今，高速的5G通信网络中，很多环节都需要精准、稳定的时钟来保证网络的高效、高质量通信，对时钟的精度、准确度以及稳定度均有很高的要求。若时钟的精度、准确度以及稳定度差，则会影响通信网络的同步工作，导致通信网络的性能变差。
现有技术中，主要由输入时钟和参考时钟通过锁相环处理后得到同步的输出时钟。当输入时钟的频率稳定，在正常范围内时，则以输入时钟的频率为基准，得到输出时钟；当输入时钟的频率出现偏差时，则以参考时钟的频率为基准，得到输出时钟。该方法在参考时钟老化，参考时钟的频率出现偏差时，会误以为是输入时钟的频率出现偏差，导致输出时钟随参考时钟的偏移而错误输出。
发明内容
有鉴于此，本发明实施例提供一种基于标准频率信号的时钟生成方法及***，以实现提供一种精准的输出时钟的生成方案。
为实现上述目的，本发明实施例提供如下技术方案：
一种基于标准频率信号的时钟生成方法，包括：
检测输入时钟、参考时钟和标准频率信号的频率；
判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件；
基于与所述预设条件相匹配的工作模式生成输出时钟。
可选的，上述基于标准频率信号的时钟生成方法中，所述预设条件包括：
第一预设条件、第二预设条件和第三预设条件
所述第一预设条件为：fin/fgolden的值满足第一预设规则；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
可选的，上述基于标准频率信号的时钟生成方法中，基于与所述预设条件相匹配的工作模式生成输出时钟，包括：
当所述预设条件为第一预设条件时，以所述输入时钟的频率为基准，生成输出时钟；
当所述预设条件为第二预设条件时，以所述参考时钟的频率为基准，生成初始信号，采用所述fgolden/fref的值与期望值的比值对所述初始信号进行频率修正，得到输出时钟；
当所述预设条件为第三预设条件时，输出的时钟信号为空，并输出用于表征***故障的提示信号。
可选的，上述基于标准频率信号的时钟生成方法中，所述标准频率信号为具有预定频率的信号。
可选的，上述基于标准频率信号的时钟生成方法中，所述参考信号为通过晶体振荡器生成的信号。
一种基于标准频率信号的时钟生成***，包括：
频率检测器，用于检测输入时钟、参考时钟和标准频率信号的频率；
判断器，用于判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件；
信号生成器，用于基于与所述预设条件相匹配的工作模式生成输出时钟。
可选的，上述基于标准频率信号的时钟生成***中，所述判断器具体用于：
判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的是第一预设条件、第二预设条件还是第三预设条件；
所述第一预设条件为：fin/fgolden的值满足第一预设规则；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
可选的，上述基于标准频率信号的时钟生成***中，所述信号生成器用于：
当所述预设条件为第一预设条件时，以所述输入时钟的频率为基准，生成输出时钟；
当所述预设条件为第二预设条件时，以所述参考时钟的频率为基准，生成初始信号，采用所述fgolden/fref的值与期望值的比值对所述初始信号进行频率修正，得到输出时钟；
当所述预设条件为第三预设条件时，输出的时钟信号为空，并输出用于表征***故障的提示信号。
可选的，上述基于标准频率信号的时钟生成***中，所述信号生成器具体包括：
频率合成器和数控振荡器；
所述频率合成器用于根据所述判断器输出的判断结果，对所述输入时钟或所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，以及调整频率倍频比，生成控制信号；
所述数控振荡器的输入端与所述频率合成器的输出端相连，所述数控振荡器用于根据所述频率合成器输出的控制信号，生成输出时钟。
可选的，上述基于标准频率信号的时钟生成***中，所述频率合成器具体用于：
当所述预设条件为第一预设条件时，对所述输入时钟与所述数控振荡器的输出时钟进行鉴频鉴相，生成第一控制信号；
当所述预设条件为第二预设条件时，对所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，并基于所述fgolden/fref的值与期望值的比值调整频率倍频比，生成第二控制信号；
当所述预设条件为第三预设条件时，输出的控制信号为空，同时并输出用于表征***故障的提示信号。
基于上述技术方案，本发明实施例提供的上述方案中，首先频率检测器检测输入时钟、参考时钟和标准频率信号的频率，然后判断所述输入时钟、参考时钟和标准频率信号之间的频率关系是否满足预设条件，得到判断结果，最后根据所述判断结果，调整用于生成输出时钟的工作模式，得到输出时钟。本申请利用长期频率稳定的标准频率信号作参考，得到稳定的时钟信号，从而保证了时钟信号的精准度和稳定度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的一种基于标准频率信号的时钟生成方法的流程图；
图2为本申请另一实施例公开的一种基于标准频率信号的时钟生成方法的流程图；
图3为本申请实施例公开的一种基于标准频率信号的时钟生成***的结构示意图；
图4为本申请另一实施例公开的一种基于标准频率信号的时钟生成***的结构示意图。
具体实施方式
本申请的发明目的在于：提供简单且利用标准频率信号生成时钟的方法及***，用以实现时钟稳定输出，从而保证时钟信号的精准度和稳定度。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
参见图1，图1为本申请实施例公开的一种基于标准频率信号的时钟生成方法的流程图，该方法包括：
步骤S101：检测输入时钟、参考时钟和标准频率信号的频率。
在本方案中，首先对输入时钟Clkin、参考时钟Clkref和标准频率信号Clkgolden的频率进行检测，其中，所述标准频率信号为本领域技术人员熟知的Golden信号，所述Golden信号为对于长期频率稳定的信号或标准频率信号的一种称呼，也就是说，所述标准频率信号为具有预定的固定频率的信号。
步骤S102：判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件。
在本申请实施例公开的技术方案中，为了保证应用本方法的***能够输出精准的输出时钟，可以预先设置多个预设条件，每个条件对应一种所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系，在得到所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系后，可以基于这些关系确定当前时刻所述输入时钟、所述参考时钟和所述标准频率信号对应的预设条件，所对应的预设条件不同，用于生成输出时钟的具体方式不同。
步骤S103：基于与所述预设条件相匹配的工作模式生成输出时钟。
在本申请实施例公开的技术方案中，预先针对不同的预设条件建立不同的工作模式，不同的工作模式用于生成输出时钟的方式不同。
在本申请实施例公开的技术方案中，所述标准频率信号为一频率固定的信号，通过将所述输入时钟、所述参考时钟和所述标准频率信号的频率进行对比，可以得到输入时钟、所述参考时钟的频率变化状态进而确定用于生成输出时钟的工作模式，保证了生成的输出时钟的可靠性。
在本实施例公开的技术方案中，申请人经过大量实验得到，所述预设条件可以包括：第一预设条件、第二预设条件和第三预设条件；
所述第一预设条件为：fin/fgolden的值满足第一预设规则，当所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系满足第一预设条件时，表明所述输入时钟Clkin的频率稳定，所述输入时钟Clkin的频率在预设范围内；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；当所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系满足第二预设条件时，表明所述输入时钟Clkin的频率出现偏差，并且偏差不在预设范围内，但是所述参考时钟Clkref的频率未超过预设的老化阈值。
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；当所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系满足第三预设条件时，表明所述输入时钟Clkin的频率出现偏差，不在预设范围内，且所述参考时钟Clkref的频率超过预设老化阈值；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
参见图2，本申请实施例公开的技术方案中，当所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系满足的预设条件不同时，应用本方法的***生成输出时钟的工作模式不同，具体的，在本实施例公开的技术方案中，所述基于与所述预设条件相匹配的工作模式生成输出时钟具体可以包括：
当所述预设条件为第一预设条件时，此时表明所述输入时钟Clkin的频率在预设范围内，则为用于生成输出时钟的工作模式为正常工作模式。所述正常工作模式以所述输入时钟Clkin的频率为基准，得到输出时钟Clkout；
当所述预设条件为第二预设条件时，此时表明所述输入时钟Clkin的频率不在预设范围内，但是所述参考时钟Clkref的频率未超过老化阈值，则用于生成输出时钟的工作模式为Holdover模式。所述Holdover模式以所述参考时钟Clkref的频率为基准，生成初始信号，然后再根据fgolden/fref的实际值与期望值的比值对所述初始信号进行频率修正，得到输出时钟Clkout；
当所述预设条件为第三预设条件时，所述输入时钟Clkin的频率不在预设范围内，所述参考时钟Clkref的频率超过老化阈值，则表明***故障。此时输出时钟为空，并输出用于表征***故障的提示信号。
在本实施例公开的技术方案中，所述参考信号的生成方式可以基于用户需求自行选择，例如，在本申请实施例公开的技术方案中所述参考信号可以为XO信号，即可以通过晶体振荡器生成所述参考信号。
本实施例中，对应于上述方法，公开了一种基于标准频率信号的时钟生成***，***中的各个组成部分的具体工作内容，请参见上述方法实施例的内容基于标准频率信号的时钟生成***，下面对本发明实施例提供的基于标准频率信号的时钟生成***进行描述，下文描述的基于标准频率信号的时钟生成***与上文描述的基于标准频率信号的时钟生成方法可相互对应参照。
参见图3，该***可以包括：频率检测器100、判断器200和信号生成器300。
其中，所述频率检测器100的输入端包括第一输入端、第二输入端和第三输入端，第一输入端、第二输入端和第三输入端分别用于获取输入时钟Clkin、参考时钟Clkref和标准频率信号Clkgolden，所述频率检测器100与上述方法中步骤S101相对应，用于检测输入时钟、参考时钟和标准频率信号的频率；
所述判断器200的输入端与所述频率检测器100的输出端相连，用于获取所述频率检测器100输出的输入时钟、参考时钟和标准频率信号的频率，与上述方法中步骤S102相对应，所述判断器200在获取到所述输入时钟、参考时钟和标准频率信号的频率后，用于判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件，所述判断器200的输出端，用于输出与所确定的预设条件的判断结果；
所述信号生成器300的第一输入端、第二输入端和第三输入端分别用于获取所述输入时钟Clkin、所述参考时钟Clkref和所述标准频率信号Clkgolden，所述信号生成器300的第四输入端连接所述判断器200的输出端，信号生成器300与上述方法中步骤S103相对应，用于基于与所述预设条件相匹配的工作模式生成输出时钟。
与上述方法相似本申请实施例公开的上述时钟生成***，首先频率检测器检测输入时钟、参考时钟和标准频率信号的频率，然后判断器判断所述输入时钟、参考时钟和标准频率信号之间的频率关系是否满足预设条件，得到判断结果，最后信号生成器根据所述判断结果，调整所述信号生成器的工作模式，得到输出时钟。本申请利用长期频率稳定的标准频率信号作参考，得到稳定的时钟信号，从而保证了时钟信号的精准度和稳定度。
与上述方法相对应，与上述方法相对应，所述判断器200在判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件时，具体用于：
判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的是第一预设条件、第二预设条件还是第三预设条件；
所述第一预设条件为：fin/fgolden的值满足第一预设规则；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
对应于上述方法，所述信号生成器300用于：
当所述预设条件为第一预设条件时，以所述输入时钟的频率为基准，生成输出时钟；
当所述预设条件为第二预设条件时，以所述参考时钟的频率为基准，生成初始信号，采用所述fgolden/fref的值与期望值的比值对所述初始信号进行频率修正，得到输出时钟；
当所述预设条件为第三预设条件时，输出的时钟信号为空，并输出用于表征***故障的提示信号。
在本申请实施例公开的技术方案中，所述信号生成器的具体结构可以依据用户需求自行设定，例如，参见图4，在本申请实施例公开的技术方案中，所述信号生成器可以由两部分组成：其中一部分为频率合成器301，另一部分为数控振荡器302；
所述频率合成器301的第一输入端、第二输入端、第三输入端分别用于获取所述输入时钟Clkin、所述参考时钟Clkref和所述标准频率信号Clkgolden，所述频率合成器301的第四输入端连接所述判断器200的输出端，所述频率合成器301的第五输入端连接所述数控振荡器302的输出端，所述频率合成器301具体用于根据所述判断器输出的判断结果，对所述输入时钟或所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，以及调整频率倍频比，生成控制信号；
需要说明的是，假设：用N表示所述频率合成器301的频率倍频比，用M表示fgolden/fref的实际值与期望值的比值。当判断结果表征所述输入时钟Clkin的频率不在预设范围内，但是所述参考时钟Clkref的频率未超过预设的老化阈值时，需将所述频率合成器301的频率倍频比调整至N/M。当其他判断结果时，可以保持所述频率合成器301的频率倍频比不变。
所述数控振荡器302的输入端与所述频率合成器301的输出端相连，所述数控振荡器302用于根据所述频率合成器301输出的控制信号，生成输出时钟。
与上述方法相对应，所述频率合成器301在输出控制信号时具体用于：
当所述预设条件为第一预设条件时，对所述输入时钟与所述数控振荡器的输出时钟进行鉴频鉴相，生成第一控制信号；
当所述预设条件为第二预设条件时，对所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，并基于所述fgolden/fref的值与期望值的比值调整频率倍频比，生成第二控制信号；
当所述预设条件为第三预设条件时，输出的控制信号为空，同时并输出用于表征***故障的提示信号。
对应于上述***，本申请还公开了一种应用上述***的电子设备，该电子设备可以为手机、电脑等。
为了描述的方便，描述以上***时以功能分为各种模块分别描述。当然，在实施本发明时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于***或***实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的***及***实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于标准频率信号的时钟生成方法，其特征在于，包括：
检测输入时钟、参考时钟和标准频率信号的频率；
判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件；
基于与所述预设条件相匹配的工作模式生成输出时钟。
2.根据权利要求1所述的基于标准频率信号的时钟生成方法，其特征在于，所述预设条件包括：
第一预设条件、第二预设条件和第三预设条件
所述第一预设条件为：fin/fgolden的值满足第一预设规则；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
3.根据权利要求2所述的基于标准频率信号的时钟生成方法，其特征在于，基于与所述预设条件相匹配的工作模式生成输出时钟，包括：
当所述预设条件为第一预设条件时，以所述输入时钟的频率为基准，生成输出时钟；
当所述预设条件为第二预设条件时，以所述参考时钟的频率为基准，生成初始信号，采用所述fgolden/fref的值与期望值的比值对所述初始信号进行频率修正，得到输出时钟；
当所述预设条件为第三预设条件时，输出的时钟信号为空，并输出用于表征***故障的提示信号。
4.根据权利要求1所述的基于标准频率信号的时钟生成方法，其特征在于，所述标准频率信号为具有预定频率的信号。
5.根据权利要求1所述的基于标准频率信号的时钟生成方法，其特征在于，所述参考信号为通过晶体振荡器生成的信号。
6.一种基于标准频率信号的时钟生成***，其特征在于，包括：
频率检测器，用于检测输入时钟、参考时钟和标准频率信号的频率；
判断器，用于判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的预设条件；
信号生成器，用于基于与所述预设条件相匹配的工作模式生成输出时钟。
7.根据权利要求6所述的基于标准频率信号的时钟生成***，其特征在于，所述判断器具体用于：
判断所述输入时钟、所述参考时钟和所述标准频率信号之间频率关系所对应的是第一预设条件、第二预设条件还是第三预设条件；
所述第一预设条件为：fin/fgolden的值满足第一预设规则；
所述第二预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值满足第二预设规则；
所述第三预设条件为：fin/fgolden的值不满足第一预设规则，且fgolden/fref的值与期望值的比值不满足第二预设规则；
其中，所述fin表示所述输入时钟的频率，所述fref表示所述参考时钟的频率，所述fgolden表示所述标准频率信号的频率。
8.根据权利要求7所述的基于标准频率信号的时钟生成***，其特征在于，所述信号生成器用于：
当所述预设条件为第一预设条件时，以所述输入时钟的频率为基准，生成输出时钟；
当所述预设条件为第二预设条件时，以所述参考时钟的频率为基准，生成初始信号，采用所述fgolden/fref的值与期望值的比值对所述初始信号进行频率修正，得到输出时钟；
当所述预设条件为第三预设条件时，输出的时钟信号为空，并输出用于表征***故障的提示信号。
9.根据权利要求8所述的种基于标准频率信号的时钟生成***，其特征在于，所述信号生成器具体包括：
频率合成器和数控振荡器；
所述频率合成器用于根据所述判断器输出的判断结果，对所述输入时钟或所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，以及调整频率倍频比，生成控制信号；
所述数控振荡器的输入端与所述频率合成器的输出端相连，所述数控振荡器用于根据所述频率合成器输出的控制信号，生成输出时钟。
10.根据权利要求9所述的种基于标准频率信号的时钟生成***，其特征在于，所述频率合成器具体用于：
当所述预设条件为第一预设条件时，对所述输入时钟与所述数控振荡器的输出时钟进行鉴频鉴相，生成第一控制信号；
当所述预设条件为第二预设条件时，对所述参考时钟与所述数控振荡器的输出时钟进行鉴频鉴相，并基于所述fgolden/fref的值与期望值的比值调整频率倍频比，生成第二控制信号；
当所述预设条件为第三预设条件时，输出的控制信号为空，同时并输出用于表征***故障的提示信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110947227.7A CN113644910B (zh) | 2021-08-18 | 2021-08-18 | 一种基于标准频率信号的时钟生成方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110947227.7A CN113644910B (zh) | 2021-08-18 | 2021-08-18 | 一种基于标准频率信号的时钟生成方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113644910A true CN113644910A (zh) | 2021-11-12 |
| CN113644910B CN113644910B (zh) | 2022-03-25 |
Family
ID=78422680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110947227.7A Active CN113644910B (zh) | 2021-08-18 | 2021-08-18 | 一种基于标准频率信号的时钟生成方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644910B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081163A (en) * | 1999-01-22 | 2000-06-27 | Advantest Corp. | Standard frequency and timing generator and generation method thereof |
| CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
| CN103281076A (zh) * | 2013-05-28 | 2013-09-04 | 中国人民解放军63921部队 | 一种时钟源及其信号处理的方法 |
| CN103913987A (zh) * | 2014-04-26 | 2014-07-09 | 广西电网公司电力科学研究院 | Gps授时***及其获得精确时间基准的方法 |
| EP2902866A1 (en) * | 2014-02-04 | 2015-08-05 | Hittite Microwave Corporation | System ready in a clock distribution chip |
| CN104980150A (zh) * | 2014-04-09 | 2015-10-14 | 许文 | 一种基于fpga的时钟频率调整锁相方法 |
| CN207691782U (zh) * | 2017-11-10 | 2018-08-03 | 新港海岸(北京)科技有限公司 | 基于锁相回路的时钟产生电路以及锁相回路电路 |
| CN109495203A (zh) * | 2018-12-28 | 2019-03-19 | 浙江赛思电子科技有限公司 | 一种ptp从钟的恢复*** |
| CN110781121A (zh) * | 2019-11-07 | 2020-02-11 | 江苏芯盛智能科技有限公司 | 一种参考时钟源配置方法与端设备 |
-
2021
- 2021-08-18 CN CN202110947227.7A patent/CN113644910B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081163A (en) * | 1999-01-22 | 2000-06-27 | Advantest Corp. | Standard frequency and timing generator and generation method thereof |
| CN102195646A (zh) * | 2010-03-18 | 2011-09-21 | 上海华虹Nec电子有限公司 | 时钟振荡器自动校准方法及电路 |
| CN103281076A (zh) * | 2013-05-28 | 2013-09-04 | 中国人民解放军63921部队 | 一种时钟源及其信号处理的方法 |
| EP2902866A1 (en) * | 2014-02-04 | 2015-08-05 | Hittite Microwave Corporation | System ready in a clock distribution chip |
| CN104980150A (zh) * | 2014-04-09 | 2015-10-14 | 许文 | 一种基于fpga的时钟频率调整锁相方法 |
| CN103913987A (zh) * | 2014-04-26 | 2014-07-09 | 广西电网公司电力科学研究院 | Gps授时***及其获得精确时间基准的方法 |
| CN207691782U (zh) * | 2017-11-10 | 2018-08-03 | 新港海岸(北京)科技有限公司 | 基于锁相回路的时钟产生电路以及锁相回路电路 |
| CN109495203A (zh) * | 2018-12-28 | 2019-03-19 | 浙江赛思电子科技有限公司 | 一种ptp从钟的恢复*** |
| CN110781121A (zh) * | 2019-11-07 | 2020-02-11 | 江苏芯盛智能科技有限公司 | 一种参考时钟源配置方法与端设备 |
Non-Patent Citations (2)
| Title |
|---|
| S. RUSU等: ""Clock generation and distribution for the first IA-64 microprocessor"", 《2000 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS》 * |
| 师启军 等: ""高精度PCI授时板卡的设计与实现"", 《计算机应用》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113644910B (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI463804B (zh) | 時脈資料回復電路 | |
| EP1721388B1 (en) | Fractional frequency synthesizer | |
| US7994867B2 (en) | Oscillator control apparatus | |
| US7786811B2 (en) | Phase locked loop with adaptive filter for DCO synchronization | |
| US20150002198A1 (en) | Digital phase locked loop with reduced convergence time | |
| TWI332763B (en) | Usb device, frequency auto-locking device and frequency auto-locking method | |
| CN109639238B (zh) | 一种无源晶振驱动调控的方法、装置、设备及存储介质 | |
| US7605629B2 (en) | Adjusting circuit and method for delay circuit | |
| JP2006191372A (ja) | デュアルループｐｌｌおよび逓倍クロック発生装置 | |
| CN115575718A (zh) | 一种基于延迟锁相环路的电容检测方法及电容检测电路 | |
| US7015763B1 (en) | Digital tuning of a voltage controlled oscillator of a phase locked loop | |
| CN113644910B (zh) | 一种基于标准频率信号的时钟生成方法及*** | |
| CN115118252A (zh) | 占空比校正装置及占空比校正方法 | |
| JP4405711B2 (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
| US8564344B2 (en) | Phase-locked loop control voltage determination | |
| CN112615589A (zh) | 环形振荡器频率调整方法、装置、存储介质及设备 | |
| CN111490777B (zh) | 一种晶振频率检测处理方法及装置、逻辑器件、存储介质 | |
| CN108063619A (zh) | 原子频标频率修正装置及原子频标 | |
| US20230384738A1 (en) | Time to digital converter (tdc) circuit with self-adaptive time granularity and related methods | |
| JP2003032107A (ja) | 位相同期回路 | |
| CN110061738B (zh) | 一种全数字锁相环电路 | |
| US9337851B2 (en) | Phase locked loop circuit equipped with unity gain bandwidth adjustment | |
| CN110876178A (zh) | 32k时钟的校准方法及装置 | |
| EP4152617A1 (en) | Monitoring circuit of phase locked loop and operating method thereof | |
| JPH03216025A (ja) | 並列直列変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |