CN113629071B - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113629071B CN113629071B CN202110828079.7A CN202110828079A CN113629071B CN 113629071 B CN113629071 B CN 113629071B CN 202110828079 A CN202110828079 A CN 202110828079A CN 113629071 B CN113629071 B CN 113629071B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- substrate
- metal
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims abstract description 178
- 239000002184 metal Substances 0.000 claims abstract description 178
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000004378 air conditioning Methods 0.000 claims 4
- 239000012528 membrane Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 abstract description 21
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 10
- 229920000620 organic polymer Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- -1 phosphorus ion Chemical class 0.000 description 4
- 229920000058 polyacrylate Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
一种阵列基板及显示面板。所述阵列基板包括：基板、依次设置在所述基板上的第一金属层、第一缓冲层、有源层、栅极绝绝层、第二金属层、第一绝绝层、第三金属层与第一平坦层。所述第一金属层通过所述第二金属层的桥接层与所述有源层的第一掺掺区电性连接，且所述第三金属层与所述有源层的第二掺掺区电性连接。本申请的阵列基板藉由层迭设置的第一金属层、第二金属层及第三金属层，减小了薄膜晶体管的尺寸，从而提高了像素密度。
Description
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及显示面板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示面板中的主流。特别是低温多晶硅(LowTemperature Poly-Silicon，LTPS)显示技术，由于其具有高载流子迁移率可以使晶体管获得更高的开关电流比，因此在满足要求的充电电流条件下，每个晶体管可以更加小尺寸化，增加每个像素透光区，提高面板开口率，改善面板亮点和高分辨率，降低面板功耗，从而获得更好的视觉体验。
然而，多晶硅制程复杂，制作精度要求高，晶体管的小尺寸化受到制作精度的限制，进而像素密度(Pixel Per Inch，PPI)的提升受到限制。
发明内容
本申请的目的在于，提供一种阵列基板及显示面板，用于解决现有技术中像素密度的提升受到限制的技术问题。
为了解决上述问题，本申请提供一种阵列基板，包括：基板；第一金属层，所述第一金属层设置在所述基板上；第一缓冲层，所述第一缓冲层设置在所述第一金属层上；有源层，所述有源层设置在所述第一缓冲层上且包括通道区、第一掺杂区及第二掺杂区，所述通道区连接于所述第一掺杂区和所述第二掺杂区之间；栅极绝缘层，所述栅极绝缘层设置在有源层上；第二金属层，所述第二金属层设置在所述栅极绝缘层上且包括间隔设置的桥接层与栅极；第一绝缘层，所述第一绝缘层设置在所述第二金属层上；及第三金属层，所述第三金属层设置在所述第一绝缘层上；
其中，所述第一金属层通过所述桥接层与所述第一掺杂区电性连接，且所述第三金属层与所述第二掺杂区电性连接。
在一些实施例中，所述栅极在所述基板上的正投影至少部分落入所述第一金属层在所述基板上的正投影范围内及所述第三金属层在所述基板上的正投影范围内。
在一些实施例中，所述阵列基板还包括：第一平坦层，设置在所述第三金属层上，并设有暴露所述第三金属层的第一开口；及填充层，设置在所述第一平坦层上，并填充所述第一开口；
其中，所述填充层的对应于所述第一开口的部分的顶部与所述填充层的其他部分的顶部的高度差小于所述第一开口的深度。
在一些实施例中，所述填充层包括：第一电极层，所述第一电极层设置在所述第一平坦层上，通过所述第一开口电性连接于所述第三金属层；第二绝缘层，所述第二绝缘层设置在所述第一电极层上；第二电极层，所述第二电极层设置在所述第二绝缘层上，并对应于所述第一开口定义有第二开口；及第二平坦层，所述第二平坦层设置在所述第二电极层上，并位于所述第二开口内。
在一些实施例中，所述桥接层通过贯穿所述栅极绝缘层与所述第一缓冲层的第一通孔与所述第一金属层电性连接，且通过贯穿所述栅极绝缘层的第二通孔与所述第一掺杂区电性连接；且所述第三金属层通过贯穿所述第一绝缘层及所述栅极绝缘层的第三通孔与所述第二掺杂区电性连接。
在一些实施例中，所述阵列基板还包括：金属屏蔽层，所述金属屏蔽层设置在所述第一缓冲层与所述有源层之间；及第二缓冲层，所述第二缓冲层位于所述有源层和所述金属屏蔽层之间，并覆盖所述金属屏蔽层与所述第一缓冲层。
在一些实施例中，所述通道区在所述基板上的正投影落入所述金属屏蔽层在所述基板上的正投影范围内。
在一些实施例中，所述栅极在所述基板上的正投影与所述通道区在所述基板上的正投影完全重合，且所述第三金属层在所述基板上的正投影落入所述第一金属层在所述基板上的正投影范围内。
本申请还提供一种显示面板，包括阵列基板、彩膜基板及设置在所述阵列基板与所述彩膜基板之间的液晶层，其中，所述阵列基板为上述任一所述的阵列基板。
本申请的有益效果为，本申请的阵列基板及显示面板通过将所述第一金属层通过所述桥接层与所述第一掺杂区电性连接，可节省常规结构中的数据线占据的空间，降低子像素尺寸，提高像素密度；且通过将所述第一金属层、所述第二金属层及所述第三金属层层迭设置，亦即使源极、栅极与漏极层迭设置而可进一步减小薄膜晶体管的尺寸，提高像素密度，进而提高产品竞争力。
另外，藉由设置所述第一平坦层，可以缓解所述第一金属层、所述第二金属层及所述第三金属层层迭设置所造成的高低不平，进而降低液晶漏光的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例中阵列基板的结构示意图；
图2为本申请实施例中阵列基板的制备方法的流程图；
图3至图5为本申请实施例中阵列基板的制备方法中各步骤的结构示意图；
图6为本申请实施例中液晶显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现结合具体实施例对本申请的技术方案进行描述。
如图1所示，本申请提供一种阵列基板1，其包括多个薄膜晶体管。每个薄膜晶体管包括：基板10、设置在所述基板10上的第一金属层30、设置在所述第一金属层30上的第一缓冲层40、设置在所述第一缓冲层40上的有源层70、设置在所述有源层70上的栅极绝缘层80、设置在所述栅极绝缘层80上的第二金属层90、设置在所述第二金属层90上的第一绝缘层100及设置在所述第一绝缘层100上的第三金属层110。
其中，所述有源层70包括通道区71、第一掺杂区72及第二掺杂区73，所述通道区71连接于所述第一掺杂区72和所述第二掺杂区73之间；所述第二金属层90包括间隔设置的桥接层91与栅极92。所述第一金属层30通过所述桥接层91与所述第一掺杂区72电性连接，且所述第三金属层110与所述第二掺杂区73电性连接。
具体而言，所述第一金属层30包括源极；在本实施例中，图1所示的第一金属层30即图案化后的源极，因此所述源极的标号可与所述第一金属层相同。所述第三金属层110包括漏极；在本实施例中，图1所示的第三金属层110即图案化后的漏极，因此所述漏极的标号可与所述第三金属层相同。
其中，所述有源层70是先制备非晶硅层，对非晶硅层进行退火处理形成多晶硅层，然后在对应所述第一掺杂区72及第二掺杂区73的位置进行离子掺杂以导体化形成所述第一掺杂区72及第二掺杂区73，而中间则形成所述通道区71。所述掺杂用的离子可为磷离子或硼离子，本申请不限于此。
本申请的阵列基板通过将所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置，亦即，使所述源极30、所述栅极92与所述漏极110层迭设置，而可减小薄膜晶体管的尺寸，增加像素密度，进而提高产品竞争力。
可以理解的是，本申请的阵列基板1由于将所述薄膜晶体管的源极30、栅极92与漏极110层迭设置，使得所述源极30、所述栅极92与所述漏极110具有重迭的面积，因此可以减小薄膜晶体管的尺寸，进而增加像素密度。
进一步地，所述第一缓冲层40、所述栅极绝缘层80及所述第一绝缘层100的材料包括无机材料，例如氮化硅、氧化硅等，但本申请不限于此。
进一步地，所述阵列基板1还包括：设置在所述第三金属层110上的第一平坦层120，所述第一平坦层120的材料包括有机聚合物，较佳为具有优异流平性的有机聚合物，例如聚丙烯酸酯或聚酰亚胺，但本申请不限于此。
因此，本申请的阵列基板1藉由设置所述第一平坦层120，可以缓解所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置所造成的高低不平，进而降低液晶漏光的问题。
具体而言，由于所述第一金属层30、所述第二金属层90及所述第三金属层110的层迭设置，造成此层迭结构相较其两侧仅有所述第一缓冲层40、所述栅极绝缘层80及所述第一绝缘层100等无机层具有较高的水平面而产生表面不平坦的现象；因此，设置于所述阵列基板1上方的液晶层2中的液晶受到该表面不平坦的影响，在无电场作用时仍会发生偏转而造成漏光。而本申请的阵列基板1藉由在所述第三金属层110上设置所述第一平坦层120，进而可以缓解所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置所造成的高低不平，而降低液晶漏光的问题。
在本申请的一种实施例中，所述栅极92在所述基板10上的正投影落入所述第一金属层30在所述基板10上的正投影范围内及所述第三金属层110在所述基板10上的正投影范围内。
较佳地，所述栅极92在所述基板10上的正投影与所述通道区71在所述基板10上的正投影完全重合，且所述第三金属层110在所述基板10上的正投影落入所述第一金属层30在所述基板10上的正投影范围内。
可以理解的是，藉由将所述源极30、所述栅极92与所述漏极110重合的面积最大化，而可进一步减小所述薄膜晶体管的尺寸，进而进一步增加像素密度。
在本申请的一种实施例中，所述阵列基板1还包括金属屏蔽层50及第二缓冲层60。所述金属屏蔽层50设置在所述第一缓冲层40与所述有源层70之间；所述第二缓冲层60覆盖所述金属屏蔽层50与所述第一缓冲层40。
所述第二缓冲层60的材料包括无机材料，例如氮化硅、氧化硅等，但本申请不限于此。
所述金属屏蔽层50用以屏蔽所述第一金属层30，以避免所述第一金属层30的电压影响所述有源层70的通道区71而造成所述薄膜晶体管失效。
应注意的是，所述通道区71在所述基板10上的正投影落入所述金属屏蔽层50在所述基板10上的正投影范围内。亦即，所述金属屏蔽层50的左右两侧边至少与所述通道区71的两侧齐平，所述金属屏蔽层50的左右两侧边亦可对应于所述第一掺杂区72及所述第二掺杂区73内，进而有效避免所述第一金属层30的电压影响所述有源层70的通道区71而造成所述薄膜晶体管失效。
在本申请的一种实施例中，所述第一金属层30、所述金属屏蔽层50及所述第二金属层90的材料包括耐高温金属材料，具体例如Mo、Ti、Al或其合金，但本申请不限于此。所述第三金属层110的材料可为Ti/Al/Ti或Mo/Al/Mo等。
在本申请的一种实施例中，所述桥接层91通过贯穿所述栅极绝缘层80、所述第二缓冲层60与所述第一缓冲层40的第一通孔911与所述第一金属层30电性连接，且通过贯穿所述栅极绝缘层80的第二通孔912与所述第一掺杂区72电性连接；且所述第三金属层110通过贯穿所述第一绝缘层100及所述栅极绝缘层80的第三通孔111与所述第二掺杂区73电性连接。
较佳地，所述第一通孔911、所述第二通孔912与所述第三通孔111在所述基板10上的正投影皆落入所述第一金属层30在所述基板10上的正投影范围内；且所述桥接层91在所述基板10上的正投影亦落入所述第一金属层30在所述基板10上的正投影范围内。
可以理解的是，藉由将所述源极30与所述桥接层91重合的面积最大化，而可进一步减小所述薄膜晶体管的尺寸，进而进一步增加像素密度。
进一步地，所述第一平坦层120设有暴露所述第三金属层110的第一开口121，所述阵列基板1还包括：填充层(130、140、150、160)，设置在所述第一平坦层120上，并填充所述第一开口121；
其中，所述填充层的对应于所述第一开口121的部分的顶部与所述填充层其他部分的顶部的高度差小于所述第一开口121的深度。
进一步地，所述填充层包括：第一电极层130，所述第一电极层130设置在所述第一平坦层120上，通过所述第一开口121电性连接于所述第三金属层110；第二绝缘层140，所述第二绝缘层140设置在所述第一电极层130上；第二电极层150，所述第二电极层150设置在所述第二绝缘层140上，并对应于所述第一开口121定义有第二开口151；及第二平坦层160，所述第二平坦层160设置在所述第二电极层150上，并位于所述第二开口151内。
其中，所述第一电极层130及所述第二电极层150的材料可为氧化铟锡(IndiumTin Oxide，ITO)；所述第二绝缘层140的材料包括无机材料，例如氮化硅、氧化硅等；所述第二平坦层160的材料包括有机聚合物，较佳为具有优异流平性的有机聚合物，例如聚丙烯酸酯或聚酰亚胺，但本申请不限于此。
具体而言，所述第一电极层130通过所述第一开口121与所述第三金属层110电性连接而达成与所述薄膜晶体管的电性连接，进而驱动所述液晶层2中的液晶偏转而达成显示。
然而，由于在所述第一平坦层120开设有所述第一开口121，所述第二电极层150沉积后，在对应所述第一开口121的位置上，其表面具有相较所述第一开口121两侧较低的水平面而产生表面不平坦的现象；因此，设置于所述第二电极层150上方的液晶层2中的液晶受到该表面不平坦的影响，在无电场作用时仍会发生偏转而造成漏光。而本申请的阵列基板1藉由在所述第二电极层150上设置所述第二平坦层160，进而可以进一步缓解所述第一开口121所造成的高低不平，而降低液晶漏光的问题。
在本申请的一种实施例中，所述阵列基板1还可包括第三绝缘层20。所述第三绝缘层20设置于所述基板10与所述第一金属层30之间，以进一步避免外界水氧从所述基板10与所述第一金属层30之间的缝隙入侵而造成所述阵列基板1失效。
请参阅图1至图5，本申请进一步提供一种阵列基板1的制备方法。所述阵列基板1包括多个薄膜晶体管，为了简化，本申请的图式仅示出一个薄膜晶体管。
所述方法包括下列步骤：
S1：在基板10上形成第一金属层30并图案化所述第一金属层30以形成源极30。如图3所示，所述第一金属层30即图案化后的源极30，因此所述源极的标号可与所述第一金属层相同。
其中，在形成所述第一金属层30之前，所述方法还可包括在所述基板10上形成第三绝缘层20。所述第三绝缘层20设置于所述基板10与所述第一金属层30之间，以进一步避免外界水氧从所述基板10与所述第一金属层30之间的缝隙入侵而造成所述阵列基板1失效。
S2：依次在所述第一金属层30上形成第一缓冲层40、有源层70、栅极绝缘层80、第二金属层90、第一绝缘层100、第三金属层110及第一平坦层120。
其中，所述有源层70图案化形成通道区71、第一掺杂区72及第二掺杂区73，所述第二金属层90图案化形成桥接层91与栅极92，所述第三金属层110图案化形成漏极110。如图4所示，所述第三金属层110即图案化后的漏极110，因此所述漏极的标号可与所述第三金属层相同。
所述第一金属层30通过所述桥接层91与所述第一掺杂区72电性连接，且所述第三金属层110与所述第二掺杂区73电性连接。
在本申请的制备方法的一种实施例中，所述有源层70是先制备非晶硅层，对非晶硅层进行退火处理形成多晶硅层，然后在对应所述第一掺杂区72及第二掺杂区73的位置进行离子掺杂以导体化形成所述第一掺杂区72及第二掺杂区73，而中间则形成所述通道区71。所述掺杂用的离子可为磷离子或硼离子。在其他实施例中，所述有源层70的制备方法还可为所属技术领域中其他熟知的方法，在此不具体限定。
本申请的阵列基板的制备方法通过将所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置，亦即，使所述源极30、所述栅极92与所述漏极110层迭设置，而可减小薄膜晶体管的尺寸，增加像素密度，进而提高产品竞争力。
进一步地，所述第一缓冲层40、所述栅极绝缘层80及所述第一绝缘层100的材料包括无机材料，例如氮化硅、氧化硅等，但本申请不限于此。所述第一平坦层120的材料包括有机聚合物，较佳为具有优异流平性的有机聚合物，例如聚丙烯酸酯或聚酰亚胺，但本申请不限于此。
因此，本申请的阵列基板的制备方法藉由在所述第三金属层110上设置所述第一平坦层120，可以缓解所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置所造成的高低不平，进而降低液晶漏光的问题。
在本申请的阵列基板的制备方法中，所述栅极92在所述基板10上的正投影落入所述第一金属层30在所述基板10上的正投影范围内及所述第三金属层110在所述基板10上的正投影范围内。
较佳地，所述栅极92在所述基板10上的正投影与所述通道区71在所述基板10上的正投影完全重合，且所述第三金属层110在所述基板10上的正投影落入所述第一金属层30在所述基板10上的正投影范围内。
可以理解的是，本申请的阵列基板的制备方法藉由将所述源极30、所述栅极92与所述漏极110重合的面积最大化，而可进一步减小所述薄膜晶体管的尺寸，进而进一步增加像素密度。
在本申请的一种实施例中，在形成所述有源层70之前，所述方法还包括在所述第一缓冲层40上形成金属屏蔽层50，且覆盖第二缓冲层60在所述金属屏蔽层50上。
所述第二缓冲层60的材料包括无机材料，例如氮化硅、氧化硅等，但本申请不限于此。
所述金属屏蔽层50用以屏蔽所述第一金属层30，以避免所述第一金属层30的电压影响所述有源层70的通道区71而造成所述薄膜晶体管失效。
应注意的是，所述通道区71在所述基板10上的正投影落入所述金属屏蔽层50在所述基板10上的正投影范围内。亦即，所述金属屏蔽层50的左右两侧边至少与所述通道区71的两侧齐平，所述金属屏蔽层50的左右两侧边亦可对应于所述第一掺杂区72及所述第二掺杂区73内，进而有效避免所述第一金属层30的电压影响所述有源层70的通道区71而造成所述薄膜晶体管失效。
在本申请的一种实施例中，所述第一金属层30、所述金属屏蔽层50及所述第二金属层90的材料包括耐高温金属材料，具体例如Mo、Ti、Al或其合金，但本申请不限于此。所述第三金属层110的材料可为Ti/Al/Ti或Mo/Al/Mo等。
在本申请的一种实施例中，在形成所述栅极绝缘层80后，所述方法还包括在所述栅极绝缘层80上开设第一通孔911，使所述第一通孔911贯穿所述栅极绝缘层80、所述第二缓冲层60与所述第一缓冲层40至所述第一金属层30上；以及在所述栅极绝缘层80上开设第二通孔912，使所述第二通孔912贯穿所述栅极绝缘层80至所述第一掺杂区72上。所述桥接层91通过所述第一通孔911与所述第一金属层30电性连接，且通过所述第二通孔912与所述第一掺杂区72电性连接。
在本申请的一种实施例中，在形成所述第一绝缘层100后，所述方法还包括在所述第一绝缘层100上开设第三通孔111，使所述第三通孔111贯穿所述第一绝缘层100及所述栅极绝缘层80至所述第二掺杂区73上。所述第三金属层110通过所述第三通孔111与所述第二掺杂区73电性连接。
较佳地，所述第一通孔911、所述第二通孔912与所述第三通孔111在所述基板10上的正投影皆落入所述第一金属层30在所述基板10上的正投影范围内；且所述桥接层91在所述基板10上的正投影亦落入所述第一金属层30在所述基板10上的正投影范围内。
可以理解的是，藉由将所述源极30与所述桥接层91重合的面积最大化，而可进一步减小所述薄膜晶体管的尺寸，进而进一步增加像素密度。
进一步地，参阅图5及图1，本申请的阵列基板的制备方法还包括下列步骤：
S3：在所述第一平坦层120上依序形成第一电极层130、第二绝缘层140、第二电极层150及第二平坦层160。
其中，在形成所述第一电极层130之前，所述方法还包括将所述第一平坦层120开设第一开口121以曝露出部分所述第三金属层110。所述第一电极层130通过所述第一开口121与所述第三金属层110电性连接，且所述第二平坦层160对应所述第一开口121而设置。
其中，所述第一电极层130及所述第二电极层150的材料可为氧化铟锡(IndiumTin Oxide，ITO)；所述第二绝缘层140的材料包括无机材料，例如氮化硅、氧化硅等；所述第二平坦层160的材料包括有机聚合物，较佳为具有优异流平性的有机聚合物，例如聚丙烯酸酯或聚酰亚胺，但本申请不限于此。
具体而言，所述第一电极层130通过所述第一开口121与所述第三金属层110电性连接而达成与所述薄膜晶体管的电性连接，进而驱动所述液晶层2中的液晶偏转而达成显示。
然而，由于在所述第一平坦层120开设有所述第一开口121，所述第二电极层150沉积后，在对应所述第一开口121的位置上，其表面具有相较所述第一开口121两侧较低的水平面而产生表面不平坦的现象；因此，设置于所述第二电极层150上方的液晶层2中的液晶受到该表面不平坦的影响，在无电场作用时仍会发生偏转而造成漏光。而本申请的阵列基板的制备方法藉由在所述第二电极层150上设置所述第二平坦层160，进而可以进一步缓解所述第一开口121所造成的高低不平，而降低液晶漏光的问题。
如图6所示，本申请更提供了一种显示面板，包括阵列基板、彩膜基板及设置在所述阵列基板与所述彩膜基板之间的液晶层，其中，所述阵列基板为上述任一所述的阵列基板。具体而言，所述显示面板可为液晶显示面板1000，所述液晶显示面板1000包括依次层迭设置的上述实施例所述的阵列基板1、液晶层2及彩膜基板3。所述液晶显示面板较佳为横向电场效应液晶显示面板(In-Plane-Switching Liquid Crystal Display Panel)，亦即为IPS模式液晶显示面板。一般IPS模式液晶显示面板的像素密度为500至600PPI，而本申请的液晶显示面板1000藉由包括所述阵列基板1，其像素密度可高于1000PPI以上。
综上所述，本申请所提供的阵列基板、其制备方法与显示面板具有下列有益效果：
通过将所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置，亦即，使所述源极30、所述栅极92与所述漏极110层迭设置，而可减小薄膜晶体管的尺寸，增加像素密度，进而提高产品竞争力。
藉由在所述第三金属层110上设置所述第一平坦层120，可以缓解所述第一金属层30、所述第二金属层90及所述第三金属层110层迭设置所造成的高低不平，进而降低液晶漏光的问题。
进一步地，在所述第二电极层150上设置所述第二平坦层160，进而可以进一步缓解所述第一开口121所造成的高低不平，而降低液晶漏光的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (9)
1.一种阵列基板，其特征在于，包括：
基板；
第一金属层，所述第一金属层设置在所述基板上；
第一缓冲层，所述第一缓冲层设置在所述第一金属层上；
有源层，所述有源层设置在所述第一缓冲层上且包括通道区、第一掺杂区及第二掺杂区，所述通道区连接于所述第一掺杂区和所述第二掺杂区之间；
栅极绝缘层，所述栅极绝缘层设置在有源层上；
第二金属层，所述第二金属层设置在所述栅极绝缘层上且包括间隔设置的桥接层与栅极；
第一绝缘层，所述第一绝缘层设置在所述第二金属层上；
第三金属层，所述第三金属层设置在所述第一绝缘层上；
金属屏蔽层，所述金属屏蔽层设置在所述第一缓冲层与所述有源层之间；及
第二缓冲层，所述第二缓冲层位于所述有源层和所述金属屏蔽层之间，并覆盖所述金属屏蔽层与所述第一缓冲层；
其中，所述第一金属层通过所述桥接层与所述第一掺杂区电性连接，且所述第三金属层与所述第二掺杂区电性连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极在所述基板上的正投影至少部分落入所述第一金属层在所述基板上的正投影范围内及所述第三金属层在所述基板上的正投影范围内。
3.根据权利要求1或2所述的阵列基板，其特征在于，还包括：
第一平坦层，设置在所述第三金属层上，并设有暴露所述第三金属层的第一开口；及
填充层，设置在所述第一平坦层上，并填充所述第一开口；
其中，所述填充层的对应于所述第一开口的部分的顶部与所述填充层的其他部分的顶部的高度差小于所述第一开口的深度。
4.根据权利要求3所述的阵列基板，其特征在于，所述填充层包括:
第一电极层，所述第一电极层设置在所述第一平坦层上，通过所述第一开口电性连接于所述第三金属层；
第二绝缘层，所述第二绝缘层设置在所述第一电极层上；
第二电极层，所述第二电极层设置在所述第二绝缘层上，并对应于所述第一开口定义有第二开口；及
第二平坦层，所述第二平坦层设置在所述第二电极层上，并位于所述第二开口内。
5.根据权利要求1所述的阵列基板，其特征在于，所述通道区在所述基板上的正投影落入所述金属屏蔽层在所述基板上的正投影范围内。
6.根据权利要求2所述的阵列基板，其特征在于，所述栅极在所述基板上的正投影与所述通道区在所述基板上的正投影完全重合，且所述第三金属层在所述基板上的正投影落入所述第一金属层在所述基板上的正投影范围内。
7.根据权利要求1所述的阵列基板，其特征在于，所述桥接层通过贯穿所述栅极绝缘层与所述第一缓冲层的第一通孔与所述第一金属层电性连接，且通过贯穿所述栅极绝缘层的第二通孔与所述第一掺杂区电性连接；且
所述第三金属层通过贯穿所述第一绝缘层及所述栅极绝缘层的第三通孔与所述第二掺杂区电性连接。
8.一种显示面板，包括阵列基板、彩膜基板及设置在所述阵列基板与所述彩膜基板之间的液晶层，其特征在于，所述阵列基板包括：
基板；
第一金属层，所述第一金属层设置在所述基板上；
第一缓冲层，所述第一缓冲层设置在所述第一金属层上；
有源层，所述有源层设置在所述第一缓冲层上且包括通道区、第一掺杂区及第二掺杂区，所述通道区连接于所述第一掺杂区和所述第二掺杂区之间；
栅极绝缘层，所述栅极绝缘层设置在有源层上；
第二金属层，所述第二金属层设置在所述栅极绝缘层上且包括间隔设置的桥接层与栅极；
第一绝缘层，所述第一绝缘层设置在所述第二金属层上；
第三金属层，所述第三金属层设置在所述第一绝缘层上；
金属屏蔽层，所述金属屏蔽层设置在所述第一缓冲层与所述有源层之间；及
第二缓冲层，所述第二缓冲层位于所述有源层和所述金属屏蔽层之间，并覆盖所述金属屏蔽层与所述第一缓冲层；
其中，所述第一金属层通过所述桥接层与所述第一掺杂区电性连接，且所述第三金属层与所述第二掺杂区电性连接。
9.根据权利要求8所述的显示面板，其特征在于，所述栅极在所述基板上的正投影至少部分落入所述第一金属层在所述基板上的正投影范围内及所述第三金属层在所述基板上的正投影范围内。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110828079.7A CN113629071B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板及显示面板 |
| US17/600,321 US11796847B2 (en) | 2021-07-22 | 2021-08-19 | Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel |
| PCT/CN2021/113410 WO2023000422A1 (zh) | 2021-07-22 | 2021-08-19 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110828079.7A CN113629071B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113629071A CN113629071A (zh) | 2021-11-09 |
| CN113629071B true CN113629071B (zh) | 2023-09-26 |
Family
ID=78380503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110828079.7A Active CN113629071B (zh) | 2021-07-22 | 2021-07-22 | 阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113629071B (zh) |
| WO (1) | WO2023000422A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114360384B (zh) * | 2022-01-13 | 2023-01-10 | 武汉华星光电技术有限公司 | 一种阵列基板及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847436A (zh) * | 2009-03-24 | 2010-09-29 | 中国科学院物理研究所 | 一种基于垂直晶体管的磁性多层膜随机存储器 |
| CN109697958A (zh) * | 2019-01-10 | 2019-04-30 | 昆山国显光电有限公司 | 一种有机发光显示面板及有机发光显示装置 |
| CN112420784A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102486878B1 (ko) * | 2017-09-06 | 2023-01-11 | 삼성디스플레이 주식회사 | 박막트랜지스터를 포함하는 표시 장치 및 그 제조 방법 |
| CN109742158A (zh) * | 2019-01-31 | 2019-05-10 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置 |
| CN110071147A (zh) * | 2019-04-09 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| CN110164923B (zh) * | 2019-04-23 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN110649046B (zh) * | 2019-11-01 | 2022-11-25 | 京东方科技集团股份有限公司 | 像素结构及制作方法、阵列基板、显示面板 |
| CN112038325B (zh) * | 2020-08-20 | 2022-08-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN113097266A (zh) * | 2021-03-30 | 2021-07-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
-
2021
- 2021-07-22 CN CN202110828079.7A patent/CN113629071B/zh active Active
- 2021-08-19 WO PCT/CN2021/113410 patent/WO2023000422A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847436A (zh) * | 2009-03-24 | 2010-09-29 | 中国科学院物理研究所 | 一种基于垂直晶体管的磁性多层膜随机存储器 |
| CN109697958A (zh) * | 2019-01-10 | 2019-04-30 | 昆山国显光电有限公司 | 一种有机发光显示面板及有机发光显示装置 |
| CN112420784A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023000422A1 (zh) | 2023-01-26 |
| CN113629071A (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
| EP2741135B1 (en) | Tft-lcd array substrate | |
| US10466557B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| US20160126258A1 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
| CN105487315A (zh) | Tft阵列基板 | |
| CN103383946A (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| CN103499906A (zh) | 一种阵列基板、其制备方法及显示装置 | |
| WO2018126676A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 | |
| EP2991121B1 (en) | Array substrate, method for manufacturing array substrate and display device | |
| CN203521413U (zh) | 一种阵列基板及显示装置 | |
| CN105404062A (zh) | 阵列基板和显示装置 | |
| US10541287B2 (en) | Display substrate with uniform gate insulation structure | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN203422543U (zh) | 一种阵列基板和显示装置 | |
| CN105093756A (zh) | 液晶显示像素结构及其制作方法 | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| CN113629071B (zh) | 阵列基板及显示面板 | |
| CN204905257U (zh) | 阵列基板、显示装置 | |
| CN114005838B (zh) | 一种阵列基板和显示面板 | |
| CN105572981A (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| US11796847B2 (en) | Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel | |
| CN105702622A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| US20240162247A1 (en) | Displaying base plate and manufacturing method thereof, and displaying device | |
| CN220934081U (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |