CN105404062A - 阵列基板和显示装置 - Google Patents

Abstract

一种阵列基板和显示装置。该阵列基板包括衬底基板、设置于所述衬底基板上的绝缘层和分别设置于所述绝缘层两侧的第一电极层和第二电极层。第一电极层和第二电极层形成第一电极组，其包括条状的第一像素电极和条状的第二像素电极和条状的第一公共电极；第一像素电极和第二像素电极彼此绝缘、设置于第一电极层中并且在工作时被施加不同的电压；第一公共电极设置于所述第二电极层中，并且包括在从所述第一像素电极到第二像素电极的方向上设置于第一像素电极和第二像素电极之间的部分。该阵列基板可提高显示装置的透过率。

Description

阵列基板和显示装置

技术领域

本公开实施例涉及一种阵列基板和显示装置。

背景技术

液晶显示装置已经在监视器、电视、笔记本电脑等各领域得到了广泛的应用。液晶显示装置可以包括垂直电场型液晶显示装置和水平电场型液晶显示装置；在垂直电场型液晶显示装置中，像素电极和公共电极分别设置于液晶显示装置的阵列基板和对置基板上；在水平电场型液晶显示装置中，像素电极和公共电极都设置于液晶显示装置的阵列基板上。

边缘场开关(FringeFieldSwitching，FFS)技术是水平电场型液晶显示装置中常用的一种技术。采用该技术的液晶显示装置(即FFS模式液晶显示装置)包括设置于阵列基板的不同膜层中的公共电极和像素电极，通过公共电极和像素电极之间形成的边缘电场来控制液晶分子的偏转。

发明内容

本公开的至少一个实施例提供一种阵列基板和显示装置，以提高显示装置的透过率。

本公开的至少一个实施例提供了一种阵列基板，其包括衬底基板、设置于所述衬底基板上的绝缘层和设置于所述衬底基板上且分别设置于所述绝缘层两侧的第一电极层和第二电极层。所述第一电极层和所述第二电极层形成第一电极组，所述第一电极组包括条状的第一像素电极、条状的第二像素电极和条状的第一公共电极；所述第一像素电极和所述第二像素电极彼此绝缘、设置于所述第一电极层中并且在工作时被施加不同的电压；所述第一公共电极设置于所述第二电极层中，并且包括在从所述第一像素电极到所述第二像素电极的方向上设置于所述第一像素电极和所述第二像素电极之间的部分。

例如，在垂直于所述衬底基板的板面的方向上，所述第一公共电极与所述第一像素电极和所述第二像素电极可以都不交叠。

例如，所述阵列基板还可以包括多个像素单元，每个像素单元包括中部区和位于所述中部区周边的周边区。所述周边区中设置有分别位于所述绝缘层两侧的板状公共电极和板状像素电极，所述板状公共电极和所述板状像素电极在垂直于所述衬底基板的板面方向上交叠；或者所述周边区中设置有分别位于所述绝缘层两侧且在垂直于所述衬底基板的板面的方向上交叠的第一板状公共电极和第一板状像素电极、以及分别位于所述绝缘层两侧且在垂直于所述衬底基板的板面的方向上交叠的第二板状公共电极和第二板状像素电极，并且在从所述第一板状公共电极到所述第二板状公共电极的方向上，所述第一公共电极设置于所述第一板状公共电极和所述第二板状公共电极之间。

例如，每个像素单元还包括分别设置于所述每个像素单元相对的两侧的栅线。在与所述栅线的延伸方向垂直的方向上，所述板状公共电极和所述板状像素电极的尺寸与所述栅线之间的距离之比都可以为10％～15％；或者在与所述栅线的延伸方向垂直的方向上，所述第一板状公共电极和所述第二板状公共电极的尺寸之和以及所述第一板状像素电极和所述第二板状像素电极的尺寸之和与所述栅线之间的距离之比都可以为10％～15％。

例如，所述板状公共电极和所述板状像素电极的面积与所述像素单元的面积的百分比都可以为10％～15％；或者所述第一板状公共电极和所述第二板状公共电极的面积之和以及所述第一板状像素电极和所述第二板状像素电极的面积之和与所述像素单元的面积的百分比都可以为10％～15％。

例如，所述第一像素电极和所述第二像素电极可以设置于所述第一公共电极和所述衬底基板之间；所述第一电极层还可以包括在从所述第一像素电极到所述第二像素电极的方向上设置于所述第一像素电极和所述第二像素电极之间的条状的附加公共电极。

例如，所述附加公共电极可以与所述第一公共电极电连接。

例如，所述第一公共电极可以设置于所述衬底基板与所述第一像素电极和所述第二像素电极之间；所述第二电极层还可以包括与所述第一公共电极相绝缘的条状的附加像素电极。

例如，所述附加像素电极可以对应所述第一像素电极和所述第二像素电极中的至少一个。

例如，所述附加像素电极与所述第一像素电极或所述第二像素电极在工作中可以被施加相同的电压。

例如，在从所述第一像素电极到所述第二像素电极的方向上，所述第一像素电极与所述第二像素电极之间的距离与所述第一像素电极的宽度和第二像素电极的宽度之比都可以为1.6～5；和/或所述第一电极层和所述第二电极层形成多个所述第一电极组，在从所述第一像素电极到所述第二像素电极的方向上，相邻的第一电极组的第一公共电极之间的间距与所述第一公共电极的宽度之比可以为1.6～5。

例如，所述第一像素电极、所述第二像素电极以及所述第一公共电极的宽度都可以为2微米至10微米。

例如，所述第一电极层和所述第二电极层还可以形成第二电极组，所述第二电极组包括条状的第三像素电极、条状的第四像素电极以及条状的第二公共电极；所述第三像素电极和所述第四像素电极彼此绝缘、设置于所述第二电极层中并且被施加不同的电压；所述第二公共电极设置于所述第一电极层中，并且包括在从所述第三像素电极到所述第四像素电极的方向上设置于所述第三像素电极和所述第四像素电极之间的部分。

例如，所述第二公共电极在所述第二电极层上的正投影与所述第三像素电极和所述第四像素电极可以不交叠。

例如，所述阵列基板还可以包括相邻的第一像素单元和第二像素单元；所述第一像素单元内设置有所述第一电极组，所述第二像素单元内设置有所述第二电极组。

例如，所述第二电极组可以与所述第一电极组相邻。

例如，所述第四像素电极与所述第一像素电极可以被施加相同的电压；和/或所述第三像素电极与所述第二像素电极可以被施加相同的电压。

例如，当所述第四像素电极与所述第一像素电极被施加相同的电压时，在相邻的第一电极组和第二电极组中，所述第四像素电极位于所述第二公共电极的靠近所述第一电极组的一侧，并且所述第一像素电极位于所述第一公共电极的靠近所述第二电极组的一侧；当所述第三像素电极与所述第二像素电极被施加相同的电压时，在相邻的第一电极组和第二电极组中，所述第三像素电极位于所述第二公共电极的靠近所述第一电极组的一侧，并且所述第二像素电极位于所述第一公共电极的靠近所述第二电极组的一侧。

例如，所述第一公共电极和所述第二公共电极在工作中可以被施加相同的电压。

本公开至少一个实施例还提供一种显示装置，其包括本公开上述任一实施例所述的阵列基板。

本公开的实施例提供的阵列基板和显示装置，通过设计在工作中被施加不同电压值的两种像素电极，确保这两种像素电极与公共电极之间不仅存在边缘电场，还存在由于这两种像素电极之间的电压差异而引起的面内电场，从而可以提升显示装置的透过率。此外，由于公共电极与这两种像素电极的平面形状都为条状，因而可以减小这两种像素电极与公共电极之间的存储电容，以降低功耗。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。

图1A为一种FFS模式液晶显示装置的阵列基板的剖视示意图；

图1B为图1A的一种俯视示意图；

图2A是本公开一实施例中阵列基板的剖视示意图；

图2B是本公开一实施例中阵列基板的剖视示意图；

图2C是本公开一实施例中阵列基板的剖视示意图；

图3A是本公开一实施例中像素单元的俯视示意图；

图3B是图3A中沿A-A’和B-B’的剖视图；

图4A是本公开一实施例中像素单元的俯视示意图；

图4B是图4A中沿C-C’、D-D’和E-E’的剖视图；

图5是本公开一实施例中阵列基板的剖视示意图；

图6A是本公开一实施例中阵列基板的剖视示意图；

图6B是本公开一实施例中阵列基板的剖视示意图；

图7是本公开一实施例中阵列基板的剖视示意图；

图8是本公开一实施例中阵列基板的剖视示意图；

图9A是本公开一实施例中阵列基板的剖视示意图；

图9B是本公开一实施例中阵列基板的剖视示意图；

图10A是本公开一实施例中阵列基板的剖视示意图；

图10B是本公开一实施例中阵列基板的剖视示意图；

图11是本公开一实施例中显示装置的剖视示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1A为一种FFS(FringeFieldSwitching)模式液晶显示装置的阵列基板的剖视示意图，图1B为图1A的俯视示意图。如图1A和图1B所示，该FFS模式液晶显示装置的阵列基板包括分别设置于绝缘层03两侧的板状电极02和多个条状电极05，条状电极05的端部通过连接电极051彼此电连接。板状电极02和条状电极05中的一个为公共电极且另一个为像素电极。在FFS模式液晶显示装置的工作过程中，公共电极被施加公共电压，像素电极被施加像素电压，由于公共电压与像素电压之间存在电压差，从而公共电极与像素电极之间可形成边缘电场(FFS电场，如图1A中的虚线所示)，该边缘电场可用于控制液晶的偏转。

在研究中，本申请的发明人注意到，FFS模式液晶显示装置的发展趋势之一是追求高透过率以及降低产品功耗。目前提升FFS模式液晶显示产品透过率的方式大多是通过采用具有高透过率的材料来实现。

本公开实施例提供一种阵列基板和包括该阵列基板的显示装置，该阵列基板包括条状的第一公共电极以及在工作中被施加不同电压的条状的第一像素电极和条状的第二像素电极，第一像素电极和第二像素电极所在膜层与第一公共电极所在的膜层不同。

一方面，本公开实施例提供的阵列基板在工作过程中，可以同时形成第一像素电极和第二像素电极之间的水平电场，即IPS(In-PlaneSwitching)电场、以及第一像素电极和第二像素电极中的每个与第一公共电极之间的FFS电场。与图1A和图1B所示的阵列基板中只形成像素电极和公共电极之间的FFS电场的情形相比，包括本公开实施例提供的阵列基板的显示装置中，液晶的偏转可以得到有效控制，从而可以提高透过率。

另一方面，与图1A和图1B所示的情形相比，由于本公开实施例中的第一像素电极、第二像素电极和第一公共电极的平面形状都为条状，可以减小第一像素电极和第二像素电极中的每个与第一公共电极之间的在与阵列基板的板面垂直的方向上的重叠部分，从而可以减小存储电容，以降低阵列基板的功耗。

下面结合附图，对本公开实施例提供的阵列基板和显示装置进行详细描述。

第一实施例

如图2A所示，本实施例提供一种阵列基板10，其包括衬底基板11、设置于衬底基板11上的绝缘层13和设置于衬底基板11上且分别设置于绝缘层13两侧的第一电极层12和第二电极层15。第一电极层12和第二电极层15形成第一电极组16，第一电极组16包括条状的第一像素电极121、条状的第二像素电极122和条状的第一公共电极151；第一像素电极121和第二像素电极122彼此绝缘、设置于第一电极层12中并且在工作时被施加不同的电压以在第一像素电极121和第二像素电极122之间形成电压差；第一公共电极151设置于第二电极层15中，并且包括在从第一像素电极121到第二像素电极122的方向上设置于第一像素电极121和第二像素电极122之间的部分。

在该实施例提供的阵列基板的工作过程中，第一像素电极121和第二像素电极122被施加不同的像素电压，如图2A所示，第一像素电极121被施加第一像素电压P1，第二像素电极122被施加第二像素电极P2，以在第一像素电极121和第二像素电极122之间形成电压差，从而第一像素电极121和第二像素电极122之间可以形成IPS电场(如图2A中第一像素电极121和第二像素电极122之间的大致沿水平方向延伸的虚线所示)；第一公共电极151被施加恒定的第一公共电压C1，并且该第一公共电压C1与第一像素电极121和第二像素电极122所施加的像素电压P1、P2不同，使得第一像素电极121和第二像素电极122中的每个与第一公共电极151之间都可以形成电压差，从而形成FFS电场(如图2A中第一公共电极151与第一/二像素电极121/122之间的大致沿垂直方向延伸的虚线所示)。在包括该实施例提供的阵列基板的显示装置中，液晶在IPS电场和FFS电场的共同作用下可以有效地偏转，因而可以有效提高透过率。

例如，如图2A所示，在本实施例的至少一个示例提供的阵列基板10中，在垂直于衬底基板11的板面的方向上，第一公共电极151可以与第一像素电极121和第二像素电极122中的每个都不交叠。

例如，如图2B所示，本实施例的至少一个示例提供的阵列基板10中，在垂直于衬底基板11的板面的方向上，第一公共电极151也可与第一像素电极121和第二像素电极122中的至少一个部分地交叠。图2B以第一公共电极151与第一像素电极121和第二像素电极122都部分地垂直交叠为例进行说明。

与图2B所示方式相比，图2A所示方式中的第一公共电极151与第一像素电极121和第二像素电极122中的每个之间都不存在存储电容，从而更有利于降低功耗。

图2A以第一公共电极151设置于绝缘层13的靠近衬底基板11的一侧(即图2A中的下层)且第一像素电极121和第二像素电极122设置于绝缘层13的远离衬底基板11的一侧(即图2A中的上层)为例进行说明。图2B以第一公共电极151设置于绝缘层13的远离衬底基板11的一侧并且第一像素电极121和第二像素电极122设置于绝缘层13与衬底基板11之间为例进行说明。

在图2B所示的情形中，设置于下层的第一像素电极121和第二像素电极122之间形成的IPS电场的一部分被设置于上层的第一公共电极151遮挡；在图2A所示的情形中，由于第一像素电极121和第二像素电极122设置于上层，二者之间的IPS电场不会被设置于下层的第一公共电极151遮挡，因而图2A所示情形与图2B所示的情形相比具有更强的电场，因而更有利于高的透过率。

在图2A中，第一电极层12和第二电极层15之间设置有一层绝缘层13。当然，第一电极层12和第二电极层15之间也可以设置有多层绝缘层，例如图2B所示，还可以设置有钝化层14。第一电极层12与第二电极层15之间设置更多绝缘层时，这两个电极层之间的距离更远，因而更有利于减小存储电容。

例如，在该阵列基板10中，对第一像素电极121和第二像素电极122所施加的电压P1和P2的方向和/或大小可以不同。例如，第一像素电压P1与第二像素电压P2中的一个可以为正电压且另一个为负电压；或者，第一像素电压P1与第二像素电压P2可以都为正电压并且大小不同或者都为负电压并且大小不同。

为了使第一像素电极121与第一公共电极151之间形成的FFS电场以及第二像素电极122与第一公共电极151之间形成的FFS电场的强度一致且分布均匀，例如，第一像素电极121和第一公共电极151被施加电压的差(即P1与C1之间的差)的绝对值与第二像素电极122和第一公共电极151被施加电压的差(即P2与C1之间的差)的绝对值可以相等。例如，可以在第一像素电极121上施加+5V电压，在第二像素电极122上施加-5V电压，在第一公共电极151上施加0V电压。当然，本公开实施例中P1、P2和C1的设置并不限于此。

例如，在从第一像素电极121到第二像素电极122的方向上，第一像素电极121与第一公共电极151之间的距离可以等于第二像素电极122与第一公共电极151之间的距离。这样可以获得较高的透过率，而且有利于形成均匀分布的FFS电场。当然，本公开实施例包括但不限于此。

例如，第一像素电极121、第二像素电极122及第一公共电极151都可以采用透明导电材料制作，以避免影响开口率并有利于提高透过率。此外，第一、二像素电极和第一公共电极的宽度可以根据工艺能力进行一定范围内的调整，并通过设计不同的尺寸来尽量提高透过率。

例如，在本实施例的至少一个示例提供的阵列基板10中，如图2C所示，在从第一像素电极121到第二像素电极122的方向上，第一像素电极121与第二像素电极122之间的距离L1与第一像素电极121的宽度W1和第二像素电极的宽度W2之比都可以为1.6～5，优选为1.6～3；和/或第一电极层12和第二电极层15形成多个第一电极组16，在从第一像素电极121到第二像素电极122的方向上，相邻的第一电极组16的第一公共电极151之间的距离L2与第一公共电极151的宽度W0之比可以为1.6～5，优选为1.6～3。在该范围内可以获得较高的透过率。

例如，在本实施例的至少一个示例提供的阵列基板10中，第一像素电极121、第二像素电极122以及第一公共电极151的宽度W1、W2和W0都可以为2微米至10微米，优选为2微米至8微米。在该范围内可以获得较高的透过率。

在图1A和图1B所示的情形中，由于条状电极05与板状电极02的交叠部分较大，造成二者之间的存储电容较大，因此，将条状电极05电连接在一起且位于条状电极05周边的连接电极051的宽度应尽量设置得较小，以尽量减小该连接电极051与板状电极02之间的存储电容。

在本实施例提供的阵列基板中，由于第一/二像素电极与第一公共电极之间的交叠部分较小，甚至没有交叠，与图1A和图1B所示的情形相比，可以大大降低阵列基板的功耗、减小阵列基板上的开关元件(例如薄膜晶体管)的尺寸，从而可以实现在保证像素单元的开口率的前提下在像素单元的周边设置较大的存储电容。下面详细介绍本实施例提供的阵列基板中的存储电容的设置方式。

例如，如图3A和图3B所示，其中图3B是图3A中沿A-A’和B-B’的剖视图，本实施例的至少一个示例提供的阵列基板10还包括多个像素单元101(图3A中只示出了一个像素单元)，每个像素单元101包括中部区(如图3A中的区域M所示)和位于该中部区M周边的周边区(如图3A中的区域N所示)，周边区N中设置有分别设置于绝缘层13(如图3B所示)的两侧且在垂直于衬底基板11(如图3B所示)的板面的方向上交叠的板状公共电极21和板状像素电极22，以通过二者的交叠部分形成存储电容。

例如，板状公共电极21可以位于第一电极层12和第二电极层15中的一个中，并且板状像素电极22可以位于第一电极层12和第二电极层15中的另一个中。

图3B以板状公共电极21设置于第二电极层15中并且板状像素电极22设置于第一电极层12中为例进行说明。在这种情况下，为了简化结构，如图3A所示，条状的第一公共电极151可以与板状公共电极21一体形成，条状的第一像素电极121或第二像素电极122可以与板状像素电极22一体形成(图3A以第一像素电极121与板状像素电极22一体形成为例进行说明)。本公开实施例包括但不限于此。

例如，如图4A和图4B所示，其中图4B是图4A中沿C-C’、D-D’和E-E’的剖视图，本实施例的至少一个示例提供的阵列基板10包括多个像素单元(图4A中仅示出了一个像素单元)，每个像素单元101包括中部区(如图4A中的区域M所示)和位于该中部区M周边的周边区(如图4A中的区域N所示)，周边区N中设置有分别设置于绝缘层13(如图4B所示)的两侧且在垂直于衬底基板11(如图4B所示)的板面的方向上交叠的第一板状公共电极211和第一板状像素电极221(以通过二者的交叠部分形成第一存储电容)，以及分别设置于绝缘层13的两侧且在垂直于衬底基板11的板面的方向上交叠的第二板状公共电极212和第二板状像素电极222(以通过二者的交叠部分形成第二存储电容)，并且在从第一板状公共电极211到第二板状公共电极212的方向上，条状的第一公共电极151设置于第一板状公共电极211和第二板状公共电极212之间。

例如，第一板状公共电极211和第二板状公共电极212可以位于第一电极层12和第二电极层中15的一个中，第一板状像素电极221和第二板状像素电极222可以位于第一电极层12和第二电极层15中的另一个中。

图4B以第一板状公共电极211和第二板状公共电极212设置于第二电极层15中，并且第一板状像素电极221和第二板状像素电极222设置于第一电极层12中为例进行说明。在这种情况下，为了简化结构，如图4A所示，条状的第一公共电极151可以与第一、二板状公共电极211、212一体形成，条状的第一像素电极121或第二像素电极122可以与第一板状像素电极221和第二板状像素电极222中的至少一个一体形成(图4A以第一像素电极121与第一板状像素电极221一体形成且第二像素电极122与第二板状像素电极222一体形成为例进行说明)。本发明实施例包括但不限于此。

当图3A和图4A所示的阵列基板应用于显示装置时，阵列基板中像素单元的周边区通常对应显示装置包括的黑矩阵，也就是说，像素单元的上述周边区是非显示区，这样上述板状的电极由于被黑矩阵遮挡而不会影响显示效果。

由于显示装置中的黑矩阵通常包括沿阵列基板的栅线方向延伸的第一部分以及沿阵列基板的数据线方向延伸的第二部分，并且由于阵列基板包括的控制各像素单元的开关元件(例如薄膜晶体管)通常设置在靠近栅线的位置处并且主要通过黑矩阵的沿栅线方向延伸的第一部分遮挡，因此，黑矩阵的第一部分的宽度通常大于其第二部分的宽度。在这种情况下，为了尽量避免影响阵列基板的开口率，可以将像素单元的上述周边区靠近栅线设置。

图3A和4A都以第一像素电极121、第二像素电极122和第一公共电极151为V形为例进行说明。但第一像素电极121、第二像素电极122和第一公共电极151的平面形状不局限于此，也可以为其他条状结构，例如直线形或圆弧状等。

在本公开实施例中，存储电容的大小可通过调整上述板状的电极的尺寸实现。

例如，在本实施例的至少一个示例提供的阵列基板10中，板状公共电极21和板状像素电极22的面积与像素单元101的面积的百分比都可以为10％～15％；或者第一板状公共电极211和第二板状公共电极212的面积之和以及第一板状像素电极221和第二板状像素电极222的面积之和与像素单元的面积的百分比都可以为10％～15％。

例如，如图3A所示，每个像素单元包括彼此相对的栅线18a和彼此相对的数据线18b，栅线18a和数据线18b限定的区域为像素单元，在这种情况下，上述像素单元101的面积为栅线18a与数据线18b限定的区域的面积。

例如，如图3A所示，在本实施例提供的阵列基板10中，在与栅线18a的延伸方向相垂直的方向上，板状公共电极21和板状像素电极22的尺寸与栅线18a之间的距离H之比都可以为10％～15％。图3A中以板状公共电极21和板状像素电极22的尺寸都为h0为例进行说明。本公开实施例包括但不限于此。

或者，如图4A所示，在与栅线18a的延伸方向相垂直的方向上，第一板状公共电极211和第二板状公共电极212的尺寸之和(h1与h2之和)以及第一板状像素电极221和第二板状像素电极222的尺寸之和(h1与h2之和)与栅线181之间的距离H之比都为10％～15％。图4A以第一板状公共电极211与第一板状像素电极221的尺寸都为h1且第二板状公共电极212与第二板状像素电极222的尺寸都为h2为例进行说明。本公开实施例包括但不限于此。

在本实施例提供的阵列基板中，第一像素电极121和第二像素电极122可以通过例如不同的部件，例如开关元件(例如薄膜晶体管)施加像素电压。例如，如图3A所示，第一像素电极121与第一薄膜晶体管19电连接，第二像素电极122与第二薄膜晶体管29电连接。第一薄膜晶体管19包括栅极191(其例如与栅线18a一体形成)、有源层192、源极193(其例如与数据线18b一体形成)和漏极194。第二薄膜晶体管29包括栅极291(其例如与栅线18a一体形成)、有源层292、源极293(其例如与数据线18b一体形成)和漏极294。本公开实施例包括但不限于此。

下面以图3A和图3B中的阵列基板为例说明本公开实施例提供的阵列基板的制作方法，该方法例如可以包括如下步骤。

步骤S01：在衬底基板11上沉积第一透明导电薄膜，例如氧化铟锡(ITO)薄膜，并利用例如光刻工艺对其进行图案化处理，以形成包括第一像素电极121、第二像素电极122和板状像素电极22的第一电极层12。

步骤S02：在衬底基板11上沉积栅金属薄膜，并利用例如光刻工艺对其进行图案化处理，以形成包括栅线18a和栅极191和291的栅金属层。

例如，在该步骤中，栅金属层还可以包括公共电极线(图中未示出)，公共电极线的延伸方向与栅线18a的延伸方向大致相同。

步骤S03：在衬底基板11上形成绝缘层13。

步骤S04：在衬底基板11上沉积有源层薄膜，并利用例如光刻工艺对其进行图案化处理，以形成有源层192和292。

步骤S05：在衬底基板11上沉积源漏金属薄膜，并利用例如光刻工艺对其进行图案化处理，以形成包括数据线18b、源极193和293、以及漏极194和294的源漏金属层。

在该步骤中，源极和漏极分别与有源层电连接，由此得到包括栅极、有源层、源极和漏极的薄膜晶体管19和29。

此外，例如，每个漏极可以通过绝缘层13中的过孔(图中未示出)与第一像素电极121或第二像素电极122电连接，并且每个待形成的第一电极组中的第一像素电极121和第二像素电极122与不同的薄膜晶体管的漏极电连接，以通过相应的漏极被施加不同的像素电压。

步骤S06：在衬底基板11上形成钝化层14。

步骤S07：在衬底基板11上沉积例如第二透明导电薄膜，例如氧化铟锡(ITO)薄膜，并利用例如光刻工艺对其进行图案化处理，以形成包括第一公共电极151和板状公共电极21的第二电极层15。

在该步骤中，例如，第一公共电极151可以通过贯穿绝缘层13和钝化层14的过孔(图中未示出)与公共电极线电连接。

此外，例如，第一、二电极层还可以采用其它透明的导电材料制作，例如IGZO(氧化铟镓锌)、IZO(氧化铟锌)等透明的金属氧化物材料。本公开实施例包括但不限于此。

例如，栅金属层和源漏金属层可采用铝、钼、钛、铜等金属或其合金制作，并且可以为单层或多层结构。本公开实施例包括但不限于此。

例如，有源层可以采用非晶硅、多晶硅或金属氧化物等半导体材料制作。本公开实施例包括但不限于此。

例如，绝缘层13和钝化层14可以采用硅的氧化物、硅的氮化物、硅的氮氧化物、铝的氧化物、铪的氧化物和树脂等绝缘材料中的一种或多种制作。本公开实施例包括但不限于此。

本实施例提供的阵列基板可以应用于液晶具有水平初始取向(即液晶的初始方向大致平行于阵列基板的板面)的液晶显示装置，这样有利于提高显示装置的透过率。当然，本公开实施包括但不限于此。

第二实施例

本实施例与第一实施例的区别在于，第一电极层还包括设置于第一像素电极和第二像素电极之间的条状的附加公共电极。下面结合附图进行详细介绍。

例如，如图5所示，在本实施例提供的阵列基板10中，第一像素电极121和第二像素电极122设置于第一公共电极151和衬底基板11之间；第一电极层121还包括在从第一像素电极121到第二像素电极122的方向上设置于第一像素电极121和第二像素电极122之间的条状的附加公共电极125。

在阵列基板工作的过程中，条状的附加公共电极125被施加附加公共电压C，以使附加公共电极125与第一像素电极121和第二像素电极122中的每个之间存在电压差，从而在附加公共电极125和第一像素电极121/第二像素电极122之间形成IPS电场(如图5中的虚线所示)，从而可以进一步提高透过率。

例如，第一像素电极121与附加公共电极125之间的电压差(P1与C之差)的绝对值可以与第二像素电极122与附加公共电极125之间的电压差(P2与C之差)的绝对值相等，这样有利于实现电场强度的均匀分布。

例如，附加公共电极125在垂直于衬底基板11的板面的方向上可以与第一公共电极151至少部分地交叠。这样有利于避免第一公共电极151遮挡第一/二像素电极121/122与附加公共电极125之间形成的IPS电场。

例如，在本实施例的至少一个示例提供的阵列基板10中，附加公共电极125可以与第一公共电极151电连接，这样，附加公共电极125与第一公共电极151之间被施加相同的公共电压，从而可以简化信号控制。

例如，附加公共电极125可以通过贯穿绝缘层13和钝化层14的过孔(图5中未示出)与第一公共电极151电连接，这样有利于简化线路结构。

第二实施例中与第一实施例相同的部分在此不再赘述。

第三实施例

本实施例与第一实施例的区别在于：第二电极层中还包括条状的附加像素电极，该附加像素电极与第二电极层中的第一公共电极之间可以形成IPS电场。

例如，如图6A和图6B所示，在本实施例的至少一个示例提供的阵列基板10中，第一公共电极151设置于衬底基板11与第一像素电极121和第二像素电极122之间；第二电极层15还包括与第一公共电极151相绝缘的条状的附加像素电极153。

在本实施例提供的阵列基板工作的过程中，附加像素电极153被施加附加像素电压P，使得附加像素电极153与第一公共电极151之间可以形成IPS电场，以进一步提高透过率。

例如，在本实施例的至少一个示例提供的阵列基板10中，附加像素电极153可以对应第一像素电极121和第二像素电极122中的至少一个。也就是说，附加像素电极153在垂直于衬底基板11的板面方向上可以与第一像素电极121和第二像素电极122中的至少一个重叠。这样可以尽量避免第一像素电极121和第二像素电极122遮挡附加像素电极153与第一公共电极151之间形成的IPS电场。

例如，如图6A所示，附加像素电极153在垂直于衬底基板11的板面的方向上与第一像素电极121相对应。这样可以尽量避免附加像素电极153与位于其两侧的第一公共电极151之间形成的IPS电场被第一像素电极121遮挡，以进一步提高透过率。

例如，如图6B所示，附加像素电极153在垂直于衬底基板11的板面的方向上与第一像素电极121和第二像素电极122相对应。这样可以尽量避免第一公共电极151与位于其两侧的附加像素电极153之间形成的IPS电场被第一像素电极121和第二像素电极122遮挡，以进一步提高透过率。

例如，在本实施例的至少一个示例提供的阵列基板10中，附加像素电极153与第一像素电极121或第二像素电极122被施加的电压可以相同。例如，附加像素电极153与第一像素电极121或第二像素电极122可以与相同的不见，例如开关元件(例如薄膜晶体管)电连接，以通过该部件被施加相同的像素电压。这样可以简化阵列基板的结构，例如可以减少开关元件(例如薄膜晶体管)的数量，从而提高开口率并降低功耗。

第三实施例中与第一实施例相同的部分在此不再赘述。

以上第一实施例至第三实施例对阵列基板包括的第一电极组进行了详细说明。

在以上任一实施例的基础上，在本公开的至少一个实施例提供的阵列基板中，第一电极层和第二电极层还可以形成第二电极组，该第二电极组包括条状的第三像素电极和条状的第四像素电极以及条状的第二公共电极；第三像素电极和第四像素电极彼此绝缘、设置于第二电极层中并且在阵列基板的工作过程中被施加不同的电压；第二公共电极设置于第一电极层中，并且包括在从第三像素电极到第四像素电极的方向上设置于第三像素电极和第四像素电极之间的部分。

下面结合第四实施例和第五实施例对第一电极组和第二电极组在阵列基板中的位置关系进行详细说明。

第四实施例

本实施例与第一实施例的区别在于：阵列基板10包括相邻的第一像素单元201和第二像素单元202，第一像素单元201内设置有第一电极组16，第二像素单元202内设置有第二电极组17。

例如，如图7所示，第一电极组16包括条状的第一像素电极121、条状的第二像素电极122和条状的第一公共电极151；第二电极组17包括条状的第三像素电极123、条状的第四像素电极124和条状的第二公共电极152，第三像素电极123和第四像素电极124彼此绝缘、设置于第二电极层15中并且在阵列基板的工作过程中被施加不同的电压，第二公共电极152设置于第一电极层12中并且包括在从第三像素电极123到第四像素电极124的方向上设置于第三像素电极123和第四像素电极124之间的部分。

每个像素单元的结构可以参照上述实施例一中的相关描述，重复之处不再赘述。

在阵列基板工作的过程中，第三像素电极123被施加第三像素电压P3，第四像素电极124被施加第四像素电压P4，第四像素电压P4与第三像素电压P3的方向和/或大小不同，从而第三像素电极123与第四像素电极124之间存在电压差，以形成IPS电场；第二公共电极被施加第二公共电极C2，使得第二公共电极与第三像素电极123和第四像素电极124之间存在电压差，以形成FFS电场。

在图1A和图1B所示的阵列基板中，可以采用例如点反转(相邻的像素单元的电压极性相反)的驱动方式。也就是说，在同一帧的时间内，相邻的两个像素单元分别被施加不同的信号(例如一个像素单元被施加正信号，另一个像素单元被施加负信号)，以使这两个像素单元中形成的FFS电场的方向相反，即其中一个像素单元中形成的FFS电场从公共电极指向像素电极，另一个像素单元中形成的FFS电场从像素电极指向公共电极。

在本实施例提供的阵列基板中，由于第一像素单元中只形成有第一电极组，第二像素单元中只形成有第二电极组，并且相邻的两个像素单元(即第一像素单元和第二像素单元)中分别形成不同的电极组，从而在同一帧的时间内对相邻的像素单元输入同一种信号即可实现第一像素单元和第二像素单元中的FFS电场的方向相反。因此，与图1A和图1B所示的阵列基板相比，本实施例提供的阵列基板的驱动方式由于可以实现在同一帧的时间内输入单一信号而非正负交替的信号，因此可以降低功耗。

当然，本公开实施例提供的阵列基板也可以采用行反转或列反转的驱动方式，在这种情况下也可以在同一帧的时间内只输入单一信号，以降低功耗。

例如，在本实施例的至少一个示例提供的阵列基板10中，第二公共电极152在第二电极层15上的正投影与第三像素电极123和第四像素电极124可以不交叠。这样可以避免第二公共电极152与第三像素电极/第四像素电极123/124之间形成存储电容，从而可以进一步降低功耗。

例如，第一像素电极121/第二像素电极122与第一公共电极151之间的电压差的绝对值可以等于第三像素电极123/第四像素电极124与第二公共电极152之间的电压差的绝对值。这样有利于实现电场的均匀分布，以提升显示效果。

例如，第三像素电极123与第二像素电极122施加的电压可以相同，和/或第四像素电极124与第一像素电极121施加的电压可以相同。这样有利于简化信号控制。

例如，在本实施例的至少一个示例提供的阵列基板10中，第一公共电极151和第二公共电极152可以被施加相同的电压。这样，有利于简化信号控制并且简化阵列基板的线路结构。当然，第一公共电极151被施加的公共电压与第二公共电极152被施加的公共电压也可以不同。

图7仅以第一电极组16中的第一公共电极151位于上层(即绝缘层13的远离衬底基板11的一侧)且第二电极组17中的第二公共电极152位于下层(即绝缘层13的靠近衬底基板11的一侧)为例进行说明。当然，也可以是第一电极组16中的第一公共电极151位于下层且第二电极组17中的第二公共电极152位于上层。

第四实施例中与第一实施例相同的部分在此不再赘述。

第五实施例

本实施例与第一实施例的区别在于：同一像素单元中既包括第一电极组16又包括第二电极组17，并且第二电极组17与第一电极组16相邻。

例如，如图8所示，在本实施例提供的阵列基板10中，第一电极层12和第二电极层15在形成第一电极组16的基础上还形成第二电极组17，第二电极组17包括条状的第三像素电极123、条状的第四像素电极124以及条状的第二公共电极152，第三像素电极123和第四像素电极124彼此绝缘、设置于第二电极层15中并且在工作中被施加不同的电压；第二公共电极152设置于第一电极层12中，并且包括在从第三像素电极123到第四像素电极124的方向上设置于第三像素电极123和第四像素电极124之间的部分。

在阵列基板工作的过程中，第三像素电极123被施加第三像素电压P3，第四像素电极124被施加第四像素电压P4，第四像素电压P4与第三像素电压P3的方向和/或大小不同，从而第三像素电极123与第四像素电极124之间存在电压差，以形成IPS电场；第二公共电极被施加第二公共电极C2，使得第二公共电极与第三像素电极123和第四像素电极124之间存在电压差，以形成FFS电场。

此外，由于第一电极组16与第二电极组17相邻，第一电极组16中的第一/二像素电极121/122与第二电极组17中的第二公共电极152之间在存在电压差的情况下可以形成IPS电场，第一电极组16中的第一公共电极151与第二电极组17中的第三/四像素电极123/124之间在存在电压差的情况下可以形成IPS电场。这样，与第一实施例所示的情形相比，可以形成更强的IPS电场，从而进一步提高透过率。

例如，如图8所示，在本实施例提供的阵列基板10中，第二公共电极152在第二电极层15上的正投影与第三像素电极123和第四像素电极124不交叠。这样可以避免第二公共电极152与第三像素电极/第四像素电极123/124之间形成存储电容，从而可以进一步降低功耗。

当然，第二公共电极152在第二电极层15上的正投影也可以与第三像素电极123和/或第四像素电极124至少部分地交叠。

例如，如图9A、9B、10A和10B所示，在本实施例的至少一个示例提供的阵列基板10中，第四像素电极124与第一像素电极121在工作中可以被施加相同的电压；和/或第三像素电极123与第二像素电极122在工作中可以被施加相同的电压。这样，可以将被施加相同电压的像素电极电连接到同一个部件(例如薄膜晶体管)以通过该部件施加该相同的电压，这样可以简化阵列基板的结构、提高开口率并降低功耗。

例如，如图9A和图9B所示，第四像素电极124与第一像素电极121被施加相同的电压(即第四像素电压P4与第一像素电压P1相同)。

例如，如图10A和图10B所示，第四像素电极124与第一像素电极121被施加相同的电压(即第四像素电压P4与第一像素电压P1相同)，且第三像素电极123与第二像素电极122被施加相同的电压(即第三像素电压P3与第二像素电压P2相同)。

例如，如图9B所示，在本实施例的至少一个示例提供的阵列基板10中，当第四像素电极124与第一像素电极121被施加相同的电压时，在相邻的第一电极组16和第二电极组中17，第四像素电极124位于第二公共电极152的靠近第一电极组16的一侧，并且第一像素电极121位于第一公共电极151的靠近第二电极组17的一侧。与图9A所示的情形相比，这样设置使得第一像素电极121和第四像素电极124之间不存在电压差，因而可以简化信号控制；当然，与图9A所示的情形相比，也会损失一部分FFS电场。

例如，如图10B所示，当第三像素电极123与第二像素电极122被施加相同的电压时，在相邻的第一电极组16和第二电极组17中，第三像素电极123位于第二公共电极152的靠近第一电极组16的一侧，并且第二像素电极122位于第一公共电极151的靠近第二电极组17的一侧。与图10A所示的情形相比，这样设置使得第三像素电极123和第二像素电极122之间不存在电压差，因而可以简化信号控制；当然，与图10A所示的情形相比，也会损失一部分FFS电场。

例如，在本实施例提供的阵列基板10中，第一公共电极151和第二公共电极152可以被施加相同的电压。例如，可以将第一公共电极151和第二公共电极152彼此电连接，例如电连接到同一个公共电极线，这样的设置可简化线路结构，便于信号控制。

第六实施例

如图11所示，本实施例提供一种显示装置1，其包括本公开上述任一实施例所述的阵列基板10。

例如，该显示装置1可以为液晶显示装置，其包括彼此相对设置的对置基板(例如彩膜基板)30和阵列基板10，以及设置于对置基板30和阵列基板10之间的液晶层183。

例如，显示装置1中的阵列基板10上设置有靠近液晶层183的第一取向膜184a，对置基板30上设置有靠近液晶层183的第二取向膜184b，在第一取向膜184a和第二取向膜184b的共同作用下，液晶层183中的液晶的初始取向为水平方向(即沿大致平行于阵列基板10的板面方向)。这样可以获得较高的透过率。

例如，显示装置1可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的实施例提供的阵列基板和显示装置，通过设计被施加不同电压值的两种像素电极，确保这两种像素电极与公共电极之间不仅存在边缘电场，还存在由于这两种像素电极之间的电压差异而引起的面内电场，从而可以提升显示装置的透过率。此外，由于公共电极与这两种像素电极的平面形状都为条状，因而可以减小这两种像素电极与公共电极之间的存储电容，以降低功耗。

有以下几点需要说明：

(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计；

(2)附图中各层薄膜厚度和形状不反映真实比例，目的只是示意说明本公开实施例的内容；

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。

以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (20)

1.一种阵列基板，包括衬底基板、设置于所述衬底基板上的绝缘层和设置于所述衬底基板上且分别设置于所述绝缘层两侧的第一电极层和第二电极层；其中，所述第一电极层和所述第二电极层形成第一电极组，所述第一电极组包括：

条状的第一像素电极和条状的第二像素电极，所述第一像素电极和所述第二像素电极彼此绝缘、设置于所述第一电极层中并且在工作时被施加不同的电压；

条状的第一公共电极，设置于所述第二电极层中，并且包括在从所述第一像素电极到所述第二像素电极的方向上设置于所述第一像素电极和所述第二像素电极之间的部分。

2.根据权利要求1所述的阵列基板，其中，在垂直于所述衬底基板的板面的方向上，所述第一公共电极与所述第一像素电极和所述第二像素电极都不交叠。

3.根据权利要求1所述的阵列基板，还包括多个像素单元，每个像素单元包括中部区和位于所述中部区周边的周边区；其中，

所述周边区中设置有分别位于所述绝缘层两侧的板状公共电极和板状像素电极，所述板状公共电极和所述板状像素电极在垂直于所述衬底基板的板面方向上交叠；或者

所述周边区中设置有分别位于所述绝缘层两侧且在垂直于所述衬底基板的板面的方向上交叠的第一板状公共电极和第一板状像素电极、以及分别位于所述绝缘层两侧且在垂直于所述衬底基板的板面的方向上交叠的第二板状公共电极和第二板状像素电极，并且在从所述第一板状公共电极到所述第二板状公共电极的方向上，所述第一公共电极设置于所述第一板状公共电极和所述第二板状公共电极之间。

4.根据权利要求3所述的阵列基板，其中，每个像素单元还包括分别设置于所述每个像素单元相对的两侧的栅线；

在与所述栅线的延伸方向垂直的方向上，所述板状公共电极和所述板状像素电极的尺寸与所述栅线之间的距离之比都为10％～15％，或者

在与所述栅线的延伸方向垂直的方向上，所述第一板状公共电极和所述第二板状公共电极的尺寸之和以及所述第一板状像素电极和所述第二板状像素电极的尺寸之和与所述栅线之间的距离之比都为10％～15％。

5.根据权利要求3所述的阵列基板，其中，

所述板状公共电极和所述板状像素电极的面积与所述像素单元的面积的百分比都为10％～15％；或者

所述第一板状公共电极和所述第二板状公共电极的面积之和以及所述第一板状像素电极和所述第二板状像素电极的面积之和与所述像素单元的面积的百分比都为10％～15％。

6.根据权利要求1-5中任一项所述的阵列基板，其中，

所述第一像素电极和所述第二像素电极设置于所述第一公共电极和所述衬底基板之间；

所述第一电极层还包括在从所述第一像素电极到所述第二像素电极的方向上设置于所述第一像素电极和所述第二像素电极之间的条状的附加公共电极。

7.根据权利要求6所述的阵列基板，其中，所述附加公共电极与所述第一公共电极电连接。

8.根据权利要求1-5中任一项所述的阵列基板，其中，

所述第一公共电极设置于所述衬底基板与所述第一像素电极和所述第二像素电极之间；

所述第二电极层还包括与所述第一公共电极相绝缘的条状的附加像素电极。

9.根据权利要求8所述的阵列基板，其中，

所述附加像素电极对应所述第一像素电极和所述第二像素电极中的至少一个。

10.根据权利要求8所述的阵列基板，其中，所述附加像素电极与所述第一像素电极或所述第二像素电极在工作中被施加相同的电压。

11.根据权利要求1-5中任一项所述的阵列基板，其中，在从所述第一像素电极到所述第二像素电极的方向上，所述第一像素电极与所述第二像素电极之间的距离与所述第一像素电极的宽度和第二像素电极的宽度之比都为1.6～5；和/或

所述第一电极层和所述第二电极层形成多个所述第一电极组，在从所述第一像素电极到所述第二像素电极的方向上，相邻的第一电极组的第一公共电极之间的间距与所述第一公共电极的宽度之比为1.6～5。

12.根据权利要求11所述的阵列基板，其中，所述第一像素电极、所述第二像素电极以及所述第一公共电极的宽度都为2微米至10微米。

13.根据权利要求1或2所述的阵列基板，其中，所述第一电极层和所述第二电极层还形成第二电极组，所述第二电极组包括：

条状的第三像素电极和条状的第四像素电极，所述第三像素电极和所述第四像素电极彼此绝缘、设置于所述第二电极层中并且在工作时被施加不同的电压；

条状的第二公共电极，设置于所述第一电极层中，并且包括在从所述第三像素电极到所述第四像素电极的方向上设置于所述第三像素电极和所述第四像素电极之间的部分。

14.根据权利要求13所述的阵列基板，其中，所述第二公共电极在所述第二电极层上的正投影与所述第三像素电极和所述第四像素电极不交叠。

15.根据权利要求13或14所述的阵列基板，还包括相邻的第一像素单元和第二像素单元；

所述第一像素单元内设置有所述第一电极组，所述第二像素单元内设置有所述第二电极组。

16.根据权利要求13或14所述的阵列基板，其中，所述第二电极组与所述第一电极组相邻。

17.根据权利要求16所述的阵列基板，其中，

所述第四像素电极与所述第一像素电极被施加相同的电压；和/或

所述第三像素电极与所述第二像素电极被施加相同的电压。

18.根据权利要求17所述的阵列基板，其中，

当所述第四像素电极与所述第一像素电极被施加相同的电压时，在相邻的第一电极组和第二电极组中，所述第四像素电极位于所述第二公共电极的靠近所述第一电极组的一侧，并且所述第一像素电极位于所述第一公共电极的靠近所述第二电极组的一侧；

当所述第三像素电极与所述第二像素电极被施加相同的电压时，在相邻的第一电极组和第二电极组中，所述第三像素电极位于所述第二公共电极的靠近所述第一电极组的一侧，并且所述第二像素电极位于所述第一公共电极的靠近所述第二电极组的一侧。

19.根据权利要求13或14所述阵列基板，其中，所述第一公共电极和所述第二公共电极在工作中被施加相同的电压。

20.一种显示装置，包括根据权利要求1-19任一项所述的阵列基板。