CN113628980B - 一种板级封装的方法 - Google Patents
一种板级封装的方法 Download PDFInfo
- Publication number
- CN113628980B CN113628980B CN202111189993.8A CN202111189993A CN113628980B CN 113628980 B CN113628980 B CN 113628980B CN 202111189993 A CN202111189993 A CN 202111189993A CN 113628980 B CN113628980 B CN 113628980B
- Authority
- CN
- China
- Prior art keywords
- carrier
- conductive metal
- metal layer
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 238000009713 electroplating Methods 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000003466 welding Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 65
- 239000010949 copper Substances 0.000 claims description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000012858 packaging process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000005022 packaging material Substances 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011093 chipboard Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明涉及一种板级封装的方法，步骤1，准备一个可剥离的第一载体；步骤2，准备一个可剥离的第二载体；步骤3，在第一载体的第一导电金属层，贴一层感光膜，通过图形、电镀的方式，在第一载体形成至少两个孤立的焊盘；步骤4，在第一载体的一个焊盘上进行至少一个芯片的贴装、焊接；步骤5，在第二载体的第二导电金属层的表面生成至少两个连接体，用于焊接，其中至少一个连接体的高度，与芯片的厚度匹配；步骤6，用一张压合片，在对应芯片和焊盘的位置开窗；步骤7，在第一载体的芯片及另外焊盘上分别涂抹焊料；步骤8，将第一载体的芯片及焊盘套上压合片，相对于第二载体的连接体，通过压合片压合在一起、再经过焊接后形成封装体。
Description
技术领域
本发明涉及芯片板级封装技术领域，尤其涉及一种板级封装的方法。
背景技术
现有的面板级封装的工艺流程中，对芯片电极的引出方式，存在以下缺陷：
（1）对于激光钻盲孔+沉铜电镀的方式，主要问题是成本高（镭射钻孔设备比较贵重）、且对芯片焊盘要求高（一般材料无法耐受镭射的激光，容易受损伤）、局限性大。
（2）Bump（值球）工艺方式，主要问题是，首先芯片做Bump成本高，且芯片做Bump后贴装难度大；要求芯片和要与之互联的焊盘要有相同的高度，此过程实现难度较大；
（3）Cu Clip（铜片）工艺方式，首先制作Clip需要单独开制具，成本较高，此工艺对芯片和焊盘的高度差容忍度较差，当两者高度差较大时，此工艺无法加工；
（4）除了以上问题，现有的板级封装工艺，受互联方式的影响，散热差、内阻大的问题也很显著，严重影响器件的性能指标。
为了克服上述存在的问题，我们发明了一种板级封装的方法。
发明内容
本发明的发明目的在于解决现有的芯片电极的引出方式，存在激光钻盲孔+沉铜电镀的方式成本高、对芯片焊盘要求高、局限性大，Bump工艺方式成本高、贴装难度大，CuClip工艺方式成本较高，芯片和焊盘的高度差较大时无法加工的问题。其具体解决方案如下：
一种板级封装的方法，按照以下步骤执行：
步骤1，准备一个可剥离的第一载体；
所述第一载体包括一个第一载板、一个第一导电金属层、一个第一粘合层，第一粘合层用于将第一导电金属层与第一载板暂时粘合在一起；
步骤2，准备一个可剥离的第二载体；
所述第二载体包括一个第二载板、一个第二导电金属层、一个第二粘合层，第二粘合层用于将第二导电金属层与第二载板暂时粘合在一起；
步骤3，在第一载体的第一导电金属层，贴一层感光膜，通过图形、电镀的方式，在第一载体形成至少两个孤立的焊盘；
步骤4，在第一载体的一个焊盘上对应的位置上涂抹焊料，进行至少一个芯片的贴装、焊接；
步骤5，在第二载体的第二导电金属层的表面生成至少两个连接体，用于焊接，其中至少一个连接体的高度，与芯片的厚度匹配；
步骤6，用一张压合片，在对应芯片和焊盘的位置开窗；
步骤7，在第一载体的芯片及另外焊盘上分别涂抹焊料；
步骤8，将第一载体的芯片及焊盘套上压合片，相对于第二载体的连接体，通过压合片压合在一起、再经过焊接后形成封装体；
步骤9，将第二载体从封装体上剥离下来，只保留其连接体和第二导电金属层在封装体上，对第二导电金属层进行图形加工，将多余的金属蚀刻掉，实现芯片电极的互联；
步骤10，对整个器件进行二次塑封，将互联的图形保护，并作为整体结构的补强层；
步骤11，将第一载体从封装体上剥离下来，对第一导电金属层进行图形、蚀刻加工，形成器件的外部焊盘；
步骤12，在外部焊盘表面做化学锡表面处理，完成整个板级封装的过程。
进一步地，所述第一载板、第二载板为有机材料或金属钢板或铝板或FR4板材中的任一种。
进一步地，所述第一导电金属层、第二导电金属层具有良好的导电性，可通过化学蚀刻或者研磨去掉，第一导电金属层、第二导电金属层为铜。
进一步地，所述第一粘合层、第二粘合层为可进行热解、光解或者可直接进行机械剥离的材料。
进一步地，所述压合片为半固化片或塑封料片中的任一种。
进一步地，所述焊料为锡膏或导电胶或银浆中的任一种。
进一步地，所述焊料具有良好的导电性和粘结能力。
进一步地，步骤7中所述涂抹焊料的厚度大于至少20μm，使得焊料具有缓冲作用，弥补因工艺能力导致的焊盘与芯片、连接体与焊盘之间的高度误差。
可选方案1：
步骤5中所述连接体形成方法为：
步骤511，在第二载体的第二导电金属层的表面，贴一层感光膜，通过图形、电镀的方式，在第二载体上形成至少两个孤立的焊盘；
步骤512，在第二载体的第二导电金属层的表面，再贴一层感光膜，通过图形、电镀的方式，使第二载体上至少一个焊盘进行加高，该焊盘的加高高度等于芯片的厚度。
可选方案2：
步骤5中所述连接体形成方法为：在第二载体的第二导电金属层的表面，至少焊接两个高低不等的铜条，铜条的高度差等于芯片的厚度。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的芯片电极的引出方式，存在激光钻盲孔+沉铜电镀的方式成本高、对芯片焊盘要求高、局限性大，Bump工艺方式成本高、贴装难度大，Cu Clip工艺方式成本较高，芯片和焊盘的高度差较大时无法加工的问题。本发明具有以下的优点：
1. 本发明方案，相较于激光钻孔导出电极的方法，加工效率高、不需要昂贵的设备，且对芯片的焊盘属性要求低。
2. 本发明方案，解决了Bump工艺，加工成本高昂、芯片贴装难度大的问题。
3. 本发明方案，对芯片和需要互联的焊盘高度差没有要求，可以兼容较大的高度差。
4. 本发明方案，通过铜条或加厚电镀焊盘实现电极的互联，芯片上方焊接铜条或加厚电镀焊盘，大大的提高了器件的散热能力，且铜条或加厚电镀焊盘横截面积大、导电性好，可以最大限度的降低器件的内阻值。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还能够根据这些附图获得其他的附图。
图1为本发明一种板级封装的方法第一载体的结构图；
图2为本发明一种板级封装的方法第二载体的结构图；
图3为本发明一种板级封装的方法第一载体电镀焊盘的结构图；
图4为本发明一种板级封装的方法第一载体贴装芯片的结构图；
图5为实施例1的第二载体电镀焊盘的结构图；
图6为本发明一种板级封装的方法的压合片的结构图；
图7为为本发明一种板级封装的方法的压合装置示意图；
图8为本发明一种板级封装的方法的压合成封装体结构图；
图9为第一载体和第二载体从封装体剥离后，经二次塑封、加工形成器件的外部焊盘的结构图；
图10为实施例2的第二载体焊接铜条的结构图；
图11为实施例3的三个引脚封装体的结构图；
图12为图11中沿B-B线的剖面图；
图13为图11中沿A-A线的剖面图；
图14为实施例3的芯片的顶部结构图。
附图标记说明：
10-第一载体，11-第一载板，12-第一导电金属层，13-第一粘合层，14-焊盘，15-焊料，20-第二载体，21-第二载板，22-第二导电金属层，23-第二粘合层，24-加厚电镀焊盘，25-铜条，30-芯片，31-引脚，40-压合片，41-开窗，50-补强层，100-封装体，101-外部焊盘。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
如图1至9所示：一种板级封装的方法，按照以下步骤执行：
步骤1，准备一个可剥离的第一载体10；
第一载体10包括一个刚性较好的第一载板11、一个第一导电金属层12、一个第一粘合层13，第一粘合层13用于将第一导电金属层12与第一载板11暂时粘合在一起；
步骤2，准备一个可剥离的第二载体20；
第二载体20包括一个刚性较好的第二载板21、一个第二导电金属层22、一个第二粘合层23，第二粘合层23用于将第二导电金属层22与第二载板21暂时粘合在一起；
步骤3，在第一载体10的第一导电金属层12，贴一层感光膜，通过图形、电镀的方式，在第一载体10形成至少两个孤立的焊盘14（也就是电镀焊盘）；
步骤4，在第一载体10的一个焊盘上对应的位置上涂抹焊料15，进行至少一个芯片30的贴装、焊接；
步骤5，在第二载体20的第二导电金属层22的表面生成至少两个连接体，用于焊接，其中至少一个连接体的高度（即较长连接体），与芯片30的厚度匹配；（说明：较长连接体与较短连接体的高度差等于芯片30的厚度）
可选地，连接体形成方法为：
步骤511，在第二载体20的第二导电金属层22的表面，贴一层感光膜，通过图形、电镀的方式，在第二载体20上形成至少两个孤立的焊盘14；
步骤512，在第二载体20的第二导电金属层22的表面，再贴一层感光膜，通过图形、电镀的方式，使第二载体20上至少一个焊盘14进行加高，变成加厚电镀焊盘24，该焊盘（即加厚电镀焊盘24）的加高高度等于芯片30的厚度。
步骤6，用一张压合片40，在对应芯片30和焊盘14的位置开窗41（比如矩形开窗）；
步骤7，在第一载体10的芯片30及另外焊盘14上分别涂抹焊料15；
步骤8，将第一载体10的芯片30及焊盘14套上压合片40，相对于第二载体20的连接体，通过压合片40压合在一起、再经过焊接后形成封装体100；压合片40的压合过程也就是进行一次塑封。
步骤9，将第二载体20从封装体100上剥离下来，只保留其连接体和第二导电金属层22在封装体100上，对第二导电金属层22进行图形加工，将多余的金属蚀刻掉，实现芯片30电极的互联；
步骤10，对整个器件（也就是封装体100）进行二次塑封，将互联的图形保护，并作为整体结构的补强层50；
步骤11，将第一载体10从封装体100上剥离下来，对第一导电金属层12进行图形、蚀刻加工，形成器件的外部焊盘101；
步骤12，在外部焊盘101表面做化学锡表面处理，完成整个板级封装的过程。
具体地，第一载板11、第二载板21为有机材料或金属钢板或铝板或FR4板材中的任一种。
具体地，第一导电金属层12、第二导电金属层22具有良好的导电性，可通过化学蚀刻或者研磨去掉，第一导电金属层12、第二导电金属层22优选为铜（根据实际情况也可选用其它金属替代）。第一粘合层13、第二粘合层23为可进行热解、光解或者可直接进行机械剥离的材料。压合片40为半固化片或塑封料片中的任一种。焊料15为锡膏或导电胶或银浆中的任一种。焊料15具有良好的导电性和粘结能力。
具体地，步骤7中涂抹焊料15的厚度大于至少20μm，使得焊料15具有缓冲作用，弥补因工艺能力导致的焊盘（包括焊盘14、加厚电镀焊盘24，以及实施例2中的铜条25）与芯片30、较长连接体（加厚电镀焊盘24或者实施例2的高的铜条25）与焊盘14之间的高度误差。
实施例2：
如图10所示，与实施例1所不同的是，步骤5中连接体形成方法为：在第二载体20的第二导电金属层22的表面，至少焊接两个高低不等的铜条25，铜条25的高度差等于芯片30的厚度。其余内容与实施例1完全相同，在此不再赘述。
实施例3：
如图11至14所示，与实施例1所不同的是，实施例1中的芯片30为上、下各一个引脚，本实施例3中的芯片30为底部一个引脚，顶部两个引脚31，相应地，第一载体10上设有三个焊盘14，第二载体20上设有四个连接体（比如，设置四个焊盘14，两个加厚电镀焊盘24），相应地，封装体100的下部设有三个外部焊盘101，作为器件的引脚。其余内容与实施例1完全相同（或者原理相似），在此不再赘述。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的芯片电极的引出方式，存在激光钻盲孔+沉铜电镀的方式成本高、对芯片焊盘要求高、局限性大，Bump工艺方式成本高、贴装难度大，Cu Clip工艺方式成本较高，芯片和焊盘的高度差较大时无法加工的问题。本发明具有以下的优点：
1. 本发明方案，相较于激光钻孔导出电极的方法，加工效率高、不需要昂贵的设备，且对芯片的焊盘属性要求低。
2. 本发明方案，解决了Bump工艺，加工成本高昂、芯片贴装难度大的问题。
3. 本发明方案，对芯片和需要互联的焊盘高度差没有要求，可以兼容较大的高度差。
4. 本发明方案，通过铜条或加厚电镀焊盘实现电极的互联，芯片上方焊接铜条或加厚电镀焊盘，大大的提高了器件的散热能力，且铜条或加厚电镀焊盘横截面积大、导电性好，可以最大限度的降低器件的内阻值。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (7)
1.一种板级封装的方法，其特征在于，按照以下步骤执行：
步骤1，准备一个可剥离的第一载体；
所述第一载体包括一个刚性较好的第一载板、一个第一导电金属层、一个第一粘合层，第一粘合层用于将第一导电金属层与第一载板暂时粘合在一起；
步骤2，准备一个可剥离的第二载体；
所述第二载体包括一个刚性较好的第二载板、一个第二导电金属层、一个第二粘合层，第二粘合层用于将第二导电金属层与第二载板暂时粘合在一起；
步骤3，在第一载体的第一导电金属层，贴一层感光膜，通过图形、电镀的方式，在第一载体形成至少两个孤立的焊盘；
步骤4，在第一载体的一个焊盘上对应的位置上涂抹焊料，进行至少一个芯片的贴装、焊接；
步骤5，在第二载体的第二导电金属层的表面生成至少两个连接体，用于焊接，其中至少一个连接体的高度，与芯片的厚度匹配；
步骤6，用一张压合片，在对应芯片和焊盘的位置开窗；
步骤7，在第一载体的芯片及另外焊盘上分别涂抹焊料；
步骤8，将第一载体的芯片及焊盘套上压合片，相对于第二载体的连接体，通过压合片压合在一起、再经过焊接后形成封装体；
步骤9，将第二载体从封装体上剥离下来，只保留其连接体和第二导电金属层在封装体上，对第二导电金属层进行图形加工，将多余的金属蚀刻掉，实现芯片电极的互联；
步骤10，对整个器件进行二次塑封，将互联的图形保护，并作为整体结构的补强层；
步骤11，将第一载体从封装体上剥离下来，对第一导电金属层进行图形、蚀刻加工，形成器件的外部焊盘；
步骤12，在外部焊盘表面做化学锡表面处理，完成整个板级封装的过程；
步骤7中所述涂抹焊料的厚度大于至少20μm，使得焊料具有缓冲作用，弥补因工艺能力导致的焊盘与芯片、较长连接体与焊盘之间的高度误差；
步骤5中所述连接体形成方法为：
步骤511，在第二载体的第二导电金属层的表面，贴一层感光膜，通过图形、电镀的方式，在第二载体上形成至少两个孤立的焊盘；
步骤512，在第二载体的第二导电金属层的表面，再贴一层感光膜，通过图形、电镀的方式，使第二载体上至少一个焊盘进行加高，该焊盘的加高高度等于芯片的厚度；
或者，步骤5中所述连接体形成方法为：在第二载体的第二导电金属层的表面，至少焊接两个高低不等的铜条，铜条的高度差等于芯片的厚度。
2.根据权利要求1所述一种板级封装的方法，其特征在于：所述第一载板、第二载板为有机材料或金属钢板或铝板或FR4板材中的任一种。
3.根据权利要求1所述一种板级封装的方法，其特征在于：所述第一导电金属层、第二导电金属层具有良好的导电性，可通过化学蚀刻或者研磨去掉，第一导电金属层、第二导电金属层为铜。
4.根据权利要求1所述一种板级封装的方法，其特征在于：所述第一粘合层、第二粘合层为可进行热解、光解或者可直接进行机械剥离的材料。
5.根据权利要求1述一种板级封装的方法，其特征在于：所述压合片为半固化片或塑封料片中的任一种。
6.根据权利要求1所述一种板级封装的方法，其特征在于：所述焊料为锡膏或导电胶或银浆中的任一种。
7.根据权利要求6所述一种板级封装的方法，其特征在于：所述焊料具有良好的导电性和粘结能力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111189993.8A CN113628980B (zh) | 2021-10-13 | 2021-10-13 | 一种板级封装的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111189993.8A CN113628980B (zh) | 2021-10-13 | 2021-10-13 | 一种板级封装的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113628980A CN113628980A (zh) | 2021-11-09 |
| CN113628980B true CN113628980B (zh) | 2022-02-08 |
Family
ID=78391267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111189993.8A Active CN113628980B (zh) | 2021-10-13 | 2021-10-13 | 一种板级封装的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113628980B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628980B (zh) * | 2021-10-13 | 2022-02-08 | 华宇华源电子科技（深圳）有限公司 | 一种板级封装的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134641A (zh) * | 2013-05-03 | 2014-11-05 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN111627865A (zh) * | 2019-02-27 | 2020-09-04 | 恒劲科技股份有限公司 | 一种半导体封装结构及其制造方法 |
| CN113628980A (zh) * | 2021-10-13 | 2021-11-09 | 华宇华源电子科技（深圳）有限公司 | 一种板级封装的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059971A (ja) * | 2001-08-20 | 2003-02-28 | Nec Kansai Ltd | 配線基板及びその製造方法並びに半導体装置 |
| KR101203090B1 (ko) * | 2004-07-30 | 2012-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| CN102376656B (zh) * | 2011-11-28 | 2013-11-27 | 江苏长电科技股份有限公司 | 无基岛四面无引脚封装结构及其制造方法 |
| CN105070671B (zh) * | 2015-09-10 | 2019-05-10 | 中芯长电半导体（江阴）有限公司 | 一种芯片封装方法 |
| CN111916359B (zh) * | 2019-05-09 | 2022-04-26 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
-
2021
- 2021-10-13 CN CN202111189993.8A patent/CN113628980B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134641A (zh) * | 2013-05-03 | 2014-11-05 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN111627865A (zh) * | 2019-02-27 | 2020-09-04 | 恒劲科技股份有限公司 | 一种半导体封装结构及其制造方法 |
| CN113628980A (zh) * | 2021-10-13 | 2021-11-09 | 华宇华源电子科技（深圳）有限公司 | 一种板级封装的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113628980A (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103167727B (zh) | 电路板及其制造方法 | |
| CN106409688A (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| CN105789173B (zh) | 整合中介层及双布线结构的线路板及其制作方法 | |
| US8421204B2 (en) | Embedded semiconductor power modules and packages | |
| CN106879188B (zh) | 一种元器件内置型电路板的制作方法及电路板 | |
| JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
| CN106340461A (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
| CN103635036A (zh) | 柔性多层电路板及其制作方法 | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| CN104347267A (zh) | 电子部件的制造方法以及基板型端子的制造方法 | |
| CN113628980B (zh) | 一种板级封装的方法 | |
| KR20090105661A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JPH08148828A (ja) | 薄膜多層回路基板およびその製造方法 | |
| JP2022042482A (ja) | 多面的な相互接続を実現するコネクタおよびその製造方法 | |
| CN110972413B (zh) | 复合电路板及其制作方法 | |
| CN101578929A (zh) | 印刷线路板及其制造方法 | |
| CN217825568U (zh) | 一种双层柔性线路板 | |
| CN201717256U (zh) | 无源器件、无源器件埋入式电路板 | |
| CN113161241B (zh) | 一种分立式半导体封装支架制备方法 | |
| CN216775119U (zh) | 一种pcb补强板 | |
| CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 | |
| CN103531483A (zh) | 承载件及无核心封装基板的制法 | |
| WO2022065395A1 (ja) | 電子部品モジュール、および、電子部品モジュールの製造方法 | |
| WO2023116595A1 (zh) | 一种双层柔性线路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |