CN113611745B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN113611745B
CN113611745B CN202110877890.4A CN202110877890A CN113611745B CN 113611745 B CN113611745 B CN 113611745B CN 202110877890 A CN202110877890 A CN 202110877890A CN 113611745 B CN113611745 B CN 113611745B
Authority
CN
China
Prior art keywords
layer
opening
word line
line structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110877890.4A
Other languages
English (en)
Other versions
CN113611745A (zh
Inventor
于涛易
江红
王哲献
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110877890.4A priority Critical patent/CN113611745B/zh
Publication of CN113611745A publication Critical patent/CN113611745A/zh
Application granted granted Critical
Publication of CN113611745B publication Critical patent/CN113611745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，包括：提供衬底，衬底上依次形成有浮栅层和控制栅层；在浮栅层和控制栅层上形成暴露衬底的第一开口；在第一开口两侧分别形成第一字线结构和第二字线结构；在第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和第二字线结构，以扩大第一光刻胶层的工艺窗口；以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。本发明通过形成第一开口使第一光刻胶层覆盖第一字线结构、第二字线结构和第一开口，增大第一光刻胶层的图形面积，从而增大所述第一光刻胶层的工艺窗口，减少或避免漂胶，提高产品良率。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
Nor闪存(Nor Flash)作为一种非易失性闪存器件，可以直接在器件内运行应用程序，具有传输效率高的特点。图1为一Nor闪存的设计版图，图2为图1中所述Nor闪存沿AA’方向的剖面结构示意图。参阅图2，所述Nor闪存的每条字线(即第一字线131和第二字线132)的两侧均有一条控制栅(所述控制栅需要经过后续刻蚀控制栅材料层120而成)，所述控制栅的两端需要保留一定面积以连接接触孔，同时需要将两条控制栅隔断，因此，需要形成如图1所示的光刻胶层140。参阅图1，所述光刻胶层140覆盖的控制栅材料层120在后续的刻蚀过程中保留，以连接接触孔，所述光刻胶层140暴露的控制栅材料层120在后续的刻蚀过程中被去除，以使两条控制栅(图中未示出)分隔开。
然而，随着集成电路制造技术水平的不断进步，Nor闪存的尺寸不断缩小，所述光刻胶层140中单个图形的面积也相应缩小，使得所述Nor闪存的工艺窗口不断减小。所述光刻胶层140中单个图案的面积过小时可能出现漂胶，并对后续工艺产生不良影响，影响Nor器件的形貌和性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，增大了第一光刻胶层的图形面积，从而增大了所述第一光刻胶层的工艺窗口。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有浮栅层和控制栅层；
在所述浮栅层和所述控制栅层上形成暴露所述衬底的第一开口；
在所述第一开口的两侧分别形成第一字线结构和第二字线结构；
在所述第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和第二字线结构，以扩大所述第一光刻胶层的工艺窗口；
以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。
可选的，形成所述第一开口的过程包括：
在所述控制栅层上形成图案化的第二光刻胶层；
以所述图案化的第二光刻胶层为掩模层刻蚀所述浮栅层和所述控制栅层，以形成所述第一开口。
可选的，形成所述第一字线结构和所述第二字线结构的过程包括：
在所述控制栅层上形成填满所述第一开口的硬掩模层；
在所述硬掩模层上形成暴露部分所述控制栅层的第二开口和第三开口，并在所述第二开口和所述第三开口的侧壁上形成第一侧墙；
以所述硬掩模层和所述第一侧墙为掩模刻蚀所述控制栅层，使所述第二开口和所述第三开口暴露部分所述浮栅层，并在所述第二开口和所述第三开口的侧壁上形成覆盖所述控制栅层的第二侧墙；
以所述硬掩模层、所述第一侧墙和所述第二侧墙为掩模刻蚀所述浮栅层，使所述第二开口和所述第三开口暴露部分所述衬底，并在所述第二开口和所述第三开口的侧壁及底部形成第三侧墙；
在所述第二开口和所述第三开口内形成字线，以形成所述第一字线结构和所述第二字线结构，所述第一字线结构包括所述第二开口内的第一侧墙、第二侧墙、第三侧墙及字线，所述第二字线结构包括所述第三开口内的第一侧墙、第二侧墙、第三侧墙及字线。
可选的，在形成所述第一字线结构和所述第二字线结构之后，形成所述第一光刻胶层之前，还包括：
去除所述硬掩模层，以暴露所述第一开口和部分所述控制栅层。
可选的，所述第一字线结构的靠近所述第一开口的侧壁与所述第一开口的靠近所述第二开口的侧壁之间存在一设定宽度，所述第二字线结构的靠近所述第一开口的侧壁与所述第一开口的靠近所述第三开口的侧壁齐平。
可选的，所述第一光刻胶层覆盖所述第一字线结构、所述第二字线结构、所述第一开口以及所述第一字线结构和所述第一开口之间的控制栅层。
可选的，形成所述第一栅极结构和所述第二栅极结构之后，还包括：
去除所述第一光刻胶层；
在所述衬底、所述控制栅层、所述第一字线结构和所述第二字线结构的表面形成层间介质层，并在所述层间介质层内形成暴露所述控制栅层的接触孔；
在所述接触孔内形成电连接件；
在所述层间介质层上形成金属层，所述电连接件连接所述金属层和所述控制栅层。
可选的，所述衬底和所述浮栅层之间还形成有第一介质层，所述浮栅层和所述控制栅层之间还形成有第二介质层。
可选的，所述第一介质层为氧化硅层，所述第二氧化层为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
可选的，所述半导体器件的制造方法用于制造Nor闪存。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有浮栅层和控制栅层；在所述浮栅层和所述控制栅层上形成暴露所述衬底的第一开口；在所述第一开口的两侧分别形成第一字线结构和第二字线结构；在所述第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和第二字线结构，以扩大所述第一光刻胶层的工艺窗口；以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。本发明通过在控制栅层和浮栅层上形成所述第一开口，使所述第一光刻胶层覆盖所述第一字线结构、所述第二字线结构和所述第一开口，增大所述第一光刻胶层的图形面积，从而增大所述第一光刻胶层的工艺窗口，减少或避免所述第一光刻胶层发生漂胶，提高产品良率。
附图说明
图1为一Nor闪存的设计版图；
图2为图1中所述的Nor闪存沿AA’方向的剖面结构示意图；
图3-图6为一Nor闪存的制造方法中部分步骤对应的结构示意图；
图7为本发明一实施例提供的半导体器件的制造方法的流程图；
图8-图16为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图；
其中，附图标记如下：
100-衬底；110-浮栅材料层；120-控制栅材料层；131-第一字线；132-第二字线；140-光刻胶层；
200-衬底；210-浮栅材料层；211-浮栅层；220-控制栅材料层；221-控制栅层；231-第一字线；232-第二字线；240-光刻胶层；250-层间介质层；251-电连接件；260-金属层；
300-衬底；301第一开口；302-第二开口；303-第三开口；310-第一介质层；320-浮栅层；321-浮栅；330-第二介质层；340-控制栅层；341-控制栅；350-硬掩模层；351-第一侧墙；352-第二侧墙；353-第三侧墙；360-字线；370-第一光刻胶层；380-层间介质层；381-电连接件；390-金属层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3-图6为一Nor闪存的制造方法中部分步骤对应的结构示意图。
首先，参阅图3，所述Nor闪存包括衬底200，所述衬底200上依次形成有浮栅材料层210和控制栅材料层220，所述浮栅材料层210和所述控制栅材料层220上形成有暴露部分所述衬底200的沟槽(图中未示出)，所述沟槽内形成有第一字线231和第二字线232。可选的，所述衬底200和所述浮栅材料层210之间还形成有第一介质层，所述浮栅材料层210和所述控制栅材料层220之间还形成有第二介质层。可选的，所述第一介质层为氧化硅层，所述第二介质层为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
参阅图4和图5，在所述第一字线231和所述第二字线232上形成图案化的光刻胶层240，并延伸覆盖所述第一字线231的靠近所述第二字线232一侧的部分控制栅材料层220；以图案化的所述光刻胶层240为掩模刻蚀所述控制栅材料层220和所述浮栅材料层210，以形成控制栅层221和浮栅层211。此时，所述第一字线231的靠近所述第二字线232一侧的部分控制栅层221会被所述光刻胶层240保护，并在去除所述光刻胶层240之后暴露在空气中。需要说明的是，图4和图5仅为所述半导体器件的一个截面(与图1中沿AA’方向的截面类似)，因此，形成于所述第二字线232表面的所述光刻胶层240在图4和图5中未示出。此外，在形成所述图案化的光刻胶层240之前，所述第一字线231和所述第二字线232的表面通过热氧化生长工艺形成有氧化硅层(图中未示出)，因此，在形成所述控制栅层221和所述浮栅层211的过程中，所述氧化硅层可以作为阻挡层保护所述第一字线231和所述第二字线232中未被所述图案化的光刻胶层240覆盖的部分。
参阅图6，在所述衬底200、所述第一字线231、所述第二字线232及暴露的所述控制栅层221上依次形成层间介质层250和金属层260，所述暴露的控制栅层221上方的层间介质层250内形成有接触孔(图中未示出)，所述接触孔内形成有电连接件251，以连接所述控制栅层221和所述金属层260。
然而，随着集成电路制造技术水平的不断进步，Nor闪存的尺寸不断缩小，所述光刻胶层240的图形面积也不断缩小。当所述光刻胶层240的图形面积过小时，所述光刻胶层240的工艺窗口过小，可能出现漂胶并对后续工艺产生不良影响，影响Nor器件的形貌和性能。
为了解决光刻胶层图形面积过小导致的工艺窗口缩小的问题，本发明提供了一种半导体器件的制造方法。图7为本发明一实施例所述半导体器件的制造方法的流程图。参阅图7，本实施例所述的半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有浮栅层和控制栅层；
步骤S02：在所述浮栅层和所述控制栅层上形成暴露所述衬底的第一开口；
步骤S03：在所述第一开口的两侧分别形成第一字线结构和第二字线结构；
步骤S04：在所述第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和所述第二字线结构，以扩大所述第一光刻胶层的工艺窗口；
步骤S05：以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。
图8-图16为本发明一实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图，下面结合图8-图16详细说明本实施例提供的半导体器件的制造方法。
首先，参阅图8，执行步骤S01，提供衬底300，所述衬底300上依次形成有浮栅层320和控制栅层340。本实施例中，所述衬底300和所述浮栅层320之间还形成有第一介质层310，所述浮栅层320和所述控制栅层340之间还形成有第二介质层330。可选的，所述第一介质层310为氧化硅层，所述第二介质层330为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
接着，参阅图9，执行步骤S02，在所述浮栅层320和所述控制栅层340上形成暴露所述衬底300的第一开口301。本实施例中，形成所述第一开口301的过程包括：在所述控制栅层340上形成图案化的第二光刻胶层(图中未示出)；以所述图案化的第二光刻胶层为掩模层刻蚀所述浮栅层320和所述控制栅层340，以形成所述第一开口301。
随后，参阅图10-图13，执行步骤S03，在所述第一开口301的两侧分别形成第一字线结构和第二字线结构。具体的，形成所述第一字线结构和所述第二字线结构的过程包括：参阅图10，在所述控制栅层340上形成填满所述第一开口301的硬掩模层350；参阅图11，在所述硬掩模层350上形成暴露部分所述控制栅层340的第二开口302和第三开口303，并在所述第二开口302和所述第三开口303的侧壁上形成第一侧墙351；参阅图12，以所述硬掩模层350和所述第一侧墙351为掩模刻蚀所述控制栅层340，使所述第二开口302和所述第三开口303暴露部分所述浮栅层320，并在所述第二开口302和所述第三开口303的侧壁上形成覆盖所述控制栅层340的第二侧墙352；以所述硬掩模层350、所述第一侧墙351和所述第二侧墙352为掩模刻蚀所述浮栅层320，使所述第二开口302和所述第三开口303暴露部分所述衬底300，并在所述第二开口302和所述第三开口303的侧壁及底部形成第三侧墙353；接着，参阅图13，在所述第二开口302和所述第三开口303内形成字线360，以形成所述第一字线结构和所述第二字线结构，所述第一字线结构包括所述第二开口302内的第一侧墙351、第二侧墙352、第三侧墙353及字线360，所述第二字线结构包括所述第三开口303内的第一侧墙351、第二侧墙352、第三侧墙353及字线360。
需要说明的是，所述第一字线结构的靠近所述第一开口301的侧壁与所述第一开口301的靠近所述第二开口302的侧壁之间存在一设定宽度，第二字线结构的靠近所述第一开口301的侧壁与所述第一开口301的靠近所述第三开口303的侧壁齐平。可选的，在执行步骤S03之后，执行步骤S04之前，还包括：去除所述硬掩模层350，以暴露所述第一开口301和部分所述控制栅层340。
接着，参阅图14，执行步骤S04，在所述第一开口301内形成第一光刻胶层370，并延伸覆盖所述第一字线结构和第二字线结构，以扩大所述第一光刻胶层370的工艺窗口。由于步骤S03中形成的所述第一字线结构和所述第一开口301之间有一设定宽度的控制栅层340暴露，因此，所述第一光刻胶层370在覆盖所述第一字线结构、所述第二字线结构和所述第一开口301的同时，也会覆盖所述第一字线结构和所述第一开口301之间暴露的控制栅层340。
随后，参阅图15，执行步骤S05，以所述第一光刻胶层370为掩模刻蚀所述浮栅层320和所述控制栅层340，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。所述第一栅极结构包括所述第一字线结构及所述第一字线结构下方的控制栅341和浮栅321，且所述第一栅极结构的靠近所述第一开口301一侧的控制栅341有部分表面暴露；所述第二栅极结构包括所述第二字线结构及所述第二字线结构下方的控制栅341和浮栅321。
此外，参阅图16，在形成所述第一栅极结构和所述第二栅极结构之后，还包括：去除所述第一光刻胶层370；在所述衬底300、所述第一字线结构和所述第二字线结构的表面形成层间介质层380，并在所述层间介质层380内形成暴露所述控制栅341的接触孔(图中未示出)；在所述接触孔内形成电连接件381；在所述层间介质层380上形成金属层390，所述电连接件381连接所述金属层390和所述控制栅341。需要说明的是，所述接触孔形成于所述第一栅极结构中未被所述第一侧墙351覆盖的部分控制栅341的表面(即步骤S05中暴露的部分控制栅341的表面)。
本实施例中，所述半导体器件的制造方法用于制造Nor闪存器件，在本发明的其他实施例中，所述半导体器件的制造方法可以用于制造其他结构相同或相似的半导体器件，本发明对此不作限制。
综上，本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有浮栅层和控制栅层；在所述浮栅层和所述控制栅层上形成暴露所述衬底的第一开口；在所述第一开口的两侧分别形成第一字线结构和第二字线结构；在所述第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和第二字线结构，以扩大所述第一光刻胶层的工艺窗口；以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。本发明通过在控制栅层和浮栅层上形成所述第一开口，使所述第一光刻胶层覆盖所述第一字线结构、所述第二字线结构和所述第一开口，增大所述第一光刻胶层的图形面积，从而增大所述第一光刻胶层的工艺窗口，减少或避免所述第一光刻胶层发生漂胶，提高产品良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有浮栅层和控制栅层；
在所述浮栅层和所述控制栅层上形成暴露所述衬底的第一开口；
在所述第一开口的两侧分别形成第一字线结构和第二字线结构；
在所述第一开口内形成第一光刻胶层，并延伸覆盖所述第一字线结构和第二字线结构，以扩大所述第一光刻胶层的工艺窗口；
以所述第一光刻胶层为掩模刻蚀所述控制栅层和所述浮栅层，以使所述第一字线结构和所述第二字线结构分别形成第一栅极结构和第二栅极结构。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一开口的过程包括：
在所述控制栅层上形成图案化的第二光刻胶层；
以所述图案化的第二光刻胶层为掩模层刻蚀所述浮栅层和所述控制栅层，以形成所述第一开口。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述第一字线结构和所述第二字线结构的过程包括：
在所述控制栅层上形成填满所述第一开口的硬掩模层；
在所述硬掩模层上形成暴露部分所述控制栅层的第二开口和第三开口，并在所述第二开口和所述第三开口的侧壁上形成第一侧墙；
以所述硬掩模层和所述第一侧墙为掩模刻蚀所述控制栅层，使所述第二开口和所述第三开口暴露部分所述浮栅层，并在所述第二开口和所述第三开口的侧壁上形成覆盖所述控制栅层的第二侧墙；
以所述硬掩模层、所述第一侧墙和所述第二侧墙为掩模刻蚀所述浮栅层，使所述第二开口和所述第三开口暴露部分所述衬底，并在所述第二开口和所述第三开口的侧壁及底部形成第三侧墙；
在所述第二开口和所述第三开口内形成字线，以形成所述第一字线结构和所述第二字线结构，所述第一字线结构包括所述第二开口内的第一侧墙、第二侧墙、第三侧墙及字线，所述第二字线结构包括所述第三开口内的第一侧墙、第二侧墙、第三侧墙及字线。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，在形成所述第一字线结构和所述第二字线结构之后，形成所述第一光刻胶层之前，还包括：
去除所述硬掩模层，以暴露所述第一开口和部分所述控制栅层。
5.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一字线结构的靠近所述第一开口的侧壁与所述第一开口的靠近所述第二开口的侧壁之间存在一设定宽度，所述第二字线结构的靠近所述第一开口的侧壁与所述第一开口的靠近所述第三开口的侧壁齐平。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述第一光刻胶层覆盖所述第一字线结构、所述第二字线结构、所述第一开口以及所述第一字线结构和所述第一开口之间的控制栅层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，形成所述第一栅极结构和所述第二栅极结构之后，还包括：
去除所述第一光刻胶层；
在所述衬底、所述控制栅层、所述第一字线结构和所述第二字线结构的表面形成层间介质层，并在所述层间介质层内形成暴露所述控制栅层的接触孔；
在所述接触孔内形成电连接件；
在所述层间介质层上形成金属层，所述电连接件连接所述金属层和所述控制栅层。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底和所述浮栅层之间还形成有第一介质层，所述浮栅层和所述控制栅层之间还形成有第二介质层。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述第一介质层为氧化硅层，所述第二介质层为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法用于制造Nor闪存。
CN202110877890.4A 2021-07-30 2021-07-30 半导体器件的制造方法 Active CN113611745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110877890.4A CN113611745B (zh) 2021-07-30 2021-07-30 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110877890.4A CN113611745B (zh) 2021-07-30 2021-07-30 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN113611745A CN113611745A (zh) 2021-11-05
CN113611745B true CN113611745B (zh) 2024-05-14

Family

ID=78338960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110877890.4A Active CN113611745B (zh) 2021-07-30 2021-07-30 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113611745B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021955A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 多晶硅电阻结构及对应的半导体集成器件形成方法
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN108538843A (zh) * 2018-04-09 2018-09-14 上海华虹宏力半导体制造有限公司 闪存单元及半导体结构的制备方法
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法
CN111785724A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 闪存器件的形成方法
CN111968982A (zh) * 2020-10-20 2020-11-20 晶芯成(北京)科技有限公司 Nor闪存结构及其制作方法
CN112670290A (zh) * 2020-12-23 2021-04-16 华虹半导体(无锡)有限公司 存储器件的形成方法
CN112750785A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727545B2 (en) * 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US11127827B2 (en) * 2018-09-26 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Control gate strap layout to improve a word line etch process window

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021955A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 多晶硅电阻结构及对应的半导体集成器件形成方法
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN108538843A (zh) * 2018-04-09 2018-09-14 上海华虹宏力半导体制造有限公司 闪存单元及半导体结构的制备方法
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法
CN111785724A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 闪存器件的形成方法
CN111968982A (zh) * 2020-10-20 2020-11-20 晶芯成(北京)科技有限公司 Nor闪存结构及其制作方法
CN112670290A (zh) * 2020-12-23 2021-04-16 华虹半导体(无锡)有限公司 存储器件的形成方法
CN112750785A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法

Also Published As

Publication number Publication date
CN113611745A (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
KR100936585B1 (ko) 반도체 장치 및 그 제조 방법
US8110340B2 (en) Method of forming a pattern of a semiconductor device
KR101148177B1 (ko) 불휘발성 반도체 기억장치의 제조방법 및 불휘발성 반도체기억장치
US8741754B2 (en) Fabricating method of non-volatile memory
KR20000076924A (ko) 반도체 기억장치 및 그 제조방법
CN112071844B (zh) 闪存器件的掩膜版及制造方法
JPS5990943A (ja) 半導体装置の製造方法
US7696074B2 (en) Method of manufacturing NAND flash memory device
CN113611745B (zh) 半导体器件的制造方法
US20060223277A1 (en) Method of manufacturing a semiconductor memory device
US6562682B1 (en) Method for forming gate
US7429527B2 (en) Method of manufacturing self-aligned contact openings
US8304910B2 (en) Semiconductor device and method of producing the same
KR100811257B1 (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR100661236B1 (ko) 플래시메모리소자의 플로팅게이트 형성방법
CN115411044A (zh) 闪存器件及其制造方法
JPH08130195A (ja) 半導体装置及びその製造方法
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
US7498221B2 (en) Method of forming gate of semiconductor device
US6682976B2 (en) Method for manufacturing a nonvolatile semiconductor memory device
KR20020079000A (ko) 자기 정렬 트렌치 소자분리 기술을 사용하는 반도체장치의 제조방법
JP2005166714A (ja) 半導体装置の製造方法
KR20030000219A (ko) 반도체소자의 배선 형성방법
US20070161190A1 (en) Split-gate-type nonvolatile memory device and method of fabricating the same
KR100506050B1 (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant