CN113592093B - 量子态制备电路生成方法、装置、量子操作芯片及设备 - Google Patents
量子态制备电路生成方法、装置、量子操作芯片及设备 Download PDFInfo
- Publication number
- CN113592093B CN113592093B CN202110879983.0A CN202110879983A CN113592093B CN 113592093 B CN113592093 B CN 113592093B CN 202110879983 A CN202110879983 A CN 202110879983A CN 113592093 B CN113592093 B CN 113592093B
- Authority
- CN
- China
- Prior art keywords
- quantum
- circuit
- bit
- qubits
- unitary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000011159 matrix material Substances 0.000 claims abstract description 121
- 239000002096 quantum dot Substances 0.000 claims abstract description 80
- 239000013598 vector Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 230000010363 phase shift Effects 0.000 claims description 7
- 230000002441 reversible effect Effects 0.000 claims description 6
- 241000820057 Ithone Species 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims description 3
- 241000764238 Isis Species 0.000 claims description 2
- -1 hydrogen Chemical class 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000004422 calculation algorithm Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000010801 machine learning Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 239000012895 dilution Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012706 support-vector machine Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本申请公开了一种量子态制备电路生成方法、装置、量子操作芯片及设备,涉及量子技术领域。所述量子态制备电路生成方法包括:获取目标向量;生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路。本申请能够降低量子态制备电路的深度。
Description
技术领域
本申请实施例涉及量子技术领域,特别涉及一种量子态制备电路生成方法、装置、量子操作芯片及设备。
背景技术
量子态制备,是指将经典信息加载到量子计算器件中的过程。
量子***的物理实现具有退相干性,也就是说,量子***的相干性会随着时间逐渐消失,最终会退化为经典***。为了防止退相干,需要设计执行时间尽可能小的量子电路。
目前已实现的量子态制备电路的电路深度为O(2N),N为量子比特数,对于量子***来说,该量子态制备电路的深度还具有较大的改进空间。
发明内容
本申请实施例提供了一种量子态制备方法、装置、量子操作芯片及设备,能够构建出电路深度接近理论深度下界的量子态制备电路。所述技术方案如下:
根据本申请实施例的一个方面,提供了一种量子态制备电路生成方法,所述方法包括:
获取目标向量;
生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;
将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路;
其中,所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
根据本申请实施例的一个方面,提供了一种量子态制备方法,所述方法包括:
获取量子态制备电路;所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数;
在包含N个量子比特的量子计算器件上执行所述量子态制备电路。
根据本申请实施例的一个方面,提供了一种量子态制备电路生成装置,所述装置包括:
向量获取模块,用于获取目标向量;
中间电路生成模块,用于生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;
制备电路生成模块,用于将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路;
其中,所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
根据本申请实施例的一个方面,提供了一种量子态制备装置,所述装置包括:
电路获取模块,用于获取量子态制备电路;所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将 所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数;
电路执行模块,用于在包含N个量子比特的量子计算器件上执行所述量子态制备电路。
根据本申请实施例的一个方面,提供了一种量子操作芯片,所述量子操作芯片用于实现如上所述的量子态制备电路生成方法或者量子态制备方法。
根据本申请实施例的一个方面,提供了一种计算机设备,所述计算机设备中包含如上所述的量子操作芯片。
本申请实施例提供的技术方案至少包括如下有益效果:
在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的方案应用场景的示意图;
图2是本申请一个实施例提供的量子态制备电路生成方法的流程图;
图3是图2所示实施例涉及的中间制备电路的框架图;
图4是本申请一个实施例提供的量子态制备电路生成方法的流程图;
图5是图4所示实施例涉及的对角酉矩阵电路设计框架图;
图7本申请一个实施例提供的量子态制备方法的流程图;
图8本申请一个实施例提供的量子态制备电路生成装置的框图;
图9本申请一个实施例提供的量子态制备装置的框图;
图10是本申请一个实施例提供的计算机设备的结构框图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
在对本申请实施例进行介绍说明之前,首先对本申请中涉及的一些名词进行解释说明。
1)量子计算(Quantum Computation):利用量子态的叠加和纠缠等性质快速完成计算任务的一种计算方式。
2)量子比特(Qubit):量子信息的承载形式。
3)量子操作(Quantum Operation):对量子比特进行操纵,从而对量子比特承载的量子信息进行处理。常见的量子操作有泡利X、Y、Z变换(或写作σx、σy、σz),哈达玛变换(H),受控泡利X变换,即可控非门CNOT等。只使用单比特操作和两比特操作,可完成任意的量子计算,下文中部分位置简写为操作。
4)量子电路(Quantum Circuit):量子计算的一种描述模型,由量子比特以及在量子比特上的量子操作组成。量子电路由一系列量子门序列组成,并由量子门完成计算。
5)量子计算器件(Quantum Computing Device):执行量子计算的物理装置。
其中{|k>:k=0,1,...,2N-1}是量子***的一组计算基。在量子态制备电路设计中,允许使用任意单比特量子门和CNOT门。表示长度为2N的复向量的集合。在量子计算中,长度为2N的单位向量可以被制备在N量子比特的量子态中。
7)基本符号:为便于理解,本申请定义以下基本符号:
[n]表示集合{1,2,...,n}。表示二元域。对于任意x=(x1,...,xn)T,y=(y1,...,yn)T∈{0,1}n,且内积其中加法与乘法均定义在二元域上。0n和1n分别表示长度为n且元素为全0和全1的向量。{0,1}n是长度为n且由0或者1组成的向量的集合。在某些情况下,{0,1}n也表示长度为n的比特串的集合。ei表示第i个元素为1,其它元素为0的向量。
表1
9)i-格雷码圈(i-Gray code cycle)。格雷码圈是{0,1}n中所有n-比特串(即具有n个比特的比特串)的一个序列,满足相邻两个比特串恰好有一个比特不相同,且第一个和最后一个比特串恰好有一个比特不相同。
请参考图1,其示出了本申请一个实施例提供的方案应用场景的示意图。如图1所示,该应用场景可以是超导量子计算平台,该应用场景包括:量子计算器件11、稀释制冷机12、控制设备13和计算机14。
量子计算器件11是一种作用在物理量子比特上的电路,量子计算器件11可以实现成为量子芯片,如处于绝对零度附近的超导量子芯片。稀释制冷机12用于为超导量子芯片提供绝对零度的环境。
控制设备13用于对量子计算器件11进行控制,计算机14用于对控制设备13进行控制。例如,编写好的量子程序经过计算机14中的软件编译成指令发送给控制设备13(如电子/微波控制***),控制设备13将上述指令转换为电子/微波控制信号输入到稀释制冷机12,控制处于小于10mK温度的超导量子比特。读取的过程则与之相反,读取波形被输送到量子计算器件11。
在对本申请方法实施例进行介绍说明之前,先对该方法的运行环境进行介绍说明。本申请实施例提供的量子态制备电路生成或者量子态制备方法,其可以由经典计算机(如PC(Personal Computer,个人计算机))执行实现,也可以在经典计算机和量子计算机的混合设备环境下执行。
在下述方法实施例中,为了便于说明,仅以各步骤的执行主体为计算机设备进行介绍说明。应当理解的是,该计算机设备可以是经典计算机,也可以包括经典计算机和量子计算机的混合执行环境,本申请实施例对此不作限定。
请参考图2,其示出了本申请一个实施例提供的量子态制备电路生成方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个 步骤:
步骤21,获取目标向量。
步骤22,生成将目标向量制备到N个量子比特上的中间制备电路,中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数。
在本申请实施例中,对于给定的目标向量,可以生成一个由N个量子比特均匀控制门构成的,位于N个量子比特上的中间制备电路。
需要说明的是,上述中间制备电路被执行时,可以实现将目标向量制备到N个量子比特上,目前研究表明,上述中间制备电路的电路深度为O(2N)。
步骤23,将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将目标向量制备到N个量子比特上的量子态制备电路。
其中,对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;第一类型酉算子用于对n个量子比特的前一量子态进行相移,第二类型酉算子用于将n个量子比特中的后rt个量子比特恢复至输入对角酉矩阵量子电路时的量子态;n个量子比特是对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
在本申请实施例中,上述中间制备电路的框架图可以如图3所示。
由等式(1)可知,任意n量子比特的均匀控制门Vn的对角子矩阵可以作如下分解:
因此,均匀控制门Vn可以分解为如下形式:
其中表示n-1量子比特的单位算子(其中,表示规模为2n-1×2n-1的单位矩阵,在量子计算中,2n-1×2n-1规模的算子可以在n-1个量子比特上实现,因此称之为n-1量子比特的单位算子)。因此,将S和H门合并为一个单比 特门,忽略一个全局相位,任意n量子比特均匀控制门可由3个n量子比特对角酉矩阵Λn和两个单比特门构成。令D(n)表示无辅助比特时,实现Λn的量子电路深度。V1,...,VN的全局相位可仅由一个单比特相位门实现。由图1电路框架可知,任意N比特量子态制备电路的电路深度为:
而本申请所示的方案,通过将上述Λn转化为对角酉矩阵量子电路和单比特门,并且,通过第一类型酉算子和第二类型酉算子,按照递归方式实现对角酉矩阵量子电路,从而降低量子态制备电路的电路深度。
综上所述,本申请实施例所示的方案,在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
请参考图4,其示出了本申请一个实施例提供的量子态制备电路生成方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个步骤:
步骤401,获取目标向量。
本申请实施例所示的方案是量子算法中的一个基本步骤,其中,优化量子态制备电路的深度,有助于优化量子算法的电路深度。量子态制备广泛应用于量子机器学习算法中,比如在量子支持向量机、量子最小二乘拟合、玻尔兹曼机、量子线性方程组求解等机器学习算法中,需要将经典数据读取到量子设备中,即实现将数据向量(即上述目标向量)编码为量子态 该步骤即为量子态制备。在这些量子算法中,最主要的花费即为量子态制备步骤的花费。因此优化量子态制备电路可以直接得到量子机器学习算法的优化电路。
步骤402,生成将目标向量制备到N个量子比特上的中间制备电路,中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数。
其中,中间制备电路的框架可以如图3所示,此处不再赘述。
在获得中间制备电路之后,即可以将N个量子比特均匀控制门分别转化为 对角酉矩阵量子电路和单比特门,得到将目标向量制备到N个量子比特上的量子态制备电路。
其中,由表1可知,对角酉矩阵Λn的作用是在计算基中的每个向量|x>上,实现如下变换:
假设能够实现如下两个任务:
对于任意s∈{0,1}n-{0n},其中,{0,1}n表示所有长度n的比特串的集合,{0,1}n-{0n}表示除了0n以外所有长度为n的比特串的集合。当x满足<s,x>=1时,对基向量|x>进行αs的相移,即:
找到{αs:s∈{0,1}n-{0n}}满足:
基于以上原理,将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门的方式可以参考后续步骤。
步骤403,将目标对角酉矩阵对应的n个量子比特划分为前rc个量子比特以及后rt个量子比特。
步骤405,以递归的方式,将第一对角酉矩阵作为新的目标对角酉矩阵并转化为第一类型酉算子、第二类型酉算子以及新的第一对角酉矩阵。
如图5所述,n量子比特的工作寄存器被划分为两部分:控制寄存器由前rc个量子比特组成,目标寄存器由后rt个量子比特组成。对角酉矩阵Λn的量子电路由下面的算子组成:
上述参数的定义如下:
下面将讨论图5的电路框架中的算子功能。在本申请实施例中,将讨论在任意计算基下算子的功能。任意计算基定义如下:
本申请实施例首先介绍该量子电路构造的基本思想。为了方便描述,将“在量子比特上生成量子态|<s,x>>”称作“在量子比特上生成比特串s”。将n-比特串s∈{0,1}n-{0n}划分为两部分,s=ct,其中c被称作rc比特前缀,t被称作rt比特的后缀。
在本申请实施例中,可以生成所有除了0n以外的n比特串。将个后缀划分为个集合每个集合大小为rt且集合中的串在有限域上线性无关,并且允许集合之间有元素重合。其中,个后缀是指在{0,1}n-{0n}中所有比特串除0rt以外的后缀。其中,个酉算子对应个生成阶段,在第个生成阶段中,在目标寄存器的每个量子比特上分别生成以T(k)中的串为后缀的所有比特串。
其中,在一个阶段生成多个比特串的含义是,只要在一个阶段中出现过这些比特串s对应的量子态|<s,x>>即可。例如,如果想要在一个量子比特上生成三个 比特串s1,s2,s3,其含义是,首先生成|<s1,x>>,然后将|<s1,x>>转化为|<s2,x>>,最后将|<s2,x>>转化为|<s3,x>>。该过程可以称为生成三个比特串s1,s2,s3的过程。
为了更清楚地描述各算子功能,首先引入一些基本符号。
在后续的构造中n量子比特对角酉矩阵Λn的电路可分为两部分,一部分是已经设计好的电路,另一部分是未设计好的rc(<n)量子比特的对角酉矩阵对角酉矩阵可以利用Λn的电路实现方式来实现,即的电路也可分为两部分,一部分是已经设计好的电路,另一部分是未设计好的量子比特的对角酉矩阵对角酉矩阵则可以通过类似的方法继续做下去,一直做到电路中不存在未设计好的矩阵为止。
对于任何输入量子态|x>,量子电路可实现如下变换:
因此D(n)满足下面递推式:
由上述递推式,D(n)=O(2n/n)。
其中,第一类型酉算子包含生成酉算子和格雷路径酉算子;生成酉算子用于在后rt个量子比特上,将计算基转化为有限域上的可逆线性变化;格雷路径酉算子用于通过比特数为rc的格雷码圈实现对n个量子比特的量子态的相移。
其中,生成酉算子用于通过比特串集合T对后rt个量子比特的量子态进行 更新;比特串集合T中包含长度为rt的,由0和1元素构成的比特串,且比特串集合T中包含的各个比特串之间线性无关。
其中,生成酉算子由可控非门CNOT实现;生成酉算子的深度为O(rt/log rt)。
在本申请实施例中,第二类型酉算子由深度为O(rt/log rt)的CNOT实现。
那么,
对于任意y∈A(1)-L(1),考虑满足且tk-1…t1≠1k-1。其对应的整数t的大小可能会超出[rt]的范围,为了处理这种情况,定义 (并且t′是向量对应的整数)。现在且t′k-1…t′1≠0k-1,因此t′∈[rt]。所以同样可以得到从而得到:
令L=L(0)∪L(1),则有:
由于0k是Hx=0k的一个解,故满足注意到集合 中的向量是线性无关的。对于任意x∈L且x≠0k,构造两个线性无关的布尔向量集合和因为在有限域上 故可以从Sx中挑选出rt-1个线性无关的向量组成集合令不难验证,如果对于某个整数j∈[rt]满足x=ej,那么如果那么存在整数j∈[rt], 无论是哪一种情况,集合中的向量都是线性无关的,并且满足因此对于任意b∈{0,1},可以通过向集合中添加向量的方式,将其拓展为大小为rt的线性无关集合前面已经证明 因此,
其中,格雷路径酉算子用于基于格雷码圈和比特串集合F对n个量子比特的量子态进行更新;
比特串集合F中包含的比特串以比特串集合T中的比特串为后缀,并以长度为rc且由0和1元素构成的比特串为前缀;
个阶段中的第1个阶段由第一旋转门实现;第一旋转门用于当第一比特串属于比特串集合F时,在后rt个量子比特中的第i个量子比特上执行第一比特串对应的旋转操作;第一比特串是对于i∈[rt],以长度为rc的0元素构成的比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
个阶段中的第p个阶段由第一CNOT以及第二旋转门实现, 对于i∈[rt],第一CNOT的控制位在前rc个量子比特中的第hip个比特上,第一CNOT的目标位在后rt个量子比特中的第i个量子比特上;hip是格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序;第二旋转门用于当第二比特串属于比特串集合F时,在后rt个量子比特中的第i个量子比特上执行第二比特串对应的旋转操作;第二比特串是以格雷码圈中的第p个比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
个阶段中的最后一个阶段由第二CNOT实现;对于i∈[rt],第二CNOT的控制位在前rc个量子比特中的第hi1个比特上,第二CNOT的目标位在后rt个量子比特中的第i个量子比特上;hip是格雷码圈中的第1个比特串和最后一个比特串中不同比特元素的位序。
在Gray路径阶段,实现算子UGrayPatg,满足:
步骤p.1由CNOT门构成。对于每个i∈[rt],CNOT门的控制位在控制寄存器的第hip个比特,目标位在目标寄存器的第i个比特;
下面分析上述电路的电路深度。阶段1由作用在目标寄存器中不同比特上的旋转门构成,因此它可以在一层电路中实现。在每个阶段因为 和仅有一个比特不同,因此从函数构造仅需一个CNOT门。CNOT门的控制位是控制寄存器的第hip个量子比特,目标位是目标寄存器的第i个量子比特。由等式(16)可知,控制位的下标均不相同。所以,步骤p.1中的CNOT门可以在一层电路中实现。步骤p.2中的旋转门作用在不同的量子比特上,因此也可以在一层电路中实现。类似地,阶段同样也能够在一层电路中实现。故Gray路径阶段的总电路深度至多为1+2·
步骤406,将N个量子比特均匀控制门替换为递归得到的对角酉矩阵量子电路和单比特门,得到量子态制备电路。
本申请利用递归的思想,在无辅助比特的情况下设计了对角酉矩阵Λn的量子电路,且深度为O(2n/n)。由该电路得到深度为O(2N/N)的量子态制备电路。由于在无辅助比特的情况下量子态制备电路的深度下界为Ω(2N/N)。因此本申请的电路深度在渐进意义下是最优深度。
量子态制备作为一个重要过程,广泛存在于各类量子算法中。通过改进量子态制备电路的电路深度,可以有效地减小量子算法,如量子机器学习算法、物理***模拟算法和量子线性***求解算法的电路深度。
综上所述,本申请实施例所示的方案,在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
请参考图7,其示出了本申请一个实施例提供的量子态制备方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个步骤:
步骤701,获取量子态制备电路;量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;第一类型酉算子用于对n个量子比特的前一量子态进行相移,第二类型酉算子用于将n个量子比特中的后rt个量子比特恢复至输入对角酉矩阵量子电路时的量子态;n个量子比特是对角酉矩阵量子 电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
步骤702,在包含N个量子比特的量子计算器件上执行量子态制备电路。
其中,上述量子态制备电路的生成过程可以参考图2或图4所示实施例中的方案,此处不再赘述。
综上所述,本申请实施例所示的方案,在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
请参考图8,其示出了本申请一个实施例提供的量子态制备电路生成装置的框图。该装置具有实现上述量子态制备电路生成方法示例的功能,所述功能可以由硬件实现,也可以由硬件执行相应的软件实现。该装置可以是上文介绍的计算机设备,也可以设置在计算机设备中。如图8所示,该装置可以包括:
向量获取模块801,用于获取目标向量;
中间电路生成模块802,用于生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;
制备电路生成模块803,用于将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路;
其中,所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
在一种可能的实现方式中,所述制备电路生成模块803,用于,
以递归的方式,将所述第一对角酉矩阵作为新的目标对角酉矩阵并转化为所述第一类型酉算子、所述第二类型酉算子以及新的第一对角酉矩阵;
将所述N个量子比特均匀控制门替换为递归得到的对角酉矩阵量子电路和所述单比特门,得到所述量子态制备电路。
在一种可能的实现方式中,所述第一类型酉算子包含生成酉算子和格雷路径酉算子;
所述生成酉算子用于在所述后rt个量子比特上,将计算基转化为有限域上的可逆线性变化;
所述格雷路径酉算子用于通过比特数为rc的格雷码圈实现对所述n个量子比特的量子态的相移。
在一种可能的实现方式中,所述生成酉算子用于通过比特串集合T对所述后rt个量子比特的量子态进行更新;
所述比特串集合T中包含长度为rt的,由0和1元素构成的比特串,且所述比特串集合T中包含的各个比特串之间线性无关。
在一种可能的实现方式中,所述生成酉算子由可控非门CNOT实现。
在一种可能的实现方式中,所述生成酉算子的深度为O(rt/log rt)。
在一种可能的实现方式中,所述格雷路径酉算子用于基于所述格雷码圈和比特串集合F对所述n个量子比特的量子态进行更新;
所述比特串集合F中包含的比特串以所述比特串集合T中的比特串为后缀,并以长度为rc且由0和1元素构成的比特串为前缀;
所述个阶段中的第1个阶段由第一旋转门实现;所述第一旋转门用于当第一比特串属于比特串集合F时,在所述后rt个量子比特中的第i个量子比特上执行所述第一比特串对应的旋转操作;所述第一比特串是对于i∈[rt],以长度为rc的0元素构成的比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
所述个阶段中的第p个阶段由第一CNOT以及第二旋转门实现, 对于i∈[rt],所述第一CNOT的控制位在所述前rc个量子比特中的第hip个比特上,所述第一CNOT的目标位在所述后rt个量子比特中的第i个 量子比特上;hip是所述格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序;所述第二旋转门用于当第二比特串属于比特串集合F时,在所述后rt个量子比特中的第i个量子比特上执行所述第二比特串对应的旋转操作;所述第二比特串是以所述格雷码圈中的第p个比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
所述个阶段中的最后一个阶段由第二CNOT实现;对于i∈[rt],所述第二CNOT的控制位在所述前rc个量子比特中的第hi1个比特上,所述第二CNOT的目标位在所述后rt个量子比特中的第i个量子比特上;hip是所述格雷码圈中的第1个比特串和最后一个比特串中不同比特元素的位序。
在一种可能的实现方式中,所述第二类型酉算子由深度为O(rt/log rt)的CNOT实现。
综上所述,本申请实施例所示的方案,在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
请参考图9,其示出了本申请一个实施例提供的量子态制备装置的框图。该装置具有实现上述量子态制备方法示例的功能,所述功能可以由硬件实现,也可以由硬件执行相应的软件实现。该装置可以是上文介绍的计算机设备,也可以设置在计算机设备中。如图9所示,该装置可以包括:
电路获取模块901,用于获取量子态制备电路;所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数;
电路执行模块902,用于在包含N个量子比特的量子计算器件上执行所述 量子态制备电路。
综上所述,本申请实施例所示的方案,在由N个量子比特均匀控制门构成的中间制备电路的基础上,将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,通过第一类型酉算子和第二类型酉算子,采用递归方式实现对角酉矩阵量子电路,从而能够降低量子态制备电路的深度。
需要说明的是,上述实施例提供的装置,在实现其功能时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的装置与方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
请参考图10,其示出了本申请一个实施例提供的计算机设备的结构框图。该计算机设备可以用于实施上述实施例中提供的方法。以该计算机设备为经典计算机为例:
该计算机设备1000包括处理单元(如CPU(Central Processing Unit,中央处理器)、GPU(Graphics Processing Unit,图形处理器)和FPGA(Field Programmable GateArray,现场可编程逻辑门阵列)等)1001、包括RAM(Random-Access Memory,随机存储器)1002和ROM(Read-Only Memory,只读存储器)1003的***存储器1004,以及连接***存储器1004和中央处理单元1001的***总线1005。该计算机设备1000还包括帮助服务器内的各个器件之间传输信息的基本输入/输出***(Input Output System,I/O***)1006,和用于存储操作***1013、应用程序1014和其他程序模块1015的大容量存储设备1007。
该基本输入/输出***1006包括有用于显示信息的显示器1008和用于用户输入信息的诸如鼠标、键盘之类的输入设备1009。其中,该显示器1008和输入设备1009都通过连接到***总线1005的输入输出控制器1010连接到中央处理单元1001。该基本输入/输出***1006还可以包括输入输出控制器1010以用于接收和处理来自键盘、鼠标、或电子触控笔等多个其他设备的输入。类似地,输入输出控制器1010还提供输出到显示屏、打印机或其他类型的输出设备。
该大容量存储设备1007通过连接到***总线1005的大容量存储控制器(未 示出)连接到中央处理单元1001。该大容量存储设备1007及其相关联的计算机可读介质为计算机设备1000提供非易失性存储。也就是说,该大容量存储设备1007可以包括诸如硬盘或者CD-ROM(Compact Disc Read-Only Memory,只读光盘)驱动器之类的计算机可读介质(未示出)。
不失一般性,该计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据等信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。计算机存储介质包括RAM、ROM、EPROM(Erasable Programmable Read-Only Memory,可擦写可编程只读存储器)、EEPROM(Electrically Erasable Programmable Read-Only Memory,电可擦写可编程只读存储器)、闪存或其他固态存储其技术,CD-ROM、DVD(Digital Video Disc,高密度数字视频光盘)或其他光学存储、磁带盒、磁带、磁盘存储或其他磁性存储设备。当然,本领域技术人员可知该计算机存储介质不局限于上述几种。上述的***存储器1004和大容量存储设备1007可以统称为存储器。
根据本申请实施例,该计算机设备1000还可以通过诸如因特网等网络连接到网络上的远程计算机运行。也即计算机设备1000可以通过连接在该***总线1005上的网络接口单元1011连接到网络1012,或者说,也可以使用网络接口单元1011来连接到其他类型的网络或远程计算机***(未示出)。
所述存储器还包括至少一条计算机指令,该至少一条计算机指令存储于存储器中,且经配置以由一个或者一个以上处理器执行,以实现上述量子态制备电路生成方法或者量子态制备方法。
在一个示例性实施例中,还提供了一种计算机可读存储介质,所述存储介质中存储有至少一条计算机指令,所述至少一条计算机指令在被处理器执行时以实现上述量子态制备电路生成方法或者量子态制备方法。
可选地,该计算机可读存储介质可以包括:ROM(Read-Only Memory,只读存储器)、RAM(Random-Access Memory,随机存储器)、SSD(Solid State Drives,固态硬盘)或光盘等。其中,随机存取记忆体可以包括ReRAM(Resistance Random Access Memory,电阻式随机存取记忆体)和DRAM(Dynamic Random Access Memory,动态随机存取存储器)。
在一个示例性实施例中,还提供了一种计算机程序产品或计算机程序,所述 计算机程序产品或计算机程序包括计算机指令,所述计算机指令存储在计算机可读存储介质中。计算机设备的处理器从所述计算机可读存储介质中读取所述计算机指令,所述处理器执行所述计算机指令,使得所述计算机设备执行上述实施例所示的方法。
在一个示例性实施例中,还提供了一种量子操作芯片,该量子操作芯片用于计算机设备中,以实现如上所述实施例所示的方法。
应当理解的是,在本文中提及的“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。另外,本文中描述的步骤编号,仅示例性示出了步骤间的一种可能的执行先后顺序,在一些其它实施例中,上述步骤也可以不按照编号顺序来执行,如两个不同编号的步骤同时执行,或者两个不同编号的步骤按照与图示相反的顺序执行,本申请实施例对此不作限定。
以上所述仅为本申请的示例性实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (15)
1.一种量子态制备电路生成方法,其特征在于,所述方法包括:
获取目标向量;
生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;
将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路;
其中,所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
2.根据权利要求1所述的方法,其特征在于,所述将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路,包括:
以递归的方式,将所述第一对角酉矩阵作为新的目标对角酉矩阵并转化为所述第一类型酉算子、所述第二类型酉算子以及新的第一对角酉矩阵;
将所述N个量子比特均匀控制门替换为递归得到的对角酉矩阵量子电路和所述单比特门,得到所述量子态制备电路。
3.根据权利要求2所述的方法,其特征在于,所述第一类型酉算子包含生成酉算子和格雷路径酉算子;
所述生成酉算子用于在所述后rt个量子比特上,将计算基转化为有限域上的可逆线性变化;
所述格雷路径酉算子用于通过比特数为rc的格雷码圈实现对所述n个量子比特的量子态的相移。
4.根据权利要求3所述的方法,其特征在于,所述生成酉算子用于通过比特串集合T对所述后rt个量子比特的量子态进行更新;
所述比特串集合T中包含长度为rt的,由0和1元素构成的比特串,且所述比特串集合T中包含的各个比特串之间线性无关。
5.根据权利要求3或4所述的方法,其特征在于,所述生成酉算子由可控非门CNOT实现。
6.根据权利要求5所述的方法,其特征在于,所述生成酉算子的深度为O(rt/log rt)。
所述个阶段中的第1个阶段由第一旋转门实现;所述第一旋转门用于当第一比特串属于比特串集合F时,在所述后rt个量子比特中的第i个量子比特上执行所述第一比特串对应的旋转操作;所述第一比特串是对于i∈[rt],以长度为rc的0元素构成的比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
所述个阶段中的第p个阶段由第一CNOT以及第二旋转门实现, 对于i∈[rt],所述第一CNOT的控制位在所述前rc个量子比特中的第hip个比特上,所述第一CNOT的目标位在所述后rt个量子比特中的第i个量子比特上;hip是所述格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序;所述第二旋转门用于当第二比特串属于比特串集合F时,在所述后rt个量子比特中的第i个量子比特上执行所述第二比特串对应的旋转操作;所述第二比特串是以所述格雷码圈中的第p个比特串为前缀,并以比特串集合T中的第i个比特串为后缀的比特串;
10.根据权利要求2所述的方法,其特征在于,所述第二类型酉算子由深度为O(rt/logrt)的CNOT实现。
11.一种量子态制备方法,其特征在于,所述方法包括:
获取量子态制备电路;所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数;
在包含N个量子比特的量子计算器件上执行所述量子态制备电路。
12.一种量子态制备电路生成装置,其特征在于,所述装置包括:
向量获取模块,用于获取目标向量;
中间电路生成模块,用于生成将所述目标向量制备到N个量子比特上的中间制备电路,所述中间制备电路包括N个量子比特均匀控制门;N为大于或者等于2的整数;
制备电路生成模块,用于将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门,得到将所述目标向量制备到所述N个量子比特上的量子态制备电路;
其中,所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数。
13.一种量子态制备装置,其特征在于,所述装置包括:
电路获取模块,用于获取量子态制备电路;所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中,将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的;所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现;所述第一类型酉算子用于对n个量子比特的前一量子态进行相移,所述第二类型酉算子用于将所述n个量子比特中的后rt个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态;所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特,1≤rt<n≤N,且rt、n为整数;
电路执行模块,用于在包含N个量子比特的量子计算器件上执行所述量子态制备电路。
14.一种量子操作芯片,其特征在于,所述量子操作芯片用于实现如权利要求1至10任一所述的量子态制备电路生成方法,或者,实现如权利要求11所述的量子态制备方法。
15.一种计算机设备,其特征在于,所述计算机设备包含如权利要求14所示的量子操作芯片。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110879983.0A CN113592093B (zh) | 2021-08-02 | 2021-08-02 | 量子态制备电路生成方法、装置、量子操作芯片及设备 |
JP2022556238A JP7389268B2 (ja) | 2021-08-02 | 2021-10-26 | 量子状態準備回路の生成方法、装置、チップ、機器及びプログラム |
EP21930595.0A EP4152215A4 (en) | 2021-08-02 | 2021-10-26 | QUANTUM STATE PREPARATION CIRCUIT GENERATION METHOD AND APPARATUS, CHIP, DEVICE AND PROGRAM PRODUCT |
PCT/CN2021/126485 WO2023010694A1 (zh) | 2021-08-02 | 2021-10-26 | 量子态制备电路生成方法、装置、芯片、设备及程序产品 |
US18/054,724 US20230081903A1 (en) | 2021-08-02 | 2022-11-11 | Quantum State Preparation Circuit Generation Method and Apparatus, Chip, Device, and Program Product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110879983.0A CN113592093B (zh) | 2021-08-02 | 2021-08-02 | 量子态制备电路生成方法、装置、量子操作芯片及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113592093A CN113592093A (zh) | 2021-11-02 |
CN113592093B true CN113592093B (zh) | 2022-05-24 |
Family
ID=78253608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110879983.0A Active CN113592093B (zh) | 2021-08-02 | 2021-08-02 | 量子态制备电路生成方法、装置、量子操作芯片及设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230081903A1 (zh) |
EP (1) | EP4152215A4 (zh) |
JP (1) | JP7389268B2 (zh) |
CN (1) | CN113592093B (zh) |
WO (1) | WO2023010694A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114418108B (zh) * | 2022-01-17 | 2022-10-18 | 北京百度网讯科技有限公司 | 酉算子编译方法、计算设备、装置及存储介质 |
CN114418107B (zh) * | 2022-01-17 | 2022-10-18 | 北京百度网讯科技有限公司 | 酉算子编译方法、计算设备、装置及存储介质 |
CN117010506A (zh) * | 2022-04-29 | 2023-11-07 | 腾讯科技(深圳)有限公司 | 量子态制备电路的生成方法、装置、量子芯片和电子设备 |
CN114943199B (zh) * | 2022-05-24 | 2023-04-18 | 北京百度网讯科技有限公司 | 连通特征确定方法、装置、设备及存储介质 |
CN117196048A (zh) * | 2022-05-30 | 2023-12-08 | 腾讯科技(深圳)有限公司 | 量子态制备电路生成方法、量子态制备方法以及量子设备 |
CN117494821A (zh) * | 2022-07-26 | 2024-02-02 | 腾讯科技(深圳)有限公司 | 量子电路优化方法、装置、设备、存储介质及程序产品 |
CN116579435B (zh) * | 2023-05-22 | 2023-12-05 | 北京百度网讯科技有限公司 | 量子电路的分类方法、装置、电子设备、介质和产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111563599A (zh) * | 2020-04-30 | 2020-08-21 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的分解方法、装置、存储介质及电子装置 |
CN111738448A (zh) * | 2020-06-23 | 2020-10-02 | 北京百度网讯科技有限公司 | 量子线路模拟方法、装置、设备及存储介质 |
CN112632881A (zh) * | 2020-01-17 | 2021-04-09 | 腾讯科技(深圳)有限公司 | 量子克里福德电路的容错计算方法、装置、设备及芯片 |
CN112633507A (zh) * | 2020-11-27 | 2021-04-09 | 合肥本源量子计算科技有限责任公司 | 一种将复向量编码到量子线路的方法及装置 |
CN112633508A (zh) * | 2020-11-30 | 2021-04-09 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的生成方法、装置、存储介质及电子装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106164942B (zh) * | 2014-04-09 | 2019-07-12 | 微软技术许可有限责任公司 | 在Clifford+T基础上的“重复直到成功”电路的有效合成 |
WO2016040708A1 (en) * | 2014-09-11 | 2016-03-17 | Microsoft Technology Licensing, Llc | Efficient synthesis of probabilistic quantum circuits with fallback |
WO2016161220A1 (en) * | 2015-04-01 | 2016-10-06 | Microsoft Technology Licensing, Llc | Efficient topological compilation for metaplectic anyon model |
CN106650808A (zh) * | 2016-12-20 | 2017-05-10 | 北京工业大学 | 一种基于量子近邻算法的图像分类方法 |
US10997337B2 (en) * | 2018-10-30 | 2021-05-04 | Microsoft Technology Licensing, Llc | Trading t-gates for qubits in arbitrary state and unitary synthesis |
CN112232513B (zh) * | 2020-10-28 | 2024-06-14 | 本源量子计算科技(合肥)股份有限公司 | 一种量子态的制备方法及装置 |
-
2021
- 2021-08-02 CN CN202110879983.0A patent/CN113592093B/zh active Active
- 2021-10-26 EP EP21930595.0A patent/EP4152215A4/en active Pending
- 2021-10-26 JP JP2022556238A patent/JP7389268B2/ja active Active
- 2021-10-26 WO PCT/CN2021/126485 patent/WO2023010694A1/zh unknown
-
2022
- 2022-11-11 US US18/054,724 patent/US20230081903A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112632881A (zh) * | 2020-01-17 | 2021-04-09 | 腾讯科技(深圳)有限公司 | 量子克里福德电路的容错计算方法、装置、设备及芯片 |
CN111563599A (zh) * | 2020-04-30 | 2020-08-21 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的分解方法、装置、存储介质及电子装置 |
CN111738448A (zh) * | 2020-06-23 | 2020-10-02 | 北京百度网讯科技有限公司 | 量子线路模拟方法、装置、设备及存储介质 |
CN112633507A (zh) * | 2020-11-27 | 2021-04-09 | 合肥本源量子计算科技有限责任公司 | 一种将复向量编码到量子线路的方法及装置 |
CN112633508A (zh) * | 2020-11-30 | 2021-04-09 | 合肥本源量子计算科技有限责任公司 | 一种量子线路的生成方法、装置、存储介质及电子装置 |
Non-Patent Citations (2)
Title |
---|
求解量子逻辑电路酉矩阵的快速方法;李志强等;《量子电子学报》;20200331;第37卷(第2期);222-228 * |
量子计算在动态递归与自组织神经网络中的机理及应用研究;李鹏华;《中国博士学位论文全文数据库 (基础科学辑)》;20130515(第05期);I140-16 * |
Also Published As
Publication number | Publication date |
---|---|
CN113592093A (zh) | 2021-11-02 |
EP4152215A1 (en) | 2023-03-22 |
US20230081903A1 (en) | 2023-03-16 |
JP7389268B2 (ja) | 2023-11-29 |
EP4152215A4 (en) | 2023-10-18 |
WO2023010694A1 (zh) | 2023-02-09 |
JP2023541741A (ja) | 2023-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113592093B (zh) | 量子态制备电路生成方法、装置、量子操作芯片及设备 | |
WO2020151129A1 (zh) | 量子机器学习框架构建方法、装置、量子计算机及计算机存储介质 | |
JP7471736B2 (ja) | 量子系の基底状態エネルギーの推定方法、およびシステム | |
Cortese et al. | Loading classical data into a quantum computer | |
Khan et al. | Quantum ternary parallel adder/subtractor with partially-look-ahead carry | |
Penkovsky et al. | Efficient design of hardware-enabled reservoir computing in FPGAs | |
CN113592094B (zh) | 量子态制备电路生成方法、超导量子芯片 | |
CN114091363A (zh) | 基于量子算法的计算流体动力学模拟方法、装置及设备 | |
Xia et al. | An efficient design of reversible multi-bit quantum comparator via only a single ancillary bit | |
CN114037082A (zh) | 量子计算任务处理方法、***及计算机设备 | |
Balauca et al. | Efficient constructions for simulating multi controlled quantum gates | |
EP4016506B1 (en) | Softmax function secret calculation system, softmax function secret calculation device, softmax function secret calculation method, neural network secret calculation system, neural network secret learning system, and program | |
Yetiş et al. | An improved and cost reduced quantum circuit generator approach for image encoding applications | |
Bhat et al. | Design and analysis of 3× 3 reversible quantum gates | |
Khan | A recursive method for synthesizing quantum/reversible quaternary parallel adder/subtractor with look-ahead carry | |
Larasati et al. | Simulation of modular exponentiation circuit for shor's algorithm in qiskit | |
Rani et al. | Improved ternary reversible logic synthesis using group theoretic approach | |
Taheri Monfared et al. | Novel qutrit circuit design for multiplexer, De-multiplexer, and decoder | |
Wang et al. | A Hierarchical Adaptive Multi-Task Reinforcement Learning Framework for Multiplier Circuit Design | |
Rani et al. | A ternary decision diagram (TDD)-based synthesis approach for ternary logic circuits | |
Jiang et al. | Sparse factorization of the square all-ones matrix of arbitrary order | |
Papakonstantinou | Exclusive or Sum of Complex Terms expressions minimization | |
WO2023207486A1 (zh) | 量子态制备电路的生成方法、装置、量子芯片和电子设备 | |
WO2024021819A1 (zh) | 量子电路优化方法、装置、电子设备、计算机可读存储介质及计算机程序产品 | |
CN114638368B (zh) | 一种用于qram架构的量子线路的构建方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40055372 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |