CN113517396A - 一种相变存储器及其制造方法 - Google Patents

一种相变存储器及其制造方法 Download PDF

Info

Publication number
CN113517396A
CN113517396A CN202110413561.4A CN202110413561A CN113517396A CN 113517396 A CN113517396 A CN 113517396A CN 202110413561 A CN202110413561 A CN 202110413561A CN 113517396 A CN113517396 A CN 113517396A
Authority
CN
China
Prior art keywords
phase change
layer
change memory
material layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110413561.4A
Other languages
English (en)
Inventor
刘广宇
刘峻
杨海波
彭文林
匡睿
付志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110413561.4A priority Critical patent/CN113517396A/zh
Publication of CN113517396A publication Critical patent/CN113517396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种相变存储器及其制造方法,所述相变存储器包括:由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。

Description

一种相变存储器及其制造方法
技术领域
本申请实施例涉及半导体制造领域,尤其涉及一种相变存储器及其制造方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件,在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。
相变存储器是根据热效应来进行晶态与非晶态的状态转换的,在相变存储器的操作过程中伴随着复杂的热学过程。随着相变存储器的集成度提高,驱动能力也随之变小,因此,如何减小相变存储器的操作功耗,提升相变存储器的操作速度成为亟待解决的问题。
发明内容
有鉴于此,本申请实施例为解决现有技术中存在的至少一个问题而提供一种相变存储器及其制造方法。
为达到上述目的,本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供一种相变存储器,包括:
由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;
所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。
在一种可选的实施方式中,所述导热材料层为多层的情况下,所述相变材料层和所述导热材料层交替层叠设置。
在一种可选的实施方式中,所述相变材料层的厚度大于所述导热材料层的厚度。
在一种可选的实施方式中,所述相变材料层的层数大于所述导热材料层的层数。
在一种可选的实施方式中,所述导热材料层的厚度范围为1-5nm。
在一种可选的实施方式中,所述导热材料层的材料包括以下至少之一:金属氮化合物、钛钨合金。
在一种可选的实施方式中,所述相变存储单元还包括:第一电极层、第二电极层和第三电极层;
所述第一电极层与所述第一导电线电接触,所述第二电极层位于所述选通层和所述相变存储层之间,所述第三电极层与所述第二导电线电接触;所述导热材料层不与所述第二电极层和所述第三电极层电接触。
第二方面,本申请实施例提供一种相变存储器的制造方法,所述方法包括:
依次形成层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;
所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。
在一种可选的实施方式中,所述导热材料层为多层的情况下,所述相变材料层和所述导热材料层交替层叠设置。
在一种可选的实施方式中,所述相变材料层的厚度大于所述导热材料层的厚度。
在一种可选的实施方式中,所述相变材料层的层数大于所述导热材料层的层数。
在一种可选的实施方式中,所述导热材料层的厚度范围为1-5nm。
在一种可选的实施方式中,所述导热材料层的材料包括以下至少之一:金属氮化合物、钛钨合金。
在一种可选的实施方式中,所述形成相变存储单元,包括:
在所述第一导电线上形成第一电极层;
在所述第一电极层上形成选通层,在所述选通层上形成第二电极层;
在所述第二电极层上形成所述相变存储层,在所述相变存储层上形成第三电极层。
本申请实施例公开了一种相变存储器及其制造方法,所述相变存储器包括:由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。本申请中在相变存储层中设置导热材料层,且本申请中的导热材料层设置在相变材料层之间,由于导热材料层具有良好的导热性和结构稳定性,因此导热材料层的***可以增加相变材料层的导热性和稳定性,从而可以减小相变材料层的操作功耗,提升相变材料层的操作速度。
附图说明
图1为本申请实施例提供的一种相变存储器的剖视图;
图2为本申请实施例提供的相变存储器的制造方法的实现流程示意图;
图3a至图3f为本申请一具体示例提供的相变存储器的制造方法中的结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时,并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
相变存储器作为一种新兴的非易失性存储器件,在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。相变存储器单元包括底部电极层、选通层、中间电极层、相变材料层和顶部电极层。相变材料层根据热效应来进行晶态与非晶态的状态转换的。然而,随着工艺节点的不断减小,相变存储器的尺寸持续缩小后,相变存储器的操作功耗和操作速度等性能会受到以下问题的影响:1)由于相变材料层的中心位置距离上下电极层(中间电极层和顶部电极层)较远,整个相变材料层的温度分布会存在差异,因而相变材料层在擦写过程中不同位置的晶化程度会存在不同,从而使得整个器件的擦写稳定性会受到影响;2)由于相变材料层的导热性较差,使得在相变材料在操作的过程中温度过高,不利于相变材料散热,既会影响相变材料的热稳定性,又会对相邻的相变存储单元造成影响,从而导致擦写受到影响;3)由于相变材料层在器件反复擦写的过程中,相变材料层中的元素容易发生扩散和偏析,因此在器件操作的过程中相变材料的稳定性会受到影响,进而影响器件的疲劳次数。因此,如何提升相变存储器的性能成为亟待解决的问题。
为此,提出了本申请实施例的以下技术方案。
本申请实施例提供一种相变存储器,图1为本申请实施例提供的一种相变存储器的剖视图,如图1所示,所述相变存储器包括:由下至上依次层叠设置的第一导电线160、相变存储单元100以及第二导电线170;其中,所述第一导电线160和所述第二导电线170平行于同一平面且彼此垂直,所述相变存储单元100与所述第一导电线160和第二导电线170均垂直;所述相变存储单元100包括层叠设置的选通层120和相变存储层140;
所述相变存储层140包括多层相变材料层141和位于所述相变材料层141之间的导热材料层142。
在本申请实施例中,所述相变存储单元可直接或间接响应于控制脉冲(例如电压或电流脉冲)而在高电阻状态与低电阻状态之间切换。这些相变存储单元可以称为可变电阻存储单元。在一些可变电阻存储单元中,在读写操作期间的电阻的改变至少部分与由控制脉冲产生的热相关联。读写操作可为编程或擦除操作。对于可变电阻存储单元,编程操作也可称为复位操作,其可将相变存储单元的电阻状态从低电阻状态改变到高电阻状态。类似地,擦除操作(也可称为置位操作)可将相变存储单元的电阻状态从高电阻状态改变到低电阻状态。
如图1所示,所述相变存储单元沿z轴延伸,该相变存储单元的轴向为z轴方向,所述相变存储器包括:沿轴向依次层叠设置的第一导电线160、相变存储单元100以及第二导电线170。所述相变存储单元100包括沿轴向层叠设置的选通层120和相变存储层140。
在本申请实施例中,所述相变材料层141能够在晶态和非晶态之间发生可逆转变。所述相变材料层141的材料可以是为硫系化合物,例如锗锑碲合金、锑碲合金、锗碲合金、钛锑碲合金、钽锑碲合金或其他硫系化合物的任意一种,当然,所述相变材料层141的材料还可以是其他合适的相变材料,本申请在此不作限定。
在本申请实施例中,所述选通层120在控制脉冲(大于开关材料层的阈值脉冲)的作用下,所述选通层120能够进行开启状态与关闭状态的状态转换。所述选通层120也可以称为双向阈值开关(Ovonic threshold switching,OTS)。所述选通层120的材料可以为OTS材料,例如ZnTe、GeTe、NbO或者SiAsTe等。
在本申请实施例中,第一导电线160和第二导电线170的材料包括导电材料。导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)或者多晶硅等。
在本申请实施例中,第一导电线160和第二导电线170也可以被称为字线和位线,示例性的,在一实施例中,第一导电线160为字线,则第二导电线170为位线;另一实施例中,第二导电线170为字线,则第一导电线160为位线,以上仅是本领域技术人员对第一导电线160和第二导电线170的称谓的区别。
由于单层相变材料层的中心位置距离上下电极层较远,整个相变材料层的温度分布会存在差异,因而相变材料层在擦写过程中不同位置的晶化程度会存在不同,从而使得整个器件的擦写稳定性会受到影响。而本申请中的相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层,换言之,本申请中的导热材料层设置在相变材料层之间,由于导热材料层在相变存储层内部能够形成加热中心,减少相变材料层在操作过程中的温度分布差异,使得整个相变材料层的热量分布较为均匀,减小由于晶化程度的不同而造成的擦写稳定性问题,从而提升器件的性能。如此,可以减小相变材料层的操作功耗,提升相变材料层的操作速度。
由于单纯的相变材料层的导热性较差,使得在相变材料在操作的过程中温度过高,不利于相变材料散热,既会影响相变材料的热稳定性,又会对相邻的相变存储单元造成影响,从而导致擦写受到影响。而本申请中的相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层,换言之,本申请中的导热材料层设置在相变材料层之间,由于导热材料层的导热性较好,有利于相变材料在操作的过程中散热,使得相变材料温度不会过高,从而减小了器件操作时对相邻相变存储单元的影响,提升了相变材料层发热稳定性和器件的操作稳定性。如此,可以减小相变材料层的操作功耗,提升相变材料层的操作速度。
由于单纯的相变材料层在器件反复擦写的过程中,相变材料层中的元素容易发生扩散和偏析,因此在器件操作的过程中相变材料的稳定性会受到影响,进而影响器件的疲劳次数。而本申请中的相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层,换言之,本申请中的导热材料层设置在相变材料层之间,因而在器件反复操作过程中,能够防止因相变材料层中元素的任意扩散而导致的组分偏析,从而提升了器件操作过程中的材料稳定性,提升了器件的疲劳次数。
另外,本申请实施例中在不改变相变存储单元整体结构的情况下,仅通过在相变存储层中增加导热材料层来提升器件的性能,无需增加额外的光罩,工艺开发成本较低,经济适用性较好。
在本申请实施例中,所述导热材料层为多层的情况下,所述相变材料层141和导热材料层142沿轴向交替层叠设置。换言之,所述导热材料层142设置于相邻的相变材料层141之间。这里,所述导热材料层142沿轴向的投影图形和所述相变材料层141沿轴向的投影图形相同。
本申请实施例中所述导热材料层用于防止相变材料层中的相变材料的扩散和偏析、用于帮助相变材料层在操作的过程中散热、用于在相邻的相变材料层之间形成加热中心,减少相变材料层在操作过程中温度分布存在的差异。
在本申请实施例中,所述相变材料层141的厚度远大于所述导热材料层142的厚度。所述导热材料层142沿轴向的厚度范围为1-5nm。在一些实施例中,所述导热材料层142沿轴向的厚度范围优选为1-3nm。本申请实施例中所述导热材料层的厚度相较于相变材料层的厚度非常的小,因而几乎不会对相变存储单元的整体结构造成影响。
在本申请实施例中,所述导热材料层为多层的情况下,每层所述导热材料层的厚度可以相同,也可以不同。每层所述相变材料层的厚度可以相同,也可以不同。在实际应用时,每层所述导热材料层的厚度可以根据其相邻的两层相变材料层的厚度进行调整。
在一些实施例中,所述导热材料层的层数设置的越多,所述导热材料层的厚度越薄。
在本申请实施例中,所述相变材料层141的层数大于所述导热材料层142的层数。换言之,所述导热材料层142是设置于相邻的相变材料层141之间。在一些实施例中,所述导热材料层142还可以位于所述相变材料层141的内部。如此,所述导热材料层142沿轴向的投影图形位于所述相变材料层141沿轴向的投影图形内部。在实际应用时,所述导热材料层142沿轴向的投影面积可以小于所述相变材料层141沿轴向的投影面积。
在本申请实施例中,所述导热材料层142的材料包括以下至少之一:金属氮化合物、钛钨合金。在实际应用时,所述导热材料层为多层的情况下,每层所述导热材料层的材料可以相同,也可以不同。
在一些实施例中,所述导热材料层的材料优选为氮化钛、氮化坦和氮化钨。由于氮化钛、氮化坦和氮化钨的材料自身的结构稳定,且导热系数较大,因而在器件反复操作过程中,能够稳定的在相变存储层内部形成加热中心,使得整个相变材料层的热量分布较为均匀,减小由于晶化程度的不同而造成的擦写稳定性问题,从而提升器件的性能;由于整个相变材料层的热量分布较为均匀,从而不会出现因热量集中而导致热量向外辐射,影响相邻相变存储单元的情况。进一步,还能够防止因相变材料层中元素的任意扩散而导致的组分偏析,从而提升了器件操作过程中的材料稳定性,提升了器件的疲劳次数。
在本申请实施例中,所述相变存储单元还包括:第一电极层110、第二电极层130和第三电极层150;所述第一电极层110与所述第一导电线160电接触,所述第二电极层130位于所述选通层120和所述相变存储层140之间,所述第三电极层150与所述第二导电线170电接触;所述导热材料层142不与所述第二电极层130和所述第三电极层150电接触。
在本申请实施例中,所述导热材料层142的材料可以和第一电极层110、第二电极层130和第三电极层150的材料相同。在一些实施例中,所述导热材料层142的材料也可以和第一电极层110、第二电极层130和第三电极层150的材料不同。由于导热材料层的材料可以和第一电极层、第二电极层和第三电极层的材料相同,因此无需增加额外的工艺机台即可形成导热材料层,工艺开发成本较低,经济适用性较好。
在本申请实施例中,第一电极层110、第二电极层130和第三电极层150的材料可以包括:金属氮化物,例如氮化钛、氮化坦和氮化钨;非晶碳,例如α相碳。
在本申请实施例中,所述相变存储单元100位于所述第一导电线160和所述第二导电线170之间的交叉区域处。
在一些实施例中,所述相变存储单元100还包括:第一封装层和第二封装层(图中未示出),第一封装层覆盖第二导电线170、第三电极层150、以及相变存储层140的侧面,也就是说,第一封装层覆盖第二导电线170的侧面、第三电极层150的侧面、以及相变存储层140的侧面,一具体实施例中,第一封装层覆盖第二导电线170的所有侧面、第三电极层150的所有侧面、以及相变存储层140的所有侧面;第二封装层覆盖第一封装层的表面、第二电极层130、选通层120、第一电极层110、以及第一导电线160的侧面,也就是说,第二封装层覆盖第一封装层的表面、第二电极层130的侧面、选通层120的侧面、第一电极层110的侧面、以及第一导电线160的侧面,一具体实施例中,第二封装层50覆盖第一封装层的表面、第二电极层130的所有侧面、选通层120的所有侧面、第一电极层110的所有侧面、以及第一导电线160的所有侧面。第一封装层能够保护第二导电线170的侧面、第三电极层150的侧面、以及相变存储层140的侧面,避免相变材料层141的材料和选通层120的材料扩散导致的污染以及性能改变,还能够减小相邻的两个相变存储单元100之间的热串扰。第二封装层能够保护第一封装层的表面、第二电极层130的侧面、选通层120的侧面、第一电极层110的侧面、以及第一导电线160的侧面,进一步避免相变材料层141的材料和选通层120的材料扩散导致的污染以及性能改变,还能够进一步减小相邻的两个相变存储单元100之间的热串扰。
在本申请实施例中,所述相变存储器可以包括多个呈阵列排布的相变存储单元,以构成相变存储阵列。
在本申请实施例中,所述相变存储器还包括:平行于所述第一导电线的第三导电线(图中未示出),所述第一导电线与所述第三导电线分别位于所述第二导电线的相对两侧;所述相变存储单元包括位于第一导电线和第二导电线之间的交叉区域处的上部相变存储单元、以及位于第二导电线和第三导电线之间的交叉区域处的下部相变存储单元。本申请实施例中通过上部相变存储单元和下部相变存储单元的堆叠形成三维相变存储器。需要说明的是,上部相变存储单元和下部相变存储单元的形成工艺和材料相同。
本申请实施例公开了一种相变存储器及其制造方法,所述相变存储器包括:由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括沿轴向层叠设置的选通层和相变存储层;所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。本申请中在相变存储层中设置导热材料层,且本申请中的导热材料层设置在相变材料层之间,由于导热材料层具有良好的导热性和结构稳定性,因此导热材料层的***可以增加相变材料层的导热性和稳定性,从而可以减小相变材料层的操作功耗,提升相变材料层的操作速度。
图2为本申请实施例提供的相变存储器的制造方法的实现流程示意图,该方法用于制作本申请实施例提供的相变存储器。参照图2所示,所述方法包括以下步骤:
步骤201、依次形成层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层。
步骤202、所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。
在一些实施例中,在衬底表面依次形成第一导电线、相变存储单元以及第二导电线。所述第一导电线沿平行于衬底表面的第一方向延伸。
在本申请实施例中,所述第二导电线沿平行于衬底表面的第二方向延伸,第二方向垂直于第一方向。
在一些实施例中,所述导热材料层为多层的情况下,所述相变材料层和所述导热材料层交替层叠设置。
在本申请实施例中,所述相变材料层的厚度大于所述导热材料层的厚度。
在本申请实施例中,所述相变材料层的层数大于所述导热材料层的层数。
在本申请实施例中,所述导热材料层的厚度范围为1-5nm。
在本申请实施例中,所述导热材料层的材料包括以下至少之一:金属氮化合物、钛钨合金。
在本申请实施例中,所述方法还包括:在所述第一导电线上形成第一电极层;在所述第一电极层上形成选通层,在所述选通层上形成第二电极层;在所述第二电极层上形成所述相变存储层,在所述相变存储层上形成第三电极层。
本申请实施例中所述导热材料层用于防止相变材料层中的相变材料的扩散和偏析、用于帮助相变材料层在操作的过程中散热、用于在相邻的相变材料层之间形成加热中心,减少相变材料层在操作过程中温度分布存在的差异。
另外,本申请实施例中在不改变相变存储单元整体结构的情况下,仅通过在相变存储层中增加导热材料层来提升器件的性能,且由于导热材料层的材料可以和第一电极层、第二电极层和第三电极层的材料相同,因此无需增加额外的光罩及工艺机台即可形成导热材料层,工艺开发成本较低,经济适用性较好。
本申请实施例公开了一种相变存储器的制造方法,所述方法包括:依次形成第一导电线和选通层;在所述选通层上形成多层相变材料层和导热材料层;其中,所述导热材料层位于所述相变材料层之间;所述多层相变材料层和所述导热材料层构成相变存储层;在所述相变存储层上形成第二导电线。本申请中在相变存储层中设置导热材料层,且本申请中的导热材料层设置在相变材料层之间,由于导热材料层具有良好的导热性和结构稳定性,因此导热材料层的***可以增加相变材料层的导热性和稳定性,从而可以减小相变材料层的操作功耗,提升相变材料层的操作速度。
以下结合上述任意实施例提供具体示例:
图3a至图3f为本申请一具体示例提供的相变存储器的制造方法中的结构示意图。需要说明的是,图3a至图3f以相变存储层包括三层相变材料层和两层导热材料层为例进行说明。参照图3a所示,在衬底1100上依次形成层叠设置的第一导电线层1600、第一电极层110"、选通层120"和第二电极层130"。形成所述第一导电线层、第一电极层、选通层和第二电极层的方法包括但不限于化学气相沉积(CVD,Chemical Vapor Deposition)工艺、物理气相沉积(PVD,Physical Vapor Deposition)工艺、原子层沉积(ALD,Atomic LayerDeposition)工艺。
参照图3b所示,在所述第二电极层130"上依次形成层叠设置的相变材料层141"-导热材料层142"-相变材料层141"-导热材料层142"-相变材料层141"。所述层叠设置的相变材料层141"-导热材料层142"-相变材料层141"-导热材料层142"-相变材料层141"构成相变存储层140"。每层导热材料层142"沿轴向的厚度范围为1-5nm。在一些实施例中,每层导热材料层142"沿轴向的厚度范围优选为1-3nm。这里,所述相变材料层141"的层数为三层,所述导热材料层142"的层数为两层,所述相变材料层141"的层数大于所述导热材料层142"的层数。形成所述相变材料层和导热材料层的方法包括但不限于CVD工艺、PVD工艺、ALD工艺。
在本申请实施例中,所述导热材料层142"的材料包括以下至少之一:金属氮化合物、钛钨合金。在一些实施例中,所述导热材料层142"的材料优选为氮化钛、氮化坦和氮化钨。由于氮化钛、氮化坦和氮化钨的材料自身的结构稳定,因而在器件反复操作过程中,能够防止因相变材料层中元素的任意扩散而导致的组分偏析,从而提升了器件操作过程中的材料稳定性,提升了器件的疲劳次数。
参照图3c所示,在所述相变存储层140"上形成第三电极层150"。这里,第一电极层110"、选通层120"、第二电极层130"、相变存储层140"和第三电极层150"构成存储堆叠层1000。
参照图3d所示,在所述两个垂直方向中的第一方向上对所述存储堆叠层1000和所述第一导电线层1600进行刻蚀,以形成第一导电线160和经刻蚀的存储堆叠层。经刻蚀的存储堆叠层包括第三电极层150'、相变存储层140'、第二电极层130'、选通层120'和第一电极层110'。所述相变存储层140'包括形成层叠设置的相变材料层141'-导热材料层142'-相变材料层141'-导热材料层142'-相变材料层141'。所述第一导电线160沿第一方向延伸。可以理解的是,平行于y轴的方向即为第一方向。
图3e示出了在图3d中的AA’位置的截面图,即yoz平面的截面图。可以理解的是,yoz平面平行于y轴和z轴,且垂直于x轴。参照图3e所示,在所述第三电极层150'上形成第二导电线层1700。
参照图3f所示,在所述两个垂直方向中的第二方向上对经刻蚀的存储堆叠层和所述第二导电线层1700进行刻蚀,以形成第二导电线170和位于所述第一导电线160和所述第二导电线170之间的交叉区域处的相变存储单元100。所述相变存储单元100包括第三电极层150、相变存储层140、第二电极层130、选通层120和第一电极层110。所述相变存储层140包括形成层叠设置的相变材料层141-导热材料层142-相变材料层141-导热材料层142-相变材料层141。所述第二导电线沿第二方向延伸。可以理解的是,平行于x轴的方向即为第二方向。
在本申请实施例中,所述相变存储单元100中的导热材料层142沿z轴方向的投影图形和相变材料层141沿z轴方向的投影图形相同。在一些实施例中,所述导热材料层142还可以位于所述相变材料层141的内部。如此,所述导热材料层142沿z轴方向的投影图形位于所述相变材料层141沿z轴方向的投影图形内部。在实际应用时,所述导热材料层142位于所述相变材料层141的内部时,所述导热材料层142沿z轴方向的投影面积小于所述相变材料层141沿z轴方向的投影面积。
在本申请实施例中,还可以在所述第二导电线上形成存储堆叠层,在所述两个垂直方向中的第一方向上对所述存储堆叠层进行刻蚀,在经刻蚀的存储堆叠层上形成第三导电线层,在所述两个垂直方向中的第二方向上对经刻蚀的存储堆叠层和所述第三导电线层进行刻蚀,以形成第三导电线和位于所述第二导电线和所述第三导电线之间的交叉区域处的相变存储单元。本申请实施例中通过位于第一导电线和第二导电线之间的交叉区域处的相变存储单元和位于第二导电线和第三导电线之间的交叉区域处的相变存储单元的堆叠形成三维相变存储器。需要说明的是,位于第一导电线和第二导电线之间的交叉区域处的相变存储单元和位于第二导电线和第三导电线之间的交叉区域处的相变存储单元的形成工艺和材料相同。
本申请实施例中所述导热材料层用于防止相变材料层中的相变材料的扩散和偏析、用于帮助相变材料层在操作的过程中散热、用于在相邻的相变材料层之间形成加热中心,减少相变材料层在操作过程中温度分布存在的差异。
另外,本申请实施例中在不改变相变存储单元整体结构的情况下,仅通过在相变存储层中增加导热材料层来提升器件的性能,且由于导热材料层的材料可以和第一电极层、第二电极层和第三电极层的材料相同,因此无需增加额外的光罩及工艺机台即可形成导热材料层,工艺开发成本较低,经济适用性较好。
应理解,说明书通篇中提到的“在本申请实施例”或“在一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在本申请实施例”或“在一些实施例”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种相变存储器,其特征在于,包括:
由下至上依次层叠设置的第一导电线、相变存储单元以及第二导电线;其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;
所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。
2.根据权利要求1所述的相变存储器,其特征在于,
所述导热材料层为多层的情况下,所述相变材料层和所述导热材料层交替层叠设置。
3.根据权利要求1所述的相变存储器,其特征在于,
所述相变材料层的厚度大于所述导热材料层的厚度。
4.根据权利要求1所述的相变存储器,其特征在于,
所述相变材料层的层数大于所述导热材料层的层数。
5.根据权利要求1所述的相变存储器,其特征在于,
所述导热材料层的厚度范围为1-5nm。
6.根据权利要求1所述的相变存储器,其特征在于,
所述导热材料层的材料包括以下至少之一:金属氮化合物、钛钨合金。
7.根据权利要求1所述的相变存储器,其特征在于,所述相变存储单元还包括:第一电极层、第二电极层和第三电极层;
所述第一电极层与所述第一导电线电接触,所述第二电极层位于所述选通层和所述相变存储层之间,所述第三电极层与所述第二导电线电接触;
所述导热材料层不与所述第二电极层和所述第三电极层电接触。
8.一种相变存储器的制造方法,其特征在于,所述方法包括:
依次形成层叠设置的第一导电线、相变存储单元以及第二导电线;
其中,所述第一导电线和所述第二导电线平行于同一平面且彼此垂直,所述相变存储单元与所述第一导电线和第二导电线均垂直;所述相变存储单元包括层叠设置的选通层和相变存储层;
所述相变存储层包括多层相变材料层和位于所述相变材料层之间的导热材料层。
9.根据权利要求8所述的相变存储器的制造方法,其特征在于,所述导热材料层为多层的情况下,所述相变材料层和所述导热材料层交替层叠设置。
10.根据权利要求8所述的相变存储器的制造方法,其特征在于,所述相变材料层的厚度大于所述导热材料层的厚度。
11.根据权利要求8所述的相变存储器的制造方法,其特征在于,所述相变材料层的层数大于所述导热材料层的层数。
12.根据权利要求8所述的相变存储器的制造方法,其特征在于,
所述导热材料层的厚度范围为1-5nm。
13.根据权利要求8所述的相变存储器的制造方法,其特征在于,
所述导热材料层的材料包括以下至少之一:金属氮化合物、钛钨合金。
14.根据权利要求8所述的相变存储器的制造方法,其特征在于,所述形成相变存储单元,包括:
在所述第一导电线上形成第一电极层;
在所述第一电极层上形成选通层,在所述选通层上形成第二电极层;
在所述第二电极层上形成所述相变存储层,在所述相变存储层上形成第三电极层。
CN202110413561.4A 2021-04-16 2021-04-16 一种相变存储器及其制造方法 Pending CN113517396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110413561.4A CN113517396A (zh) 2021-04-16 2021-04-16 一种相变存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110413561.4A CN113517396A (zh) 2021-04-16 2021-04-16 一种相变存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN113517396A true CN113517396A (zh) 2021-10-19

Family

ID=78061452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110413561.4A Pending CN113517396A (zh) 2021-04-16 2021-04-16 一种相变存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN113517396A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194758A1 (en) * 2008-02-05 2009-08-06 Macronix International Co., Ltd. Heating center pcram structure and methods for making
US20110235408A1 (en) * 2010-03-24 2011-09-29 Hitachi, Ltd. Semiconductor memory device
JP2013045892A (ja) * 2011-08-24 2013-03-04 National Institute Of Advanced Industrial & Technology 不揮発性半導体記憶装置
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194758A1 (en) * 2008-02-05 2009-08-06 Macronix International Co., Ltd. Heating center pcram structure and methods for making
US20110235408A1 (en) * 2010-03-24 2011-09-29 Hitachi, Ltd. Semiconductor memory device
JP2013045892A (ja) * 2011-08-24 2013-03-04 National Institute Of Advanced Industrial & Technology 不揮発性半導体記憶装置
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Similar Documents

Publication Publication Date Title
US10396127B2 (en) Constructions comprising stacked memory arrays
US10141502B2 (en) Semiconductor memory devices
US8129709B2 (en) Nonvolatile memory device
US8742387B2 (en) Resistive memory devices with improved resistive changing elements
CN112041997B (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
US8288752B2 (en) Phase change memory device capable of reducing disturbance and method of manufacturing the same
US8189372B2 (en) Integrated circuit including electrode having recessed portion
KR20150021362A (ko) 반도체 장치 및 이의 제조 방법
CN113517396A (zh) 一种相变存储器及其制造方法
KR101052860B1 (ko) 상변환 기억 소자 및 그 제조방법
CN112951993B (zh) 一种三维相变存储器及其制备方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
US20110147689A1 (en) Phase change memory device capable of reducing disturbance and fabrication method thereof
CN112585758A (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
CN112655093A (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的新颖的衬垫限制单元结构和制造方法
CN114975513A (zh) 存储器及其制作方法
US20230403955A1 (en) Semiconductor memory device
JP2010087008A (ja) 不揮発性メモリ装置及びその製造方法
TWI407549B (zh) 相變記憶體
CN114270520A (zh) 相变存储器设备及其形成方法
CN115249765A (zh) 相变存储器及其制造方法
CN112655094A (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的新颖的凹陷衬垫限制单元结构和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211019

RJ01 Rejection of invention patent application after publication