JP2010087008A - 不揮発性メモリ装置及びその製造方法 - Google Patents

Abstract

【課題】エッチング工程を実施することなく相変化領域を薄層化する不揮発性メモリ装置の製造方法を提供すること。
【解決手段】不揮発性メモリ装置１の製造方法は、第１絶縁層２に溝部又は凹部２ａを形成する工程と、少なくとも溝部又は凹部２ａの側面に沿ってサイドウォール４を形成する工程と、情報記録領域となる抵抗可変領域５ａを溝部又は凹部２ａの底面に沿って形成すると共に、抵抗可変領域５ａから層厚が次第に厚くなる層厚変化領域５ｂをサイドウォール４に沿って形成するように、第１絶縁層２及びサイドウォール４上に抵抗可変層５を形成する工程と、を含む。
【選択図】図１

Description

本発明は、抵抗可変材料を情報記録媒体として用いた不揮発性メモリ装置及びその製造方法に関する。

昨今の高度情報化社会において、半導体集積回路技術を用いて形成される固体メモリ装置の性能向上が必要不可欠となっている。特に信号処理装置（ＭＰＵ；Micro Processing Unit）の計算能力向上に伴い、コンピューターや電子機器が必要とするメモリ容量は増加の一途をたどっている。固体メモリ装置はハードディスクやレーザーディスク等の磁気および光磁気記憶装置と異なり、物理的な駆動部分を持たないことから機械的強度が高く、半導体製造技術に基づいた高集積化が可能である。したがって、コンピューターやサーバーの一時記憶装置（キャッシュ）や主記憶装置（メインメモリ）としてのみならず、多くのモバイル機器、家電機器の外部記憶装置（ストレージメモリ）として利用されており、現在数百億ドル規模の市場となっている。

このような固体メモリ装置は、その原理によってＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）およびフラッシュメモリ装置をはじめとするＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）の３種類に分けることができる。このうちＳＲＡＭは最も高速に動作するが、電源供給停止時には情報を保持することができず、１ビット当たりに必要なトランジスタ数も多いため大容量化には不向きとなる。したがって、ＳＲＡＭは主にＭＰＵ内のキャッシュとして用いられる。ＤＲＡＭはリフレッシュ動作を必要としＳＲＡＭに比べ動作速度は劣るものの、集積化しやすく１ビット当たりの単価も低いため、主にコンピューター機器や家電機器のメインメモリとして利用される。一方、ＥＥＰＲＯＭは電源供給を絶った状態においても情報保持できる不揮発性メモリ装置であり、前者に比べ情報の書き込み消去時の速度が遅く比較的大電力を必要とするため、主にストレージメモリとして利用されている。

近年、モバイル機器市場の急成長と共に、より高速かつ低消費電力動作が可能なＤＲＡＭ互換の固体メモリ装置、更にはＤＲＡＭとＥＥＰＲＯＭの特長を併せ持った不揮発性固体メモリ装置の開発が期待されている。このような次世代固体メモリ装置として、抵抗可変材料を用いた抵抗メモリ装置（ＲｅＲＡＭ；Resistive Random Access Memory）や強誘電体を用いた強誘電体メモリ装置（ＦｅＲＡＭ；Ferroelectric RAM）の開発が試みられている。また、高速かつ低消費電力動作可能な不揮発性メモリ装置の有力候補の一つに、上記抵抗可変材料の一つである相変化材料を用いた抵抗メモリ装置があり、これを特に、相変化メモリ装置（ＰＲＡＭ；Phase Change Random Access Memory）と呼ぶ。相変化メモリ装置は情報の書き込み速度が５０ｎｓ程度と非常に高速であり、また素子構成が単純なため高集積化しやすい利点をもつ。

相変化メモリ装置は相変化材料を２つの電極で挟んだ構成をしており、回路的に直列に接続された能動素子を用いて選択的に動作させる不揮発性メモリ装置である。能動素子としては、例えはＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、接合ダイオード、バイポーラトランジスタ、ショットキーバリアダイオード等が挙げられる。

相変化メモリ装置のデータ記憶及び消去は、相変化材料における例えば（多）結晶状態とアモルファス状態のような２つ以上の固相状態間を熱エネルギーによって遷移させることにより行う。この結晶状態およびアモルファス状態間の遷移は電極を介した回路接続により、その抵抗値の変化として識別される。熱エネルギーの相変化材料への印加は、電気パルス（電圧あるいは電流パルス）を電極間に印加し、相変化材料そのものをジュール加熱することで行われる。この際、例えば結晶状態の相変化材料に大電流を持つ電気パルスを短時間印加すると相変化材料は融点近くの高温状態に熱せられた後に急冷され、アモルファス状態（この状態をリセット状態と呼ぶ）となる。この動作は一般的にリセット動作と呼ばれる。一方、リセット状態においてリセット動作に比べ低電流の電気的パルスを比較的長時間印加すると相変化材料は結晶化温度にまで上昇し、結晶状態（この状態をセット状態と呼ぶ）となる。この動作はリセット動作に対してセット動作と呼ばれる。

相変化メモリ装置には、縦型相変化メモリ装置と横型相変化メモリ装置とが存在する。

縦型相変化メモリ装置は、例えば特許文献１及び非特許文献１に示されている。縦型相変化メモリ装置は相変化材料に接触する２つの電極が相変化材料に対し上下垂直（縦）方向に配列された構造を持つ。縦型相変化メモリ装置において、メモリセルアレイは相変化メモリ素子および選択能動素子を組み合わせたセルを格子状に配置することで構成される。縦型相変化メモリ装置の特徴として高集積化が容易であるほか、ＤＲＡＭに構成が近いためＤＲＡＭのセル集積化技術を流用できる。また、場合によってはメモリセル周辺回路およびメモリセルの構成を工夫することにより、選択能動素子を持たないメモリセルも形成可能である。

横型相変化メモリ装置は、例えば非特許文献２に示されている。横型相変化メモリ装置においては、相変化材料に電気的に接続される２つの電極がプレーナ状に相変化領域の横（両側）に配置されている。
特開２００７−５７８５号公報 デホワン キム、外３名（Dae-Hwang Kim, et al.）、「相変化ランダムアクセスメモリセル設計構想のシミュレーションに基づく比較（Simulation-based comparison of cell design concepts for phase change random access memory）」、ジャーナルオブナノサイセンスアンドナノテクノロジー（Journal of Nanoscience and Nanotechnology）、第７巻、ｐ．２９８−３０５、２００７年 マーティン エイチ アール ランクホースト、外２名（Martijn H. R. Lankhorst, et al.）、「今後のシリコンチップのための低価格ナノスケール不揮発性メモリ構想（Low-cost and nanoscale non-volatile memory concept for future silicon chips）」、ネイチャーマテリアルズ（Nature Materials）、ネイチャーパブリッシンググループ（Nature Publishing Group）、第４巻、ｐ．３４７−３５２、２００５年

以下の分析は、本発明の観点から与えられる。

例えば、相変化メモリ装置は選択能動素子によって活性化されるため、選択能動素子の駆動電流能力の範囲内にて情報の書き換えを行う必要がある。相変化メモリ装置における相変化材料の相変化領域（例えば非特許文献１参照）は情報書き込み時の電流密度が最も高い部分に主に形成される。例えば、縦型相変化メモリ装置において相変化材料が絶縁体で閉じ込められていない構造をとる場合、相変化材料と下部電極とが接触する最も電流密度が高い部分が発熱し、主にこの部分が相変化を起こす。例えば、セット状態からリセット動作を行った場合、相変化材料の状態遷移を抵抗値の変化として識別するためには、相変化材料のうち、下部（あるいは上部）電極に接触した部分を相変化領域で覆い尽くすか、あるいは相変化材料内を流れるすべての電流経路が必ず相変化領域を通過することが望ましい。したがって、縦型相変化メモリ装置において選択能動素子の駆動電流能力の範囲内の低電流にて前記スイッチング動作をさせるには、相変化材料の相変化領域を縮小（スケーリング）することが有効となる。例えば、縦型相変化メモリ装置において相変化材料が絶縁体で閉じ込められていない構造をとる場合、相変化材料と電極との接触面積の縮小が相変化領域の縮小に有効となる。これにより、情報書き換え時の消費電力を低減することができる。なお、相変化領域とは、相変化が実際に生じる領域であり、形成した相変化材料の全体積が相変化領域となる必要は無い。

また、縦型相変化メモリ装置において、相変化材料の自己ジュール発熱の際、電極は最も大きな放熱箇所となる。このような観点からも、相変化材料と電極間の接触断面積の縮小、および電極自身の断面積縮小は、相変化材料からの放熱を抑制し、効率的に相変化を生じさせる上で効果的である。

しかしながら、縦型相変化メモリ装置においては、相変化材料と接続する電極の寸法は、一般的な半導体製造プロセスにおけるリソグラフィ加工の最小加工寸法で決まるため、プロセストレンド以上の縮小化は困難となっている。すなわち、縦型相変化メモリ装置における相変化材料と電極との接触面積は大きくならざるを得ない。そのため、相変化に必要な電流量も大きくなり、データ書き換え時の電流低減が困難となる。なお、最小加工寸法とは、フォトリソグラフィの解像能力やエッチングの加工能力等の製造プロセスで決定される最小の形成可能加工線幅寸法あるいは最小の形成可能加工間隔寸法のことである。

また、縦型相変化メモリ装置においては、大きな相変化材料と電極との接触面積に加えて、相変化領域と電極が近接しているため、放熱性が高くなりすぎ、発熱効率が悪いという問題点もある。

一方、横型相変化メモリ装置においては、相変化領域の縮小化は、リソグラフィ加工の最小加工寸法に依存せず、相変化材料の薄膜化によって達成することができる。そのため、縦型相変化メモリ装置に比べて低い電流量でデータの書き換えが可能となる。また、左右に配置された電極と相変化材料の接触面積を比較的大きくすることができることから、縦型相変化メモリ装置に比べ相変化材料と電極との界面において低抵抗コンタクトを取りやすい。さらに、相変化材料の薄膜化あるいは微細化によって相変化領域を縮小することができるので、相変化領域を電極から遠ざけることが可能となり、相変化時における電極による過度な放熱を抑制することができる。

しかしながら、非特許文献２に記載のように、一般的な横型相変化メモリ装置における相変化領域の局所的な薄膜化や微細化は、リソグラフィ技術を用いた相変化材料上部からの広範囲に渡るドライエッチングにより形成するため、反応性ガス等による材料の変質などに起因して、相変化材料にダメージが入りやすいという問題点がある。また、相変化領域において不連続に膜厚が変化する箇所（例えば、局所的な薄膜化（あるいは微細化）領域とそれ以外の領域）が存在することがあるため、その周辺における電界分布および電流密度分布の変化が激しくなり、そこで生じる不均一電界が素子特性に悪影響を及ぼす恐れがある。

本発明の第１視点によれば、不揮発性メモリ装置の製造方法は、第１絶縁層を形成する工程と、情報記録領域となる抵抗可変領域の上面をエッチング処理することなく、抵抗可変領域を有する抵抗可変層を第１絶縁層上に形成する工程と、を含む。

本発明の第２視点によれば、不揮発性メモリ装置の製造方法は、第１絶縁層を形成する工程と、第１絶縁層に溝部又は凹部を形成する工程と、情報記録領域となる抵抗可変領域を溝部又は凹部の底面に沿って形成すると共に、抵抗可変領域から層厚が次第に厚くなる層厚変化領域を形成するように、第１絶縁層上に抵抗可変層を形成する工程と、を含む。

本発明の第３視点によれば、不揮発性メモリ装置は、第１絶縁層と、第１絶縁層上に配され、抵抗可変材料を有する抵抗可変層と、抵抗可変層に電気的に接続される第１電極及び第２電極と、を備える。抵抗可変層は、情報記録領域となる抵抗可変領域と、抵抗可変領域と連続して延在し、抵抗可変領域から厚さが次第に厚くなる層厚変化領域と、を有する。

本発明は、以下の効果のうち少なくとも１つを有する。

本発明によれば、可変抵抗層の薄層化において、ドライエッチングやウェットエッチング等のエッチング手法を使用する必要がないので、可変抵抗層における構造欠陥、組成変化、化学変化等によるダメージを防止することができる。

また、サイドウォールを形成することにより、層厚変化領域において徐々に層厚を厚くすることができるので、可変抵抗層における急峻な層厚変化を防止することができる。これにより、可変抵抗層における局部的な電解集中及び電流集中を防止することができる。

以下に、本発明の不揮発性メモリ装置及びその製造方法について、抵抗可変材料として相変化材料を使用した相変化メモリ装置及びその製造方法を例にして説明する。

本発明の第１実施形態に係る相変化メモリ装置について説明する。図１に、本発明の第１実施形態に係る相変化メモリ装置の概略断面図を示す。図２に、図１のII−II線における概略断面図を示す。相変化メモリ装置（不揮発性メモリ装置）１は、第１絶縁層２と、第１絶縁層２上に配される相変化層（抵抗可変層）５と、相変化層５上に配される第２絶縁層６と、第１絶縁層２上かつ相変化層５下に配されるサイドウォール４と、相変化層５に電気的に接続される第１電極３及び第２電極７と、を備える。

相変化層５は、第１電極３及び第２電極７によって電流注入され、その電流による自己発熱によって相変化する相変化領域（抵抗可変領域）５ａを有する。相変化層５に給電する第１電極３及び第２電極７は、相変化層５に電気的に接続されているが、相変化領域５ａには直接接してはいない。

第１絶縁層２には、凹部又は溝部２ａ（以下、「凹部」という）が形成されている。相変化領域５ａは、凹部２ａ内に形成されている。凹部２ａの両側壁には、凹部２ａの側壁に沿ってサイドウォール４が配されている。サイドウォール４は、凹部２ａの底面には存在しないほうが好ましい。サイドウォール４の側面（凹部２ａの内方に面する面）は、曲面状に形成されている。すなわち、サイドウォール４は、凹部２ａの幅を拡げるような曲面を有する。この曲面の曲率は、相変化層５の各領域の所望の層厚によって適宜設定する。例えば、サイドウォール４の曲面の曲率が小さいほど、相変化層５の厚さが厚い領域と薄い領域との厚さの比を大きくすることができる。

相変化層５は、第１絶縁層２及びサイドウォール４上に延在している。相変化層５は、第１絶縁層２の凹部２ａの底部において最も薄くなっており、この領域が相変化領域５ａとなる。相変化層５は、サイドウォール４の曲面上で、相変化領域５ａから連続して延在し、凹部２ａの底部から両側の第１絶縁層２の上面２ｂに向かって徐々に層厚が厚くなっている層厚変化領域５ｂをさらに有する。すなわち、相変化層５は、サイドウォール４上において、サイドウォール４の下部から上部に向かって次第に層厚が厚くなり、第１絶縁層２の上面２ｂ上の層厚が最も厚くなっている。層厚変化領域５ｂは、相変化層５の厚さを徐々に変化させるので、相変化領域５ａ以外の領域における局所的な電流集中を防止することができる。

凹部２ａの長さｌ_１は、素子の微細化及び高集積化のためには狭いほうが好ましく、例えば４０ｎｍ〜５００ｎｍにすることができる。凹部２ａの段差高（深さ）ｈは、例えば、３０ｎｍ〜１００ｎｍにすると好ましい。１つのサイドウォール４の長さｌ_２（凹部２ａの底面における側面からの幅）は、凹部２ａの長さｌ_１に応じて、例えば１５ｎｍ〜２４０ｎｍにすることができる。両側のサイドウォール４間の間隔ｌ_３（相変化領域５ａの長さ）は、１０ｎｍ〜２００ｎｍにすると好ましい。

相変化領域５ａは、低電力かつ迅速に相変化するように、その電流通過方向に対して垂直な断面（図２に示す断面）の断面積を小さくすることが好ましい。一方、相変化領域５ａ以外の相変化層５の領域は、高抵抗化しないように相変化領域５ａの断面積よりも、その断面積を大きくすると好ましい。したがって、相変化領域５ａは、相変化領域５ａ以外の領域よりも薄膜化ないし細線化すると好ましい。相変化領域５ａの体積（特に図２に示す断面積）は、所望の電力及び速度で情報の書き込みができるように設定する。また、相変化領域５ａの厚さは、均一な層厚にできるように設定する。例えば、相変化領域５ａの厚さｄ_１は、１ｎｍ〜５０ｎｍとすることができる。また、相変化領域５ａ以外の相変化層５の少なくとも一部の領域の厚さｄ_２（図１においては第１絶縁層２の上面２ｂ上の厚さ）は、３０ｎｍ〜１００ｎｍとすることができる。相変化領域５ａの幅ｗ_１は、３０ｎｍ〜２００ｎｍとすることができる。また、相変化領域５ａ以外の領域の幅は、相変化領域の幅ｗ_１の１倍〜３倍程度太くすることができる。

相変化層５の材料としては、温度に応じて２以上の相状態を有し、かつ、相状態によって電気抵抗が異なる材料であればよく、例えば、カルコゲナイド材料を用いることができる。カルコゲン元素とは周期律表における６族に属する原子であり硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）のことを指す。一般的にカルコゲナイド材料とは、少なくとも１つのカルコゲン元素と共に、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）のうち少なくとも１つの元素を含む化合物のことである。この際、窒素（Ｎ）、酸素（Ｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の元素が添加された材料を用いることもできる。例として、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ_２Ｔｅ_３、ＧｅＴｅ等の２元系元素、Ｇｅ_２Ｓｂ_２Ｔｅ_５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｎＳｂ_２Ｔｅ_４、ＩｎＳｂＧｅ等の３元系元素、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）、Ｔｅ_８１Ｇｅ_１５Ｓｂ_２Ｓ_２等の４元系元素が挙げられる。

サイドウォール４の材料としては、絶縁体であってもよく、または金属であってもよい。サイドウォール４として絶縁体を用いる場合は、以下に製造方法について説明するように、第１絶縁層２に対して選択的エッチングできるように、第１絶縁層２と異なる材料を用いると好ましい。例えば、第１絶縁層２の材料としてＢＰＳＧ（Boro-Phospho silicate glass）を使用する場合、サイドウォール４の材料としてはＳｉＮ等を使用することができる。

第１電極３及び第２電極７は、第１電極３と第２電極７とで相変化領域５ａを挟むように相変化層５に電気的に接続される。第１電極３及び第２電極７は、相変化層５のいずれの方向から接続してもよい。例えば、第１電極３及び第２電極７は、両方とも相変化層５の上方に形成してもよいし、あるいは、両方とも相変化層５の下方に形成してもよい。図１においては、第１電極３は、相変化層５の下に配され、第２電極７は、相変化層５の上に配されている。この場合、例えば、第１電極３は、相変化層５と下部配線又は選択能動素子とを電気的に接続し、第２電極７は、相変化層５とビット線とを電気的に接続する。

相変化領域５ａを相変化させるためには、相変化領域５ａの電流密度及び電界を最も高くする必要がある。そのため、相変化層５と第１電極３又は第２電極７との接触面積は、その界面抵抗を相変化領域５ａよりも低抵抗化するため、図２に示す相変化領域５ａの断面積に対して十分大きいと好ましい。例えば、第１電極３又は第２電極７を堆積するための絶縁層の開口の開口面積は、開口の形状を円柱状とした場合には７００ｎｍ^２〜２００，０００ｎｍ^２とすることができるので、相変化層５と第１電極３又は第２電極７との接触面積は、図２に示す相変化領域５ａの断面積の２倍〜２０倍にすると好ましい。

第１電極３及び第２電極７の材料としては、公知の電極材料であれば特に制限なく用いることができる。例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）若しくはタングステン（Ｗ）、またはこれらの金属の窒化物、あるいはこれらの金属およびその窒化物を含むシリサイド化合物などを用いることができる。また、前記金属を含む合金を用いることができる。なお、電極材料を形成する窒化物やシリサイド等の化合物は化学量論比である必要はない。また、前記電極材料には炭素（Ｃ）等の不純物を添加することもできる。

第２絶縁層６の厚さは、相変化層５を保護するために、少なくとも５０ｎｍはあると好ましい。

第１絶縁層２及び第２絶縁層６の材料、及びサイドウォール４を絶縁体とするときの材料は、絶縁層として使用可能なものであれば特に制限されずに用いることができる。例えば、シリコン酸化物（ＳｉＯ_２）、シリコン窒化物（ＳｉＮ）およびそれらの混合物などを用いることができる。また、場合によってはＢＰＳＧ等の低誘電率絶縁膜を用いてもよい。絶縁層は原子密度が高いほど熱伝導性が高くなるため、熱処理等を行いなるべく高原子密度となるよう形成すると好ましい。第１絶縁層２及び第２絶縁層６は、寄生容量抑制の観点から低誘電率の材料（例えば酸化シリコン（ＳｉＯ_２）やＢＰＳＧ）が好ましい。

次に、本発明の第１実施形態に係る相変化メモリ装置の製造方法について説明する。図３〜図７に、第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図を示す。

まず、基板１０上に、下部配線層１１及び第１絶縁層２を形成する（図３（ａ））。

次に、リソグラフィ技術を用いて第１絶縁層２を下部配線層１１が露出するようにエッチングし、第１電極３を形成するためのスルーホール２ｃを形成する（図３（ｂ））。なお、図３（ｂ）において、下図が概略断面図であり、上図がその概略上面図である。また、概略上面図の外周線は、必ずしも端面を示すものではない。以下、図４（ｄ）〜図６（ｋ）においても同様である。

次に、スルーホール２ｃ内に、スパッタリング法等を用いて第１電極３の材料を堆積する。次に、ＣＭＰ法やエッチバック法等を用いてその表面を平坦化し、第１電極３を形成する（図３（ｃ））。

次に、リソグラフィ技術を用いて第１絶縁層２をエッチングし、凹部２ａを形成する（図４（ｄ））。

次に、凹部２ａ内に、第１絶縁層２の材料とは異なるサイドウォール４の材料１３を、等方的ステップカバレッジを持つようにスパッタリング法にて堆積する（図４（ｅ））。このとき、サイドウォール４の材料１３の厚さｄ_３は、第１絶縁層２の表面に対して均一になるようにすると好ましい。サイドウォール４の材料１３の厚さｄ_３は、凹部２ａの段差高（深さ）ｈと同程度にすると好ましく、例えば３０ｎｍ〜１００ｎｍにすると好ましい。サイドウォール４の材料１３の厚さｄ_３が凹部２ａの段差高（深さ）ｈよりも薄すぎる場合、次工程においてサイドウォール４を形成すると、サイドウォール４の曲面の曲率が大きくなり、サイドウォール４の形状を望ましい形状とすることができない。他方、サイドウォール４の材料１３の厚さｄ_３が凹部２ａの段差高（深さ）ｈよりも厚すぎる場合、サイドウォール４を形成した後に凹部２ａの底面側を水平にする工程が必要になり、この場合にもサイドウォール４の曲面の曲率が大きくなってしまう。

次に、サイドウォール４の材料を異方性エッチングすることにより、第１絶縁層２の凹部２ａの両側面に沿って、曲面を有するサイドウォール４を形成する（図４（ｆ），図５（ｇ））。図４（ｆ）は、異方性エッチングの途中過程を示す。このとき、第１絶縁層２の凹部２ａの底面の一部が露出するようにサイドウォール４の材料をエッチングしてもよいし、凹部２ａの底面にサイドウォールの材料が残存していてもよい。ただし、相変化領域５ａの断面形状を正確にコントロールするためには、凹部２ａの底面側を平坦にしたほうが好ましい。

次に、ＤＣマグネトロンを用いたスパッタリング法等により、第１絶縁層２等の上に相変化層５の材料を堆積する（図５（ｈ））。このとき、エッチング工程を実施せずとも、凹部２ａの底面上において層厚が最も薄い相変化領域５ａを形成し、相変化領域５ａと連設し、サイドウォール４上において相変化領域５ａから第１絶縁層２の上面２ｂへと層厚が連続的に厚くなる層厚変化領域５ｂを形成し、そして、第１絶縁層２の上面２ｂ上の層厚が最も厚くなるようにする（図５（ｉ））。ここで、その原理を図５（ｈ）を用いて説明する。相変化層５の原料クラスタ１４がターゲットを出てから第１絶縁層２等の表面に到達するまでの空間において、原料クラスタ１４の密度が高くなるようにスパッタ条件を調整すると、原料クラスタ１４は、互いに散乱を繰り返すため、表面到達直前において原料クラスタ１４の運動方向およびエネルギー(ベクトル)は図５（ｈ）に示すような散逸状態となる。また、運動エネルギーも散乱によりターゲット近傍に比べ小さくなる。この場合、第１絶縁層２の上面（平坦面）２ｂ上では四方八方から原料クラスタ１４の供給を受けるため成膜速度は速くなる。一方、凹部２ａの底面のようにサイドウォール４によって横方向からの原料クラスタ１４の供給が経たれてしまう場所では、垂直方向のベクトルを持つ原料クラスタ１４しか到達しないため、成膜速度が遅くなる。また、サイドウォール４上では、その上部においては原料クラスタ１４の供給量が比較的多いので成膜速度は速いのに対し、下部に行くにつれサイドウォール４によって側面方向からの原料クラスタ１４の供給が絶たれるために成膜速度は遅くなる。このような原理によって、第１絶縁層２の上面２ｂ→サイドウォール４上→凹部２ａの底面方向へと膜厚を徐々に薄くすることができる。スパッタリング条件としては、例えば、ターゲット原料と基板との距離を長くし、イオンの入射角を大きくすることにより、凹部２ａの底面とそれ以外の領域において十分な膜厚差が取れるようにすることができる。また、アルゴンのターゲットへの衝突エネルギーを緩和するために、マグネトロンの磁場を弱めアルゴン濃度を高く設定することによっても層厚に差異をつけやすくすることができる。相変化層５の成膜ではＤＣマグネトロンスパッタ以外に、ＤＣを用いた二極や多極スパッタあるいはＲＦラジカルを用いたマグネトロンスパッタ、二極スパッタ、多極スパッタ等を用いてもよい。

次に、堆積した相変化層５の材料を、リソグラフィ技術を用いてエッチングして、相変化層５を線状に成形する（図６（ｊ））。線幅はできるだけ細いほうが好ましい。このとき、可変抵抗材料の保護層として用いることができる材料（例えば酸化シリコン（ＳｉＯ_２）等）をハードマスクとして使用することができる。この場合、ハードマスクを第２絶縁層６として利用することができるので、ハードマスクを除去する工程を削除することができる。また、相変化層５の上面をエッチングする必要がないので、相変化層５に与えるダメージを少なくすることができる。

次に、相変化層５等の上、及び側面に、保護絶縁層となる第２絶縁層６をＣＶＤ法等により堆積し、その表面をＣＭＰ法等により平坦化する（図６（ｋ））。

次に、リソグラフィ技術を用いて、相変化領域５ａ上以外の第２絶縁層６を相変化層５が露出するまでエッチングし、第２電極７を形成するためのスルーホール６ａを形成する（図７（ｌ））。

次に、スルーホール６ａ内に、第２電極７の材料をスパッタリング法等により堆積し、その表面をＣＶＤ法等を用いて平坦化する（図７（ｍ））。

次に、第２電極７と電気的に接続するようにビット線１２を形成する（図７（ｎ））。これにより、相変化メモリ装置が製造される。

本発明の製造方法によれば、相変化層の上面をエッチング処理することなく相変化領域を形成することができるので、相変化領域の信頼性を高めることができる。

次に、本発明の第２実施形態に係る相変化メモリ装置について説明する。図８に、本発明の第２実施形態に係る相変化メモリ装置の概略断面図を示す。第１実施形態においては、選択能動素子を有さない形態について説明したが、第２実施形態においては、選択能動素子を有する形態について説明する。

相変化メモリ装置２１は、選択能動素子としてＭＯＳトランジスタ２２を有する。ＭＯＳトランジスタは、第１拡散層２４と、第２拡散層２５と、ゲート電極２６と、ゲート絶縁膜２７と、を有する。第１拡散層２４には第１コンタクト２８が電気的に接続され、第２拡散層２５には第２コンタクト２９が電気的に接続されている。第１実施形態においては、第１電極は下部配線と電気的に接続されていたが、本実施形態においては、第１電極３は、第１拡散層２４と第１コンタクト２８を介して電気的に接続されている。それ以外の形態については、第１実施形態と同様であるので、ここでの説明は省略する。

相変化メモリ装置２１の製造方法についても、第１実施形態において説明した製造方法と同様であるので、ここでの説明は省略する。

上記実施形態においては、抵抗可変材料として、相変化材料を例にして説明したが、本発明における抵抗可変材料は、相変化材料に限定されるものではない。例えば、抵抗可変材料としては、この他に、例えば、酸化チタン（ＴｉＯ_２）、酸化ニッケル（ＮｉＯ）、酸化銅（ＣｕＯ）、あるいはそれ以上の多元素により構成された金属酸化物を主に用いる抵抗変化材料等を使用することができる。

本発明の不揮発性メモリ装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。

本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。

本発明の第１実施形態に係る相変化メモリ装置の概略断面図。 図１のII−II線における概略断面図。 本発明の第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る相変化メモリ装置の製造方法を説明するための概略工程図。 本発明の第２実施形態に係る相変化メモリ装置の概略断面図。

符号の説明

１，２１ 相変化メモリ装置（不揮発性メモリ装置）
２ 第１絶縁層
２ａ 凹部又は溝部
２ｂ 上面
２ｃ スルーホール
３ 第１電極
４ サイドウォール
５ 相変化層（抵抗可変層）
５ａ 相変化領域（抵抗可変領域）
５ｂ 層厚変化領域
６ 第２絶縁層
６ａ スルーホール
７ 第２電極
１０ 基板
１１ 下部配線層
１２ ビット線
１３ サイドウォールの材料
１４ 相変化層の原料クラスタ
２２ ＭＯＳトランジスタ（選択能動素子）
２４ 第１拡散層
２５ 第２拡散層
２６ ゲート電極
２７ ゲート絶縁膜
２８ 第１コンタクト
２９ 第２コンタクト

Claims (14)

1. 第１絶縁層を形成する工程と、
   情報記録領域となる抵抗可変領域の上面をエッチング処理することなく、前記抵抗可変領域を有する抵抗可変層を前記第１絶縁層上に形成する工程と、
   を含むことを特徴とする不揮発性メモリ装置の製造方法。
2. 第１絶縁層を形成する工程と、
   前記第１絶縁層に溝部又は凹部を形成する工程と、
   情報記録領域となる抵抗可変領域を前記溝部又は凹部の底面に沿って形成すると共に、前記抵抗可変領域から層厚が次第に厚くなる層厚変化領域を形成するように、前記第１絶縁層上に抵抗可変層を形成する工程と、
   を含むことを特徴とする不揮発性メモリ装置の製造方法。
3. 少なくとも前記溝部又は凹部の側面に沿ってサイドウォールを形成する工程をさらに含み、
   前記サイドウォールを形成する工程において、前記層厚変化領域を前記サイドウォールに沿って形成するように、前記第１絶縁層及び前記サイドウォール上に抵抗可変層を形成する工程と、
   を含むことを特徴とする請求項２に記載の不揮発性メモリ装置の製造方法。
4. 前記サイドウォールを形成する工程において、前記溝部又は凹部の底面から上方に向かって前記溝部又は凹部の幅を拡げるような曲面を有する前記サイドウォールを形成することを特徴とする請求項３に記載の不揮発性メモリ装置の製造方法。
5. 前記サイドウォールを形成する工程において、前記第１絶縁層上に、前記第１絶縁層とは異なる材料を用いて等方的ステップカバレッジを有するように前記サイドウォールの材料を堆積し、堆積させた前記サイドウォールの材料をエッチングすることにより前記曲面を形成することを特徴とする請求項４に記載の不揮発性メモリ装置の製造方法。
6. 前記抵抗可変層を形成する工程は、前記抵抗可変領域を形成するために前記抵抗可変領域上面のエッチング工程を含まないことを特徴とする請求項２〜５のいずれか一項に記載の不揮発性メモリ装置の製造方法。
7. 前記抵抗可変層を形成する工程において、前記抵抗可変層は、前記溝部又は凹部の底面側が最も薄くなるように、ターゲット原料と前記第１絶縁層との距離及びターゲット原料に対するイオンの入射角を調節してスパッタリング法により形成することを特徴とする請求項２〜６のいずれか一項に記載の不揮発性メモリ装置の製造方法。
8. 第１絶縁層と、
   前記第１絶縁層上に配され、抵抗可変材料を有する抵抗可変層と、
   前記抵抗可変層に電気的に接続される第１電極及び第２電極と、を備え、
   前記抵抗可変層は、情報記録領域となる抵抗可変領域と、前記抵抗可変領域と連続して延在し、前記抵抗可変領域から厚さが次第に厚くなる層厚変化領域と、を有することを特徴とする不揮発性メモリ装置。
9. 前記第１絶縁層は溝部又は凹部を有し、
   前記抵抗可変領域は、前記凹部の底面に沿って形成されていることを特徴とする請求項８に記載の不揮発性メモリ装置。
10. 前記層厚変化領域は、前記溝部又は凹部の側面に沿って形成されていることを特徴とする請求項９に記載の不揮発性メモリ装置。
11. 前記溝部又は凹部の両側面に沿って形成されるサイドウォールをさらに備え、
    前記サイドウォールは、前記溝部又は凹部の底面から上方に向かって前記溝部又は凹部の幅を拡げるような曲面を有し、
    前記層厚変化領域は、前記曲面上に形成されていることを特徴とする請求項９又は１０に記載の不揮発性メモリ装置。
12. 前記抵抗可変層のうち前記抵抗可変領域の厚さは１ｎｍ〜５０ｎｍであり、
    前記抵抗可変層のうち前記抵抗可変領域以外の領域の厚さは３０ｎｍ〜１００ｎｍであることを特徴とする請求項９〜１１のいずれか一項に記載の不揮発性メモリ装置。
13. 前記抵抗可変材料は、相変化材料であることを特徴とする請求項９〜１２のいずれか一項に記載の不揮発性メモリ装置。
14. 抵抗可変層上に、第２絶縁層をさらに備えることを特徴とする請求項９〜１３のいずれか一項に記載の不揮発性メモリ装置。

Images