CN113517375A - 一种iii-v族氮化物半导体基板及制备方法 - Google Patents

一种iii-v族氮化物半导体基板及制备方法 Download PDF

Info

Publication number
CN113517375A
CN113517375A CN202110324699.7A CN202110324699A CN113517375A CN 113517375 A CN113517375 A CN 113517375A CN 202110324699 A CN202110324699 A CN 202110324699A CN 113517375 A CN113517375 A CN 113517375A
Authority
CN
China
Prior art keywords
substrate
nitride semiconductor
iii
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110324699.7A
Other languages
English (en)
Inventor
冯美鑫
蒋天浩
孙钱
邓彪
李昌群
杨勇
吕小翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Institute Of Industrial Technology Chinese Academy Of Sciences
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Foshan Institute Of Industrial Technology Chinese Academy Of Sciences
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Institute Of Industrial Technology Chinese Academy Of Sciences, Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Foshan Institute Of Industrial Technology Chinese Academy Of Sciences
Priority to CN202110324699.7A priority Critical patent/CN113517375A/zh
Publication of CN113517375A publication Critical patent/CN113517375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开一种III‑V族氮化物半导体基板的制备方法,包括:步骤一:样品的制备,在衬底的第一表面上生长形成缓冲层;在所述缓冲层上生长III‑V族氮化物半导体材料层;步骤二:样品的电化学腐蚀,将样品和惰性金属放入电解质溶液中,并将所述衬底的第二表面连接电源正极,将电源负极连接惰性金属,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III‑V族氮化物半导体基板。本发明技术方案通过在衬底与缓冲层之间形成异质结,界面处会形成高导电层,电化学腐蚀会从此高导电层开始腐蚀,从而将III‑V族氮化物半导体材料层和衬底进行剥离,这种剥离方法具有工艺简单、成本低等优点,适合大规模生产。

Description

一种III-V族氮化物半导体基板及制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种III-V族氮化物半导体基板及制备方法。
背景技术
III-V族氮化物半导体被称为第三代半导体材料,具有禁带宽度大、化学稳定性好、抗辐照性强、击穿场强大和效率高等优点,可用于制作半导体光电器件和电子器件等,在半导体照明、激光显示、新能源汽车、5G移动通信、太赫兹安检和手机快充等领域具有重要的应用市场。
由于自支撑GaN或AlN衬底尺寸较小,且价格非常昂贵,因此大多数III-V族氮化物半导体材料均异质外延生长在蓝宝石衬底上。而蓝宝石衬底的热导率很小,导致器件的热阻较大,严重影响了器件散热。另外对于III-V族氮化物半导体发光二极管,较厚的蓝宝石衬底还会影响器件的取光效率。
对于蓝宝石衬底III-V族氮化物器件,通常采用激光剥离的方法来制备薄膜器件,由于激光剥离会产生大量的热量和应力,非常容易产生裂纹,这种现象在制备蓝宝石衬底高Al组分AlGaN薄膜器件时尤其严重,由于高Al组分AlGaN薄膜器件生长时通常采用AlN作为缓冲层,而AlN的禁带宽度较大(6.2eV)且AlN外延材料比较脆,在受到冲击时容易破裂,因此很难制备薄膜半导体器件。
为制备III-V族氮化物薄膜半导体器件,现有技术提出采用大尺寸、低成本的硅衬底来外延生长制备III-V族氮化物半导体器件,随后通过减薄、研磨、干法刻蚀或湿法腐蚀等工艺去除硅衬底,从而制备III-V族氮化物薄膜半导体器件基板。这种方法有几大缺点:(1)由于硅衬底较厚,需先通过减薄、研磨等方法将硅衬底减薄后再进行干法刻蚀或湿法腐蚀,因此制备工艺复杂;(2)干法刻蚀或湿法腐蚀去除硅衬底的过程中,容易对器件结构造成损伤,影响器件性能;(3)III-V族氮化物半导体材料生长用的硅衬底在制备过程中均已去除,无法重复利用,导致器件成本较高。
发明内容
本发明的主要目的是提供一种III-V族氮化物半导体基板的制备方法,旨在解决现有III-V族氮化物半导体基板衬底分离工艺复杂、成本高、性能不佳的问题。
为实现上述目的,本发明提出一种III-V族氮化物半导体基板的制备方法,包括:
步骤一:样品的制备,包括:
提供衬底,所述衬底具有相对设置的第一表面和第二表面;
在所述衬底的第一表面上生长形成缓冲层;
在所述缓冲层上生长III-V族氮化物半导体材料层;
步骤二:样品的电化学腐蚀,将样品和惰性金属放入电解质溶液中,并将所述衬底的第二表面连接电源正极,将电源负极连接惰性金属,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III-V族氮化物半导体基板。
可选地,步骤一:样品的制备,还包括:
在所述III-V族氮化物半导体材料层上沉积形成键合层;
在所述键合层上键合支撑基板。
可选地,所述衬底包括硅衬底、蓝宝石衬底和碳化硅衬底中的任意一种或两种以上的组合。
可选地,所述缓冲层材料包括单层或多层AlxInyGa1-x-yN,其中0≤x,y≤1,且0≤(x+y)≤1。
可选地,所述缓冲层材料包括GaN、AlN和AlGaN中的任意一种或两种以上的组合。
可选地,所述键合层包括金属键合层或非金属键合层,所述金属键合层采用的材料包括AuSn、NiSn、AuAu、NiGe中的任意一种或两种以上的组合,所述非金属键合层包括有机物键合层和/或氧化物键合层。
可选地,所述支撑基板包括硅衬底、铜支撑片、钼铜支撑片、钼支撑片、陶瓷基板、氮化铝、金刚石中的任意一种或两种以上的组合。
可选地,所述衬底的第二表面形成有金属电极,所述金属电极包括Ni、Ti、Pd、Pt、Au、Al、In、TiN、ITO、AuGe、AuGeNi和IGZO中的任意一种或两种以上的组合。
可选地,所述电解质溶液包括碱性溶液或酸性溶液,所述碱性溶液包括KOH、NaOH、TMAH或(NH4)2S等中的任意一种或两种以上的组合,所述酸性溶液包括H3PO4、草酸、HF或HNO3等中的任意一种或两种以上的组合。
本发明还提出一种III-V族氮化物半导体基板,通过上述任一一种III-V族氮化物半导体基板制备方法制备得到。
本发明技术方案通过在衬底与缓冲层之间形成异质结,界面处会形成高导电层,电化学腐蚀会从此高导电层开始腐蚀,从而将III-V族氮化物半导体材料层和硅衬底进行剥离,这种剥离方法具有工艺简单、成本低等优点,适合大规模生产。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为在衬底上依次生长缓冲层和III-V族氮化物半导体材料层后的结构示意图;
图2为在III-V族氮化物半导体材料层上沉积键合层并键合支撑基板后的结构示意图;
图3为本技术方案中电化学腐蚀装置示意图;
图4为本技术方案中衬底完全剥离后的结构示意图;
图5为本技术方案的III-V族氮化物半导体基板制备方法的流程示意图。
附图标号说明:
101:衬底;102:缓冲层;103:III-V族氮化物半导体材料层;104:键合层;105:支撑基板,106:金属电极。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提出一种III-V族氮化物半导体基板的制备方法,该方法工艺简单、成本低,适合大规模生产。
在本发明实施例中,请参阅图5,提出一种III-V族氮化物半导体基板的制备方法,包括:
步骤一:样品的制备,包括:
提供衬底,所述衬底具有相对设置的第一表面和第二表面。
具体的,所述衬底起到支撑的作用,衬底可以为蓝宝石、SiC、Si、MgAl2O4、LiTaO3、ZrB2、CrB2等构成,基于与III-V族氮化物半导体的反应性、热膨胀系数差、高温稳定性,所述衬底优选为硅衬底、蓝宝石衬底和碳化硅衬底中的任意一种或两种以上的组合,更优选为硅衬底,生长用的硅衬底要求很好的晶向和表面整洁度。
在所述衬底的第一表面上生长形成缓冲层。
具体的,请参阅图1,在衬底101的第一表面生长形成缓冲层102,一方面,在缓冲层102和衬底101的交界处,缓冲层102的金属离子会掺杂入衬底101中,并且缓冲层102和衬底101两个材料生长时都是单晶,晶格对齐,能带差大,从而在缓冲层102和衬底101的交界处形成异质结,从而形成高导电层。其中,异质结可以为同型异质结,也可以为异型异质结,在此不做限定。另一方面,缓冲层102具有应力和缺陷调控作用,用于调节衬底101和III-V族半导体材料层之间的晶格失配和热失配。
可选地,所述缓冲层102材料包括单层或多层AlxInyGa1-x-yN,其中0≤x,y≤1,且0≤(x+y)≤1。优选地,所述缓冲层101材料包括GaN、AlN和AlGaN中的任意一种或两种以上的组分。
在一实施例中,所述缓冲层102厚度为5-10000埃,优选为100-5000埃,更优选为200-4000埃。过薄的缓冲层102无法满足后续III-V族氮化物半导体材料层103生长所需的成核要求,导致III-V族氮化物半导体材料层103生长质量下降;过厚的缓冲层102会导致III-V族氮化物半导体材料层103在后续的升温过程中再结晶不够充分,影响III-V族氮化物半导体材料层103的质量;过厚的缓冲层102还会影响制备的LED的出光效率。
优选所述缓冲层102为任何能通过退火再结晶形成六角对称结构晶体的非晶或多晶材料,更优选地选自:采用金属有机化合物化学气相沉积法制备的AlxGa1-xN,0≤x≤0.5,优选0≤x≤0.2,制备的温度范围为450-700℃,优选500-600℃;采用金属有机化合物化学气相沉积法制备的AlN,制备的温度范围为700-1000℃。
由于所述缓冲层的制备温度较低,所需的厚度较小,在保证后续发光III-V族氮化物半导体材料结构(尤其是GaN基发光III-V族氮化物半导体材料结构)成核生长的同时,可以有效地降低生产成本。相比于低温AlxGa1-xN层,溅射法制备AlN层的好处是厚度可控性强、晶向取向度较高,同时也有利于发光III-V族氮化物半导体材料结构(尤其是GaN基发光III-V族氮化物半导体材料结构)的成核生长。
在所述缓冲层上生长III-V族氮化物半导体材料层。
具体的,请参阅图2,在缓冲层102上生长III-V族氮化物半导体材料层103,例如可以通过有机金属汽相生长法(MOVPE)、卤化物汽相生长法(HVPE)、分子线外延法(MBE)来进行III-V族氮化物半导体材料生长。
具体的,III-V族氮化物半导体材料通常用AlxInyGa1-x-yN表示,其中0≤x,y≤1,且0≤(x+y)≤1,所述III-V族氮化物器件可以是发光二极管、激光器、超辐射发光二极管、肖特基二极管、探测器、调制器、放大器、波导、高电子迁移率晶体管、场效应晶体管等中的任意一种或两种以上的组合。
进一步的,所述样品的制备还包括在所述衬底的第二表面形成金属电极。
具体的,请参阅图4,金属电极106形成于衬底101的第二表面部分区域,金属电极106利用沉积或涂覆的方式设置在衬底101的第二表面。在衬底101的第一表面和第二表面分别形成III-V族氮化物半导体材料层103和金属电极106,可以理解的是,金属电极106可以与III-V族氮化物半导体材料层103同时制备,金属电极106也可以在III-V族氮化物半导体材料层103形成之后制备,金属电极106还可以在III-V族氮化物半导体材料层103形成之前制备,在此不做限定。可以理解的是,在本发明实施例中,衬底101的第二表面没有形成金属电极106,而是通过其他连接方式连接电源也是可以的,只要保证样品能够通电即可。
可选地,所述金属电极106包括Ni、Ti、Pd、Pt、Au、Al、In、TiN、ITO、AuGe、AuGeNi和IGZO中的任意一种或两种以上的组合,优选为AuGe。
步骤二:样品的电化学腐蚀,将样品和惰性金属放入电解质溶液中,并将所述衬底的第二表面连接电源正极,将电源负极连接惰性金属,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III-V族氮化物半导体基板。
具体的,请参阅图3和图4,将步骤一制备得到的样品和惰性金属放入电解质溶液中通电,所述衬底的第二表面连接电源正极,将电源负极连接惰性金属,会发生电化学腐蚀,惰性金属例如可以为铂、金等,惰性金属不活泼,从而在电化学腐蚀过程中发生阴极反应,样品发生阳极反应被腐蚀。由于衬底101与缓冲层102会形成异质结,界面处会形成高导电层,电化学腐蚀会从此高导电层开始腐蚀,从而将III-V族氮化物半导体材料层103和衬底101进行剥离。将完全剥离后的样品取出,清洗干净,其中剥离后的衬底101可重复利用,剥离后的III-V族氮化物半导体基板可通过微纳加工技术制备成薄膜器件。
具体的,通过控制电化学腐蚀的电压控制腐蚀速率,例如,电压可以为1-30V,腐蚀速率为10-10000nm/min。
可选地,所述电解质溶液包括碱性溶液或酸性溶液,所述碱性溶液包括KOH、NaOH、TMAH或(NH4)2S等中的任意一种或两种以上的组合,所述酸性溶液包括H3PO4、草酸、HF或HNO3等中的任意一种或两种以上的组合。
本发明提出利用衬底101与III-V族氮化物半导体材料层103之间形成的高导电层,通过电化学腐蚀的方法进行衬底101剥离,从而制备薄膜半导体器件。相比现有技术,本发明提出的制备方法具有三大优点:(1)只需通过电化学腐蚀即可制备薄膜器件,无需通过减薄、研磨、干法刻蚀等方法,因此制备工艺简单;(2)利用衬底101与缓冲层102之间的高导电层进行电化学湿法腐蚀,而无需经过干法刻蚀过程,不会对器件结构造成损伤;(3)剥离的衬底101仍然可以重复利用,因此可以降低器件成本。综上,本发明提出的III-V族氮化物薄膜半导体器件制备具有工艺简单、成本低等优点,适合大规模生产。
可选地,在所述缓冲层上生长III-V族氮化物半导体材料层之后还可以包括:
在所述III-V族氮化物半导体材料层上沉积形成键合层。
具体的,请参阅图2和图4,在III-V族氮化物半导体材料层103上沉积形成键合层104,键合层104用于将III-V族氮化物半导体材料层103固定在支撑基板105上。可选地,所述键合层104包括金属键合层104或非金属键合层104,所述金属键合层104采用的材料包括AuSn、NiSn、AuAu、NiGe中的任意一种或两种以上的组合,所述非金属键合层104包括有机物键合层104和/或氧化物键合层104。
在所述键合层上键合支撑基板。
具体的,请参阅图2和图4,在键合层104上键合支撑基板105,支撑基板105包括临时支撑基板105、被动阵列式显示屏驱动背板或主动阵列式显示屏驱动背板。
本发明实施例中,支撑基板105是用于转移或固定III-V族氮化物半导体材料层103的基板。支撑基板105可以是只用于转移半导体器件的临时支撑基板105,可选地,所述支撑基板105包括硅衬底、铜支撑片、钼铜支撑片、钼支撑片、陶瓷基板、氮化铝、金刚石中的任意一种或两种以上的组合。例如,本发明实施例中,支撑基板105是一块金属板,通过支持基板105将半导体器件转移至下一道工序进行处理。
支撑基板105也可以是具有一定功能的被动阵列式显示屏驱动背板或主动阵列式显示屏驱动背板,其中,被动阵列式显示屏驱动背板或主动阵列式显示屏驱动背板上具有电路和电子器件,本发明实施例对此不做限定。通过将将III-V族氮化物半导体材料层103固定在支撑基板105上,使得半导体器件能够方便的进行转移。
下面将结合具体实施例对本发明的实施方案进行详细描述,但是本领域技术人员将会理解,下列实施例仅用于说明本发明,而不应视为限制本发明的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
实施例一:利用本技术方案制备GaN基薄膜结构肖特基二极管。
步骤一:样品的制备,包括:
S1:提供硅衬底,所述硅衬底具有相对设置的第一表面和第二表面。
S2:在硅衬底第一表面上生长AlN和AlGaN形成缓冲层。
S3:在缓冲层上生长GaN基肖特基二极管材料层。
S4:在硅衬底GaN基肖特基二极管材料层上沉积二氧化硅。
S5:随后将GaN基肖特基二极管材料层键合到高热导率的AlN支撑基板上。
S6:在硅衬底第二表面部分区域沉积金属电极AuGe。
步骤二:样品的电化学腐蚀,将样品和铂放入草酸溶液中,并将样品的金属电极连接电源正极,将电源负极连接铂,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III-V族氮化物半导体基板。将完全剥离后的样品取出,清洗干净。剥离后的硅衬底可重复利用,继续生长III-V族氮化物半导体材料;而剥离后的GaN基肖特基二极管薄膜可通过微纳加工技术制备成GaN基肖特基二极管薄膜器件。
实施例二:利用本技术方案制备AlGaN基薄膜结构紫外LED。
步骤一:样品的制备,包括:
S1:提供碳化硅衬底,所述碳化硅衬底具有相对设置的第一表面和第二表面。
S2:在碳化硅衬底第一表面上生长AlN和AlGaN形成缓冲层。
S3:在缓冲层上生长AlGaN基紫外LED材料层。
S4:在碳化硅衬底AlGaN基紫外LED材料层上沉积二氧化硅。
S5:随后将AlGaN基紫外LED材料层键合到高热导率的钼铜支撑基板上。
S6:在碳化硅衬底第二表面部分区域沉积金属电极Cr、Au。
步骤二:样品的电化学腐蚀,将样品和铂放入硝酸溶液中,并将样品的金属电极连接电源正极,将电源负极连接铂,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III-V族氮化物半导体基板。将完全剥离后的样品取出,清洗干净。剥离后的碳化硅衬底可重复利用,继续生长III-V族氮化物半导体材料;而剥离后的AlGaN基紫外LED薄膜可通过微纳加工技术制备成AlGaN基紫外LED薄膜器件。
以上所述仅为本发明的可选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种III-V族氮化物半导体基板的制备方法,其特征在于,包括:
步骤一:样品的制备,包括:
提供衬底,所述衬底具有相对设置的第一表面和第二表面;
在所述衬底的第一表面上生长形成缓冲层;
在所述缓冲层上生长III-V族氮化物半导体材料层;
步骤二:样品的电化学腐蚀,将样品和惰性金属放入电解质溶液中,并将所述衬底的第二表面连接电源正极,将电源负极连接惰性金属,通电进行电化学腐蚀,所述衬底和所述缓冲层之间被腐蚀分离,得到III-V族氮化物半导体基板。
2.如权利要求1所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,步骤一:样品的制备,还包括:
在所述III-V族氮化物半导体材料层上沉积形成键合层;
在所述键合层上键合支撑基板。
3.如权利要求2所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述衬底包括硅衬底、蓝宝石衬底和碳化硅衬底中的任意一种或两种以上的组合。
4.如权利要求3所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述缓冲层材料包括单层或多层AlxInyGa1-x-yN,其中0≤x,y≤1,且0≤(x+y)≤1。
5.如权利要求4所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述缓冲层材料包括GaN、AlN和AlGaN中的任意一种或两种以上的组分。
6.如权利要求4所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述键合层包括金属键合层或非金属键合层,所述金属键合层采用的材料包括AuSn、NiSn、AuAu、NiGe中的任意一种或两种以上的组合,所述非金属键合层包括有机物键合层和/或氧化物键合层。
7.如权利要求6所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述支撑基板包括硅衬底、铜支撑片、钼铜支撑片、钼支撑片、陶瓷基板、氮化铝、金刚石中的任意一种或两种以上的组合。
8.如权利要求7所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述衬底的第二表面形成有金属电极,所述金属电极包括Ni、Ti、Pd、Pt、Au、Al、In、TiN、ITO、AuGe、AuGeNi和IGZO中的任意一种或两种以上的组合。
9.如权利要求8所述的一种III-V族氮化物半导体基板的制备方法,其特征在于,所述电解质溶液包括碱性溶液或酸性溶液,所述碱性溶液包括KOH、NaOH、TMAH或(NH4)2S等中的任意一种或两种以上的组合,所述酸性溶液包括H3PO4、草酸、HF或HNO3等中的任意一种或两种以上的组合。
10.一种III-V族氮化物半导体基板,其特征在于,采用权利要求1至9任一项所述的一种III-V族氮化物半导体基板的制备方法制备得到。
CN202110324699.7A 2021-03-25 2021-03-25 一种iii-v族氮化物半导体基板及制备方法 Pending CN113517375A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110324699.7A CN113517375A (zh) 2021-03-25 2021-03-25 一种iii-v族氮化物半导体基板及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110324699.7A CN113517375A (zh) 2021-03-25 2021-03-25 一种iii-v族氮化物半导体基板及制备方法

Publications (1)

Publication Number Publication Date
CN113517375A true CN113517375A (zh) 2021-10-19

Family

ID=78061727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110324699.7A Pending CN113517375A (zh) 2021-03-25 2021-03-25 一种iii-v族氮化物半导体基板及制备方法

Country Status (1)

Country Link
CN (1) CN113517375A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009130A (zh) * 2013-02-22 2014-08-27 Lg电子株式会社 生长衬底、氮化物半导体器件及其制造方法
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN110620167A (zh) * 2019-08-26 2019-12-27 华南师范大学 一种基于大面积衬底剥离的深紫外led及其制备方法
CN111968907A (zh) * 2020-07-10 2020-11-20 南昌大学 一种氮极性ⅲ族氮化物粗化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009130A (zh) * 2013-02-22 2014-08-27 Lg电子株式会社 生长衬底、氮化物半导体器件及其制造方法
CN110085518A (zh) * 2019-05-06 2019-08-02 南京邮电大学 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN110620167A (zh) * 2019-08-26 2019-12-27 华南师范大学 一种基于大面积衬底剥离的深紫外led及其制备方法
CN111968907A (zh) * 2020-07-10 2020-11-20 南昌大学 一种氮极性ⅲ族氮化物粗化方法

Similar Documents

Publication Publication Date Title
TWI240434B (en) Method to produce semiconductor-chips
CN100505165C (zh) 一种制备氮化镓单晶衬底的方法
CN110783170B (zh) 一种半导体薄膜剥离及转移衬底的方法
US20130137246A1 (en) Method of producing group iii nitride semiconductor growth substrate
JP2018087128A (ja) 窒化物半導体層の成長方法
WO2011033776A1 (ja) 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN111192853B (zh) 一种基于3d叠层掩模衬底的外延层材料剥离方法
CN102839417B (zh) 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
WO2010020066A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
EP2802002B1 (en) Method for the manufacturing of a substrate having a hetero-structure
CN103918060A (zh) 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN111403329B (zh) 一种微发光二极管的转移方法、显示面板及其制备方法
CN104409593A (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
CN102334203B (zh) 发光器件的制造方法
KR20090018451A (ko) 수직구조 갈륨계 led 소자의 제조방법
CN210805810U (zh) 一种硅基氮化镓外延结构
CN106373869A (zh) 半导体芯片的制造方法
CN101140865A (zh) 一种ⅲ族氮化物半导体材料及其生长方法
CN111668159A (zh) 一种可剥离蓝宝石衬底的氮化镓基垂直器件制备方法
JP2005210066A (ja) 薄膜発光素子およびその製造方法
CN113517375A (zh) 一种iii-v族氮化物半导体基板及制备方法
CN105762061A (zh) 一种氮化物的外延生长方法
CN117133639A (zh) 用于制备iii族氮化物层的方法及应用
CN113972128A (zh) 一种自支撑衬底的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination