CN113451532A - 发光器件、阵列基板、显示面板及像素电路 - Google Patents

发光器件、阵列基板、显示面板及像素电路 Download PDF

Info

Publication number
CN113451532A
CN113451532A CN202110730298.1A CN202110730298A CN113451532A CN 113451532 A CN113451532 A CN 113451532A CN 202110730298 A CN202110730298 A CN 202110730298A CN 113451532 A CN113451532 A CN 113451532A
Authority
CN
China
Prior art keywords
electrode
charge storage
light emitting
module
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110730298.1A
Other languages
English (en)
Other versions
CN113451532B (zh
Inventor
孙大卫
王宏宇
蔡明瀚
张先平
许瑾
魏现鹤
梁倩倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202110730298.1A priority Critical patent/CN113451532B/zh
Publication of CN113451532A publication Critical patent/CN113451532A/zh
Application granted granted Critical
Publication of CN113451532B publication Critical patent/CN113451532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种发光器件、阵列基板、显示面板及像素电路，发光器件包括层叠设置的第二电极、发光层和第一电极，发光器件还包括：电荷存储部，设置于第一电极远离发光层一侧且与第一电极绝缘设置，电荷存储部在发光层上的正投影与第一电极在发光层上的正投影至少部分重叠，电荷存储部用于存储电荷。本申请能够提升低灰阶状态下TFT对于电流的控制能力。

Description

发光器件、阵列基板、显示面板及像素电路
技术领域
本申请涉及显示技术领域，具体涉及一种发光器件、阵列基板、显示面板及像素电路。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)作为新型显示技术，具有高色域、可折叠、响应速度快等优势，因而OLED显示面板市场占有率逐年增加。
随着OLED材料的高速发展，近年来OLED显示面板的器件效率逐年上升，功耗逐年降低。随着器件效率的提升，低灰阶屏体的电流也随之越来越低，导致薄膜晶体管(ThinFilm Transistor，TFT)对电流控制的难度进一步增大。目前的OLED器件，即使较为微弱的电流在由TFT注入阳极时，阳极电位也可以会迅速上升并达到启亮电压进行发光，对低灰阶的画质改善及黑画面屏体关断产生了极大的考验，而为了低灰阶画质从而降低器件效率又与主流市场需求违背，两者难以兼顾。
发明内容
本申请实施例提供一种发光器件、阵列基板、显示面板及像素电路。
第一方面，本申请实施例提供一种发光器件，包括层叠设置的第二电极、发光层和第一电极，发光器件还包括：电荷存储部，设置于第一电极远离发光层一侧且与第一电极绝缘设置，电荷存储部在发光层上的正投影与第一电极在发光层上的正投影至少部分重叠，电荷存储部用于存储电荷。
根据本申请第一方面的前述实施方式，发光器件还包括：第一介电层，设置于第一电极与电荷存储部之间，第一介电层能够在第一电极和电荷存储部之间形成电势差时允许电荷隧穿，电荷存储部用于捕获并存储注入至第一电极的电荷。
根据本申请第一方面的前述任一实施方式，电荷存储部包括一个电荷存储块，电荷存储块在发光层上的正投影与第一电极在发光层上的正投影至少部分重叠；或电荷存储部包括在发光器件厚度方向上层叠设置的多个电荷存储块，任意相邻两个电荷存储块通过第二介电层绝缘设置，且任意相邻两个电荷存储块在发光层上的正投影至少部分重叠。
根据本申请第一方面的前述任一实施方式，电荷存储块在发光层上的正投影与第一电极在发光层上的正投影完全重叠。
根据本申请第一方面的前述任一实施方式，电荷存储块的厚度为1nm-1000nm。
根据本申请第一方面的前述任一实施方式，电荷存储块的材料选用电导率大于10-8S/cm的材料。
根据本申请第一方面的前述任一实施方式，电荷存储块的材料包括半导体材料。
根据本申请第一方面的前述任一实施方式，电荷存储块的材料包括金属纳米颗粒、量子点材料及双极性材料中的至少一者。
根据本申请第一方面的前述任一实施方式，纳米金属颗粒包括金、铜及银中的至少一者；量子点材料包括硒化锌、硫化锌及钙钛矿中的至少一者；双极性材料包括并五苯和氧化锡中的至少一者。
根据本申请第一方面的前述任一实施方式，第一介电层能够在第一电极与电荷存储部之间的电势差达到第一预定值时允许电荷隧穿，第一预定值小于发光器件的启亮电压。
根据本申请第一方面的前述任一实施方式，第一预定值为0.05V-0.5V。
根据本申请第一方面的前述任一实施方式，第一介电层的介电常数为2-100。
根据本申请第一方面的前述任一实施方式，第一介电层的厚度为2nm-100nm。
根据本申请第一方面的前述任一实施方式，第一介电层的材料包括氧化铝、二氧化铪及氮化硅中的至少一者。
根据本申请第一方面的前述任一实施方式，电荷存储部包括第一极板，第一极板与固定电位线连接，且第一极板与第一电极形成第一存储电容。
根据本申请第一方面的前述任一实施方式，第一电极为阳极，第二电极为阴极。
第二方面，本申请实施例提供一种显示面板，显示面板包括：阵列基板；以及发光器件层，设置于阵列基板上，发光器件层包括阵列排布的多个发光器件，多个发光器件中的至少部分为如前任一实施方式所述的发光器件。
根据本申请第二方面的前述实施方式，发光器件包括阵列排布的红色发光器件、绿色发光器件和蓝色发光器件，红色发光器件和/或绿色发光器件为如前任一实施方式所述的发光器件。
第三方面，本申请实施例提供一种阵列基板，包括层叠设置的衬底、驱动器件层和第一电极，阵列基板还包括：电荷存储部，设置于第一电极朝向衬底的一侧且与第一电极绝缘设置，电荷存储部在衬底上的正投影与第一电极在衬底上的正投影至少部分重叠，电荷存储部用于存储电荷。
根据本申请第三方面的前述实施方式，阵列基板还包括：第一介电层，设置于第一电极与电荷存储部之间，第一介电层能够在第一电极和电荷存储部之间形成电势差时允许电荷隧穿，电荷存储部用于捕获并存储注入至第一电极的电荷。
根据本申请第三方面的前述任一实施方式，电荷存储部包括一个电荷存储块，电荷存储块在衬底上的正投影与第一电极在衬底上的正投影至少部分重叠；或电荷存储部包括在阵列基板厚度方向上层叠设置的多个电荷存储块，任意相邻两个电荷存储块通过第二介电层绝缘设置，且任意相邻两个电荷存储块在衬底上的正投影至少部分重叠。
根据本申请第三方面的前述任一实施方式，电荷存储部包括第一极板，第一极板与固定电位线连接，以使第一极板与第一电极形成第一存储电容。
根据本申请第三方面的前述任一实施方式，电压线为第一电源线或参考电压信号线或接地线。
第四方面，本申请实施例提供一种显示面板，显示面板包括如前任一实施方式所述的阵列基板。
第五方面，本申请实施例提供一种像素电路，包括：发光模块、驱动模块、数据写入模块、第一存储模块以及第二存储模块；其中，所述驱动模块和所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于产生驱动电流；所述发光模块包括第一电极与第二电极，所述第二电极与所述第二电源线连接；所述第二存储模块连接在所述驱动模块的控制端与所述第一电源线之间；所述数据写入模块连接在数据信号线与所述驱动模块之间，所述数据写入模块的控制端与第二扫描信号线电连接；所述第一存储模块连接在所述发光模块的所述第一电极与固定电位线之间，所述第一存储模块能够存储注入至所述发光模块的所述第一电极的电荷。
根据本申请第三方面的前述实施方式，所述第一存储模块包括第一存储电容，所述发光模块包括发光二级管，所述第一存储电容的第二极板与所述发光二级管的所述第一电极复用，所述第一存储电容的第一极板与所述固定电位线连接。
根据本申请第三方面的前述任一实施方式，所述像素电路还包括发光控制模块、补偿模块、第一复位模块及第二复位模块，所述发光控制模块与所述驱动模块、所述发光模块串联在所述第一电源线和所述第二电源线之间，所述发光控制模块用于控制所述发光模块发光，所述发光控制模块的控制端与发光控制信号线电连接；所述第一复位模块连接在参考电压信号线与所述第二存储模块之间，所述第一复位模块的控制端与第一扫描信号线电连接；所述第二复位模块连接在所述参考电压信号线与所述发光模块的所述第一电极之间，所述第二复位模块的控制端与所述第一扫描信号线连接；所述补偿模块连接在所述第一复位模块与所述发光控制模块之间，所述补偿模块的控制端与所述第二扫描信号线电连接。
根据本申请第三方面的前述任一实施方式，固定电位线为第一电源线或第二电源线或参考电压信号线或接地线。
本申请实施例提供的发光器件、阵列基板及显示面板，发光器件包括层叠设置的第二电极、发光层、第一电极和电荷存储部，当电压被施加到第一电极与第二电极上时，电荷逐渐注入第一电极并在第一电极上和第二电极间进行累积，使第一电极的电势逐渐上升，由于在第一电极远离发光层一侧设置有电荷存储部，电荷注入第一电极的同时，部分电荷被电荷存储部所存储，第一电极阻碍了第一电极电势的快速上升，使得需要供给较高的电流流过TFT才能使发光器件发光，低灰阶状态下TFT对于电流的控制能力得以提升。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1为本申请第一方面实施例提供的发光器件的结构示意图；
图2为本申请第一方面一实施例提供的发光器件的结构示意图；
图3为本申请第一方面另一实施例提供的发光器件的结构示意图；
图4为本申请第一方面又一实施例提供的发光器件的结构示意图；
图5为本申请第二方面一实施例提供的显示面板的结构示意图；
图6为本申请第三方面实施例提供的阵列基板的结构示意图；
图7为本申请第三方面一实施例提供的阵列基板的结构示意图；
图8为本申请第三方面另一实施例提供的阵列基板的结构示意图；
图9为本申请第三方面又一实施例提供的阵列基板的结构示意图；
图10为本申请第五方面一实施例提供的像素电路的结构示意图；
图11为本申请第五方面另一实施例提供的像素电路的结构示意图。
附图标记说明：
10-发光器件；
20-阵列基板；
110-第二电极；
210-发光层；
310-第一电极；
400-驱动器件层；
510-衬底；
600-电荷存储部；610-电荷存储块；620-第一极板；
710-第一介电层；720-第二介电层；730-绝缘层；
810-驱动模块；820-数据写入模块；830-发光模块；840-发光控制模块；850-补偿模块；860-第一复位模块；870-第二复位模块；880-第一存储模块；890-第二存储模块；
C1-第一存储电容；C2-第二存储电容；D-发光二极管；
Vh-固定电位线；VDD-第一电源线；VSS-第二电源线；Vdata-数据信号线；S1-第一扫描信号线；S2-第二扫描信号线；Vref-参考电压信号线。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
随着OLED材料的高速发展，当前广泛使用的OLED显示面板的器件效率逐年上升，功耗逐年降低。随着器件效率的提升，低灰阶屏体的电流也随之越来越低，导致TFT对电流控制的难度进一步增大。
目前的OLED器件，即使较为微弱的电流在由TFT注入阳极时，阳极电位也可以会迅速上升并达到启亮电压进行发光，使得屏体低灰阶画质劣化，屏体黑画面难以关断。
为解决上述问题，本申请实施例提供了一种发光器件、阵列基板、阵列基板的制造方法及显示面板，以下将结合附图1至图11对发光器件、阵列基板显示面板及像素电路的各实施例进行说明。
第一方面，本申请实施例提供一种发光器件，该发光器件可以为OLED发光器件。发光器件的发光颜色有多种，发光器件可以为红色发光器件，也可以为绿色发光器件或蓝色发光器件，本申请对此不作具体限制。
图1为本申请第一方面实施例提供的发光器件的结构示意图。
如图1所示，本申请实施例提供的发光器件10，包括层叠设置的第二电极110、发光层210、第一电极310和电荷存储部600。电荷存储部600设置于第一电极310远离发光层210一侧且与第一电极310绝缘设置，电荷存储部600在发光层210上的正投影与第一电极310在发光层210上的正投影至少部分重叠，电荷存储部600用于存储电荷。
当电压被施加到第一电极310与第二电极110上时，电荷逐渐注入第一电极310并在第一电极310上和第二电极110间进行累积，使第一电极310的电势逐渐上升，由于在第一电极310远离发光层210一侧设置有电荷存储部600，电荷注入第一电极310的同时，部分电荷被电荷存储部600所存储，阻碍了第一电极310电势的快速上升，使得需要供给较高的电流流过TFT才能使发光器件10发光，低灰阶状态下TFT对于电流的控制能力得以提升。
在驱动过程中的复位阶段，第一电极310的电势复位至低电位，被电荷存储部600所存储的电荷又能够向低电位处流动，从而被释放，使发光器件10回到初始状态。
当流过TFT的高电流使发光器件10在高灰阶显示时，由于电荷存储部600的作用有限，电荷存储部600对第一电极310电势上升速度的影响有限，因此电荷绝大部分都会在发光层210进行复合，不影响发光器件10在高灰阶的发光效率。
需要说明的是，对于OLED发光器件10，电荷注入后器件并不会立即发光而是会在第二电极110和第一电极310间先进行电荷累积，使第一电极310电势逐渐上升，当上升到某一阈值(即OLED的启亮电压)后，电子与空穴在发光层210进行复合，并产生可见光。
可以理解的是，第一电极310可以为阳极，第二电极110可以为阴极，电荷存储部600能够阻碍阳极电势的快速上升。
图2为本申请第一方面一实施例提供的发光器件的结构示意图。
通过存储电荷的方式阻碍第一电极310电势快速上升的实现方式有多种。在一些可选的实施例中，发光器件还可以包括第一介电层710，第一介电层710设置于第一电极310与电荷存储部600之间，第一介电层710能够在第一电极310和电荷存储部600之间形成电势差时允许电荷隧穿，电荷存储部600用于捕获并存储注入至第一电极310的电荷。需要说明的是，第一介电层710具有一定的绝缘性，未对发光器件10施加电压时，第一电极310与电荷存储部600通过第一介电层710绝缘设置。
当电压被施加到第一电极310与第二电极110上时，电荷逐渐注入第一电极310并在第一电极310上和第二电极110间进行累积，使第一电极310的电势逐渐上升，第一电极310与电荷存储部600之间形成电势差，在电场的作用下，第一电极310上的电荷开始隧穿第一介电层710，并被电荷存储部600所捕获，阻碍第一电极310电势的快速上升，使得需要供给较高的电流流过TFT才能使发光器件10发光，低灰阶状态下TFT对于电流的控制能力得以提升。
可以理解的是，在驱动过程中的复位阶段，第一电极310的电势复位至低电位，电荷存储部600的电势高于第一电极310，被电荷存储部600所捕获的电荷又能反向通过第一介电层710被排出，使发光器件10回到初始状态。
能够捕获电荷的电荷存储部600的结构有多种，在一些可选的实施例中，如图2所示，电荷存储部600可以包括一个电荷存储块610，电荷存储块610用于捕获并存储第一电极310携带的电荷，电荷存储块610在发光层210上的正投影与第一电极310在发光层210上的正投影至少部分重叠。
当电荷逐渐注入第一电极310并在第一电极310上和第二电极110间进行累积时，第一电极310与电荷存储块610之间形成电势差，在电场的作用下，第一电极310上的电荷开始隧穿第一介电层710，并被电荷存储块610所捕获，阻碍第一电极310电势的快速上升。
图3为本申请第一方面另一实施例提供的发光器件的结构示意图。
在另一些可选的实施例中，电荷存储部600可以包括在发光器件10厚度方向上层叠设置的多个电荷存储块610，任意相邻两个电荷存储块610通过第二介电层720绝缘设置，且任意相邻两个电荷存储块610在发光层210上的正投影至少部分重叠。在第一电极310远离发光层210一侧层叠设置多个层叠的电荷存储块610，能够增大电荷存储部600的电荷存储量，进一步延缓第一电极310电势的上升速度，提升低灰阶状态下TFT对于电流的控制能力。
电荷存储部600包括层叠设置的多个电荷存储块610，多个电荷存储块610可以为两个电荷存储块610，也可以为三个或更多数量的电荷存储块610，本申请对此不作具体限制。
可选地，如图3所示，电荷存储部600可以包括在发光器件10厚度方向上层叠设置的两个电荷存储块610，两个电荷存储块610通过第二介电层720绝缘设置，且两个电荷存储块610在发光层210上的正投影至少部分重叠。
为方便理解和说明，可以将与第一介电层710相邻的电荷存储块610记为第一电荷存储块，位于第二介电层720远离发光层210一侧的电荷存储块610记为第二电荷存储块。
当电荷逐渐注入第一电极310并在第一电极310上和第二电极110间进行累积时，第一电极301的电势逐渐上升，第一电极310与电荷存储部600之间形成电势差，在电场的作用下，第一电极310上的电荷开始隧穿第一介电层710，并被与第一介电层710相邻的第一电荷存储块所捕获，随着电荷在第一电荷存储块上的累积，第一电荷存储块与第二电荷存储块之间形成电势差，在电场的作用下，第一电荷存储块上的电荷开始隧穿第二介电层720，并被第二电荷存储块所捕获，第二电荷存储块增大了电荷存储部600的电荷存储总量，因此能进一步延缓第一电极310电势的上升速度，提升低灰阶状态下TFT对于电流的控制能力。
可以理解的是，每个电荷存储块610的电荷存储量越大，电荷存储部600的电荷存储总量越大，其对第一电极301电势的上升速度影响越大。电荷存储块610的电荷存储量与电荷存储块610的材料、尺寸、厚度等有关。
在一些可选的实施例中，电荷存储块610在发光层210上的正投影与第一电极310在发光层210上的正投影完全重叠，能够最大化利用空间，并防止电荷存储量过小。
可选的，电荷存储块610的厚度范围可以为1nm至1000nm。
电荷存储块610可选用的材料有多种。在一些可选的实施例中，电荷存储块610可以选用电导率大于10-8S/cm的材料制作而成，具有较高电导率的材料没有禁带，电荷出入自由，使得第一电极复位时电荷能够顺利离开电荷存储块610。
可选地，电荷存储块610的材料可以包括半导体材料，半导体材料具有良好的电荷捕获能力。
作为一种优选的实施例，电荷存储块610可以选用金属纳米颗粒或量子点材料，金属纳米颗粒和量子点材料具有较多悬挂键，更容易捕获电荷，且能够存储大量电荷。
可选的，纳米金属颗粒可以包括金、铜及银中的至少一者；量子点材料可以包括硒化锌、硫化锌及钙钛矿中的至少一者。
可选的，电荷存储块610选用金属纳米颗粒或量子点材料时，可以采用涂布法制作电荷存储块610。
在一些可选的实施例中，电荷存储块610也可以选用双极性材料，双极性材料也具有一定的电荷捕获能力。电荷存储块610选用双极性材料时，可以采用溅射法、物理气相沉积或化学气相沉积等方法制作。
可选的，双极性材料可以包括并五苯和氧化锡中的至少一者。
可以理解的是，第一电极310上的电荷隧穿第一介电层710需要克服一定的电势差，为方便理解和说明，可以将电荷隧穿第一介电层710时需要克服的电势差大小记为第一预定值，即第一介电层710能够在第一电极310与电荷存储部600之间的电势差达到第一预定值时允许电荷隧穿。
可选的，第一预定值小于发光器件10的启亮电压，使得电荷存储部600能够在发光器件10发光前阻碍阳极电势的快速上升，能够更好地提升低灰阶状态下TFT对于电流的控制能力。
本申请对上述第一预定值的大小不作具体限制，具体可以根据发光器件10的种类、实际控制需要等进行选择。可选的，第一预定值的取值范围为0.05V至0.5V。
可以理解的是，第一预定值越小，第一电极310的电势复位时，留存在电荷存储部600的电荷量越小。可选地，在第一电极310的电势复位时，也可以采用将电荷存储部600接地的方式排出电荷存储部600所捕获的电荷，这样能够使电荷存储部600上不留存电荷，也在本申请的保护范围之内。
第一预定值的大小与第一介电层710的材料、厚度等有关。在一些可选的实施例中，第一介电层710的厚度可以设置在2nm至100nm之间。
在一些可选的实施例中，第一介电层710可以选用介电常数在2至100的材料制作，即，第一介电层710的介电常数的范围为2至100，以使电荷更容易隧穿。
满足上述条件的第一介电层710的材料有多种，可选的，第一介电层710可以选用氧化铝、二氧化铪、氮化硅等材料制作。
可以理解的是，电荷存储部600包括多个电荷存储块610时，相邻两个电荷存储块610通过第二介电层720绝缘设置，电荷从一个电荷存储块610隧穿第二介电层720至另一个电荷存储块610上时，也需要克服一定的电势差。
可选地，第二介电层720的厚度可以设置在2nm至100nm之间。
可选地，第二介电层720可以选用介电常数在2至100的材料制作，即，第二介电层720的介电常数的范围为2至100，以使电荷更容易隧穿。
作为一种优选的实施例，第二介电层720的厚度可以小于第一介电层710的厚度，第二介电层720的介电常数可以大于第一介电层710，以减小电荷隧穿第二介电层720时所需要克服的电势差。当然，第二介电层720的厚度和选用材料也可以与第一介电层710保持一致，也在本申请的保护范围之内。
图4为本申请第一方面又一实施例提供的发光器件的结构示意图。
阻碍第一电极310电势快速上升的实现方式并不限于上述方案，在另一些可选的实施例中，电荷存储部600可以包括第一极板620，第一极板620在发光层210上的正投影与第一电极310在发光层210上的正投影至少部分重叠，第一极板620与第一电极310之间可以通过绝缘层730绝缘设置，且第一极板620与第一电极310形成第一存储电容C1。
当电压被施加到第一电极310与第二电极110上时，电荷逐渐注入第一电极310并在第一电极310和第二电极110之间进行累积，同时电荷也在第一电极310与第一极板620形成的第一存储电容C1上进行累积，第一存储电容C1阻碍了第一电极310电势的快速上升，使得需要供给较高的电流流过TFT才能使发光器件10发光，低灰阶状态下TFT对于电流的控制能力得以提升。
可选的，可以将第一极板620与固定电位线连接，固定电位线可以为第一电源线或第二电源线，也可以为参考电压信号线或接地线等，第一电源线可用于传输正电压，参考电压信号线用于传输负电压，只要能够为第一极板620提供恒定电压，使第一极板620与第一电极310之间能够形成第一存储电容C1，均在本申请的保护范围之内。
可以理解的是，第一存储电容C1的电荷存储量越大，其对第一电极301电势的上升速度影响越大。在一些可选的实施例中，第一极板620在发光层210上的正投影与第一电极310在发光层210上的正投影完全重叠，能够最大化利用空间，保证第一存储电容C1的电荷存储量最大化。
第二方面，本申请实施例还提供一种显示面板，该显示面板可以是OLED显示面板。图5为本申请第二方面一实施例提供的显示面板的结构示意图。
本申请实施例提供的显示面板，包括阵列基板和发光器件层，发光器件层设置于阵列基板上，发光器件层包括阵列排布的多个发光器件10，多个发光器件10中的至少部分为上述任一实施方式所述的发光器件10。
可选的，发光器件层的多个发光器件10均可采用上述任一实施方式的发光器件10的结构。
根据本申请实施例提供的显示面板，在各发光器件10的第一电极310远离发光层210的一侧设置能够存储电荷的电荷存储部600，能够阻碍第一电极310电势的快速上升，提升低灰阶状态下TFT对于电流的控制能力，提高显示面板低灰阶显示时亮度、色度的均一性以及画质的稳定性。
可选的，阵列基板为现有的阵列基板，包括衬底510和驱动器件层400，驱动器件层400包括多个像素电路。
在本申请实施例提供的显示面板中，发光器件层可以包括图案化的电荷存储层，图案化的电荷存储层包括多个电荷存储部600。
在一些可选的实施例中，电荷存储部600可以包括一个电荷存储块610，也可以包括在发光器件层厚度方向上层叠设置的多个电荷存储块610，电荷存储部600包括多个电荷存储块610时，任意相邻两个电荷存储块610通过第二介电层720绝缘设置。
可选的，第一介电层710在发光器件层出光面上的正投影可以覆盖多个发光器件10，各发光器件10的第一介电层710同层设置并可以一体制作，能够减少制作模板，简化制作工艺。
可选的，第二介电层720在发光器件层出光面上的正投影可以覆盖多个发光器件10，各发光器件10的第二介电层720同层设置并可以一体制作，能够减少制作模板，简化制作工艺。
在另一些可选的实施例中，电荷存储部600可以包括第一极板620，第一极板620与第一电极310之间可以通过绝缘层730绝缘设置，第一极板620与固定电位线电连接，使得第一极板620与第一电极310形成第一存储电容C1。
可选的，可以将第一极板620与第一电源线或第二电源线或参考电压信号线或接地线电连接，第一电源线可用于传输正电压，参考电压信号线用于传输负电压，第一电源线、第二电源线、参考电压信号线均能够为第一极板620提供恒定电位，使第一极板620与第一电极310形成第一存储电容C1。当然，也可以将第一极板620接地，或者将第一极板620与高电平信号线或低电平信号线电连接，也在本申请的保护范围之内。
在一些可选的实施例中，发光器件层可以包括阵列排布的红色发光器件、绿色发光器件和蓝色发光器件。由于蓝色发光器件的启亮电压通常较高，红色发光器件的启亮电压低于蓝色发光器件和绿色发光器件，绿色发光器件的启亮电压低于蓝色发光器件，红色发光器件和/或绿色发光器件可以采用上述任一实施方式的发光器件10的结构。
可选的，红色发光器件、绿色发光器件和蓝色发光器件可以均采用上述任一实施方式的发光器件10的结构。
红色发光器件、绿色发光器件和蓝色发光器件均采用上述实施方式的发光器件10的结构时，可选的，红色发光器件的电荷存储部600的电荷存储量可以大于绿色发光器件的电荷存储部600的电荷存储量，绿色发光器件的电荷存储部600的电荷存储量可以大于蓝色发光器件的电荷存储部600的电荷存储量。
图6为本申请第三方面实施例提供的阵列基板的结构示意图。
第三方面，本申请实施例提供一种阵列基板20，包括层叠设置的衬底510、驱动器件层400、电荷存储部600和第一电极310。
电荷存储部600设置于第一电极310朝向衬底510的一侧且与第一电极310绝缘设置，电荷存储部600在衬底510上的正投影与第一电极310在衬底510上的正投影至少部分重叠，电荷存储部600用于存储注入至第一电极310的电荷。
当电荷逐渐注入第一电极310时，第一电极310的电势逐渐上升，由于在第一电极310朝向衬底510的一侧设置有电荷存储部600，电荷注入第一电极310的同时，部分电荷被电荷存储部600所存储，阻碍了第一电极310电势的快速上升，进而提升了低灰阶状态下驱动器件对于电流的控制能力。
可以理解的是，第一电极310可以为阳极，第二电极110可以为阴极，电荷存储部600能够阻碍阳极电势的快速上升。
图7为本申请第三方面一实施例提供的阵列基板的结构示意图；图8为本申请第三方面另一实施例提供的阵列基板的结构示意图。
通过存储电荷的方式阻碍第一电极310电势快速上升的实现方式有多种。在一些可选的实施例中，阵列基板20还可以包括第一介电层710，第一介电层710设置于第一电极310与电荷存储部600之间。第一电极第一介电层710能够在第一电极310和电荷存储部600之间形成电势差时允许电荷隧穿，电荷存储部600用于捕获并存储注入至第一电极310的电荷。
当电荷逐渐注入第一电极310时，第一电极310的电势逐渐上升，第一电极310与电荷存储部600之间形成电势差，在电场的作用下，第一电极310上的电荷开始隧穿第一介电层710，并被电荷存储部600所捕获，能够阻碍第一电极310电势的快速上升，进而提升低灰阶状态下驱动器件对于电流的控制能力。
能够捕获电荷的电荷存储部600的结构有多种，在一些可选的实施例中，如图7所示，电荷存储部600可以包括一个电荷存储块610，电荷存储块610用于捕获并存储第一电极310携带的电荷，电荷存储块610在衬底510上的正投影与第一电极310在衬底510上的正投影至少部分重叠，通过电荷存储块610捕获第一电极310上的电荷，来阻碍第一电极310电势的快速上升。
在另一些可选的实施例中，电荷存储部600可以包括在阵列基板20厚度方向上层叠设置的多个电荷存储块610，任意相邻两个电荷存储块610通过第二介电层720绝缘设置，且任意相邻两个电荷存储块610在衬底510上的正投影至少部分重叠。在第一电极310朝向衬底510的一侧层叠设置多个层叠的电荷存储块610，能够增大电荷存储部600的电荷存储量，进一步延缓第一电极310电势的上升速度，提升低灰阶状态下TFT对于电流的控制能力。
电荷存储部600包括层叠设置的多个电荷存储块610，多个电荷存储块610可以为两个电荷存储块610，也可以为三个或更多数量的电荷存储块610，本申请对此不作具体限制。
如图8所示，电荷存储部600可以包括在阵列基板20厚度方向上层叠设置的两个电荷存储块610，两个电荷存储块610通过第二介电层720绝缘设置，且两个电荷存储块610在衬底510上的正投影至少部分重叠。
可以理解的是，每个电荷存储块610的电荷存储量越大，电荷存储部600的电荷存储总量越大，其对第一电极301电势的上升速度影响越大。电荷存储块610的电荷存储量与电荷存储块610的材料、尺寸、厚度等有关。
可选的，电荷存储块610的厚度范围可以为1nm至1000nm。
电荷存储块610可选用的材料有多种。在一些可选的实施例中，电荷存储块610可以选用电导率大于10-8S/cm的材料制作而成，具有较高电导率的材料没有禁带，电荷出入自由，使得第一电极复位时电荷能够顺利离开电荷存储块610。
可选地，电荷存储块的材料可以包括半导体材料，半导体材料具有良好的电荷捕获能力。
作为一种优选的实施例，电荷存储块610可以选用金属纳米颗粒或量子点材料，金属纳米颗粒和量子点材料具有较多悬挂键，更容易捕获电荷，且能够存储大量电荷。
可选的，电荷存储块610选用金属纳米颗粒或量子点材料时，可以采用涂布法制作电荷存储块610。
在一些可选的实施例中，电荷存储块610也可以选用双极性材料，双极性材料也具有一定的电荷捕获能力。电荷存储块610选用双极性材料时，可以采用溅射法、物理气相沉积或化学气相沉积等方法制作。
可选的，第一介电层710的厚度可以设置在2nm至100nm之间。
可选的，第一介电层710可以选用介电常数在2至100的材料制作，以使电荷更容易隧穿。第一介电层710可以选用氧化铝、二氧化铪、氮化硅等材料制作。
可选的，衬底510可以是玻璃制成的衬底510，在一些实施例中，也可以是聚酰亚胺(Polyimide，PI)材料或者包含PI的材料制成的衬底510，使得衬底510可弯折。
图9为本申请第三方面又一实施例提供的阵列基板的结构示意图。
阻碍第一电极310电势快速上升的实现方式并不限于上述方案，在另一些可选的实施例中，电荷存储部600可以包括第一极板620，第一极板620在衬底510上的正投影与第一电极310在衬底510上的正投影至少部分重叠，第一极板620与第一电极310之间可以通过绝缘层730绝缘设置，且第一极板620与第一电极310形成第一存储电容C1。
当电荷逐渐注入第一电极310并使第一电极310的电势逐渐上升时，部分电荷也在第一电极310与第一极板620形成的第一存储电容C1上进行累积，第一存储电容C1阻碍了第一电极310电势的快速上升，进而提升了低灰阶状态下驱动器件对于电流的控制能力。
可以理解的是，第一存储电容C1的电荷存储量越大，其对第一电极301电势的上升速度影响越大。在一些可选的实施例中，第一极板620在衬底510上的正投影与第一电极310在衬底510上的正投影可以完全重叠，能够最大化利用空间，并保证第一存储电容C1的电荷存储量最大化。
可选的，可以将第一极板620与能够提供恒定电压的固定电位线电连接，以使第一极板620与第一电极310之间能够形成第一存储电容C1。
能够为第一极板620提供恒定电压的固定电位线有多种，固定电位线可以为第一电源线或第二电源线或参考电压信号线，即可以将第一极板620与第一电源线或第二电源线或参考电压信号线电连接，第一电源线可以用于传输正电压，参考电压信号线用于传输负电压。当然，也可以将第一极板620与接地线连接，使第一极板620上的电压始终为零，或者将第一极板620与高电平信号线或低电平信号线连接，也在本申请的保护范围之内。
第四方面，本申请实施例还提供一种显示面板，该显示面板可以是OLED显示面板。本申请实施例提供的显示面板，包括上述任一实施方式所述的阵列基板20。
本申请实施例提供的显示面板，低灰阶状态下驱动器件对于电流的控制能力较强，低灰阶显示时亮度、色度的均一性以及画质的稳定性较高。
第五方面，本申请实施例还提供一种像素电路。图10为本申请第五方面一实施例提供的像素电路的结构示意图。如图10所示，本申请实施例提供的像素电路，可以包括发光模块830、驱动模块810、数据写入模块820以及第一存储模块880。
其中，驱动模块810和发光模块830串联在第一电源线VDD及第二电源线VSS之间，发光模块830包括第一电极310和第二电极110，发光模块830的第二电极110与第二电源线VSS连接。驱动模块810用于产生驱动电流，从而驱动发光模块830发光。
数据写入模块820连接在数据信号线Vdata与驱动模块810的第一端之间，用于将数据电压信号写入驱动模块810的控制端。数据写入模块820的控制端与第二扫描信号线S2电连接。数据信号线Vdata用于提供数据信号。第二扫描信号线S2用于提供第二扫描信号。
第二存储模块连接在驱动模块810的控制端与第一电源线VDD之间，用于存储写入至驱动模块810的控制端的电荷。具体地，在像素电路对像素单元的驱动过程中的数据写入阶段，数据信号线Vdata上的数据信号被传递至驱动模块810，同时对第二存储模块进行充电。在驱动过程中的发光阶段，第二存储模块可利用数据写入阶段中充入的电压保持驱动模块810的控制端的电位。
第一存储模块880连接在发光模块830的第一电极310与固定电位线Vh之间，第一存储模块880的第一端与发光模块830的第一电极310电连接，第一存储模块880的第二端与固定电位线Vh连接，第一存储模块880能够存储注入至发光模块830的第一电极310的电荷。固定电位线Vh用于提供恒定电压信号。
在驱动过程中的发光阶段，第二存储模块利用数据写入阶段中充入的电压将被施加至发光模块830的第一电极310，电荷逐渐注入发光模块830的第一电极310并在发光模块830的第一电极310和第二电极110之间进行累积，使发光模块830的第一电极310的电势逐渐上升，同时电荷也在第一存储模块880处进行累积，第一存储模块880阻碍了发光模块830的第一电极310电势的快速上升，当发光模块830的第一电极310的电势上升至发光模块830的启亮电压时，发光模块830被点亮，开始发光。
通过第一存储模块880在发光阶段存储注入至发光模块830的电荷，能够阻碍发光模块830的第一电极310电势的快速上升，使得驱动模块810供给较高的电流才能够使发光模块830发光，因此能够提升低灰阶状态下像素电路对于电流的控制能力。
可选的，第一存储模块880可以包括第一存储电容C1，发光模块830包括发光二极管，第一存储电容C1的第二极板与发光二极管的第一电极310连接，第一存储电容C1的第一极板620与固定电位线Vh连接。作为一种优选的实施例，第一存储电容C1的第二极板与发光二极管D的第一电极310可以复用。
可以理解的是，像素电路可以形成在阵列基板的衬底上并构成驱动器件层。可选的，发光二极管的第一电极310与第一存储电容C1的第二极板可以复用，即形成像素电路时，可以将阵列基板的第一电极310作为第一存储电容C1的第二极板。
需要说明的是，本申请实施例提供的像素电路可以是2T1C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。其中，“2T1C电路”中“2T”是指2个薄膜晶体管，“1C”是指1个电容或多个电容并联之后的整体；其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。下面以7T1C电路为例，对本申请实施例提供的像素电路进行具体说明。
图11为本申请第五方面另一实施例提供的像素电路的结构示意图。
在一些可选的实施例中，像素电路可以包括发光模块830、驱动模块810、数据写入模块820、补偿模块850、发光控制模块840、第一复位模块860、第二复位模块870、第一存储模块880以及第二存储模块890。
其中，驱动模块810、发光控制模块840及发光模块830串联在第一电源线VDD及第二电源线VSS之间，发光模块830的第二电极110与第二电源线VSS连接。具体地，发光控制模块840的数量可以为两个，其中一个串联在驱动模块810的第一端与第一电源线VDD之间，另一个串联在驱动模块810的第二端与第二电源线VSS之间。驱动模块810用于产生驱动电流，从而驱动发光模块830发光。发光控制模块840的控制端与发光控制信号线EM电连接。可以理解的是，发光控制模块840的数量为两个的情况下，两个发光控制模块840控制端均与发光控制信号线EM电连接。在驱动过程中的发光阶段，发光控制模块840在发光控制信号的控制下导通，将驱动模块810产生的驱动电流传输至发光模块830，使发光模块830发光。
数据写入模块820连接在数据信号线Vdata与驱动模块810的控制端之间，用于将数据电压信号写入驱动模块810的控制端。数据写入模块820的控制端与第二扫描信号线S2电连接。数据信号线Vdata用于提供数据信号。第二扫描信号线S2用于提供第二扫描信号。在驱动过程中的数据写入阶段，数据写入模块820在第二扫描信号线S2的控制下，利用数据信号通过驱动模块810为第二存储模块890充电。
第一复位模块860连接在参考电压信号线Vref与第二存储模块890之间，第一复位模块860的控制端与第一扫描信号线电连接，第一复位模块860的第一端与参考电压信号线Vref连接，第二端与第二存储模块890连接，第一复位模块860用于将参考电压信号线Vref上的信号传输至第二存储模块890的第一端，从而对第二存储模块890的第一端进行复位。
第二复位模块870连接在参考电压信号线Vref与发光模块830的第一电极310之间，第二复位模块870的第一端与参考电压信号线Vref连接，第二端与发光模块830的第一电极310连接，第二复位模块870用于将参考电压信号线Vref上的信号传输至发光模块830的第一电极310，从而对发光模块830的第一电极310进行复位。第二复位模块870的控制端可以与第一扫描信号线S1电连接。
补偿模块850连接在第一复位模块860与发光控制模块840之间，补偿模块850的控制端与第二扫描信号线S2电连接。补偿模块850可用于对驱动模块810的阈值电压进行补偿，使驱动模块810产生的驱动电流免受驱动模块810本身的阈值电压的影响，提高显示均一性。
第二存储模块890连接在驱动模块810的控制端与第一电源线VDD之间，用于存储写入至驱动模块810的控制端的电荷。具体地，在像素电路对像素单元的驱动过程中的数据写入阶段，可对第二存储模块890进行充电。在驱动过程中的发光阶段，第二存储模块890可利用数据写入阶段中充入的电压保持驱动模块810的控制端的电位。
第一存储模块880连接在发光模块830的第一电极310与固定电位线Vh之间，第一存储模块880的第一端与发光模块830的第一电极310连接，第一存储模块880的第二端与固定电位线Vh连接，固定电位线Vh用于为第一存储模块880的第二端提供恒定电压信号。第一存储模块880用于在发光阶段存储注入至发光模块830第一电极310的电荷，以阻碍发光模块830的第一电极310电势的快速上升。
固定电位线Vh有多种，本申请对此不作具体限制。在一些可选的实施例中，固定电位线Vh可以选用参考电压信号线Vref，如图11所示，第一存储模块880可以连接在参考电压信号线Vref与发光模块830的第一电极310之间。具体地，在驱动过程中的发光阶段，发光控制模块840导通，第二存储模块890利用数据写入阶段中充入的电压将被施加至发光模块830的第一电极310，电荷逐渐注入发光模块830的第一电极310并在发光模块830的第一电极310和第二电极110之间进行累积，使发光模块830的第一电极310的电势逐渐上升，同时电荷也在第一存储模块880处进行累积，第一存储模块880阻碍了发光模块830的第一电极310电势的快速上升，当发光模块830的第一电极310的电势上升至发光模块830的启亮电压时，发光模块830被点亮，开始发光。在复位阶段，第二复位模块870将参考电压信号线Vref上的信号传输至发光模块830的第一电极310和第一存储模块880的第一端，从而同时对发光模块830的第一电极310和第一存储模块880的第一端进行复位，使发光模块830的第一电极310和第一存储模块880复位至低电位，第一存储模块880处所累积的电荷向低电位处流动从而被释放。
本申请实施例中，像素电路可由晶体管和电容等器件实现，晶体管可为P型晶体管或N型晶体管，在此并不具体限定。为了便于说明，下面以晶体管为P型晶体管为例，对一具体的像素电路进行说明。图11中还示出了上述实施例中驱动模块810、数据写入模块820、发光控制模块840、第一复位模块860、第二复位模块870、补偿模块850、第一存储模块880和第二存储模块890的具体结构。
如图11所示，第一存储模块880可以包括第一存储电容C1，发光模块830包括发光二极管D。第一存储电容C1的第二极板与发光二极管D的第一电极310连接，第一存储电容C1的一极板与参考电压信号线Vref连接。
驱动模块810可以包括第一晶体管T1；第二存储模块890包括第二存储电容C2；数据写入模块820包括第二晶体管T2，补偿模块850包括第三晶体管T3；发光控制模块840包括第四晶体管T4和第五晶体管T5；第一复位模块860包括第六晶体管T6；第二复位模块870包括第七晶体管T7。
第二晶体管T2的第一极与数据信号线Vdata连接，第二晶体管T2的第二极与第一晶体管T1的第一极以及第四晶体管T4的第二极连接，第二晶体管T2的栅极与第二扫描信号线S2连接。
第三晶体管T3的第一极与第五晶体管T5的第一极连接，第三晶体管T3的第二极与第二存储电容C2的第一极连接，第三晶体管T3的栅极与第二扫描信号线S2连接。
第四晶体管T4的第一极与第一电源线VDD、第二存储电容C2的第二极连接，第四晶体管T4的第二极与第一晶体管T1的第一极连接，第四晶体管T4的栅极与发光控制信号线EM连接。
第五晶体管T5的第一极与第一晶体管T1的第二极连接，第五晶体管T5的第二极与发光二极管D的第一电极310连接，第五晶体管T5的栅极与发光控制信号线EM连接。
第六晶体管T6的栅极与第一扫描信号线S1连接，第六晶体管T6的第一极与参考电压信号线Vref连接，第六晶体管T6的第二极与第二存储电容C2的第一极以及第三晶体管T3的第二极连接。
第七晶体管T7的栅极与第一扫描信号线S1连接，第七晶体管T7的第一极与参考电压信号线Vref连接，第七晶体管T7的第二极与发光二极管D的第一电极310连接。
第二存储电容C2的第一极与第一晶体管T1的栅极连接，第二存储电容C2的第二极与第一电源线VDD连接。
发光二极管D的第二电极110与第二电源线VSS连接。示例性的，发光二极管D可以为有机发光二极管。当然，发光二极管D也可以为其它类型的发光二极管。发光二极管D的第一电极310可以为阳极，发光二极管D的第二电极110可以为阴极。第二电源线VSS可以用于提供低电平信号；在一些示例中，第二电源线VSS可为接地端，在此并不限定。
以图11为例，像素电路的驱动时序包括三个阶段，复位阶段、数据写入阶段和发光阶段。
在复位阶段，发光控制信号线EM和第二扫描信号线S2上的信号为高电平，第一扫描信号线S1上的信号为低电平。发光控制信号线EM上的信号控制第四晶体管T4和第五晶体管T5断开；第二扫描信号线S2控制第二晶体管T2、第三晶体管T3断开；第一扫描信号S1控制第六晶体管T6导通，参考电压信号线Vref初始化第一晶体管T1的栅极，确保在数据写入阶段，第一晶体管T1处于导通状态；第一扫描信号线S1控制第七晶体管T7导通，参考电压信号线Vref初始化发光二极管D的阳极，同时，参考电压信号线Vref初始化第一存储电容C1的第一极板620，使第一存储电容C1两极之间的电位差为零。
在数据写入阶段T2，发光控制信号线EM和第一扫描信号线S1上的信号为高电平，第二扫描信号线S2上的电平为低电平。发光控制信号线EM控制第四晶体管T4、第五晶体管T5断开；第一扫描信号线S1控制第六晶体管T6、第七晶体管T7断开；第二扫描信号线S2控制第二晶体管T2、第三晶体管T3导通，以将数据信号线Vdata上的数据信号经由第一晶体管T1的源极和漏极写入第一晶体管T1的栅极，第三晶体管T3对第一晶体管T1的阈值电压进行阈值补偿。
在发光阶段，第一扫描信号线S1和第二扫描信号线S2上的信号为高电平，发光控制信号线EM上的信号为低电平。第一扫描信号线S1控制第六晶体管T6、第七晶体管T7断开；第二扫描信号线S2控制第二晶体管T2、第三晶体管T3断开；发光控制信号线EM控制第四晶体管T4、第五晶体管T5导通，第一晶体管T1产生的驱动电流传输至发光二极管D，发光二极管D被点亮，开始发光。
可以理解的是，第四晶体管T4、第五晶体管T5导通时，第一电源线VDD施加的电压加载至发光二极管D的阳极以及第一存储电容C1的第二极板，电荷逐渐注入发光二极管D的阳极并使发光模块830的第一电极310的电势逐渐上升，同时电荷也在第一存储电容C1的第二极板处进行累积，第一存储电容C1阻碍了发光二极管D的阳极电势的快速上升，当发光二极管D的阳极和阴极之间的电势差上升至发光二极管D的启亮电压时，发光二极管D被点亮，开始发光。
像素电路的具体结构并不限于此，在另一些可选的实施例中，也可以将第一存储模块880连接在发光模块830的第一电极310与第一电源线VDD之间；第一存储模块880包括第一存储电容C1，发光模块830包括发光二极管D时，第一存储电容C1的第二极板与发光二极管D的第一电极310连接，第一存储电容C1的第一极板620与第一电源线VDD连接。作为一种优选的实施例，第一存储电容C1的第二极板与发光二极管D的第一电极310可以复用。当然，还可以将第一存储电容C1的第一极板620接地，也在本申请的保护范围之内。
可以理解的是，像素电路可以形成在阵列基板的衬底上并构成驱动器件层，可选的，发光二极管D的第一电极310与第一存储电容C1的第二极板可以复用，即形成像素电路时，可以将阵列基板的第一电极310作为第一存储电容C1的第二极板。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种发光器件，其特征在于，包括层叠设置的第二电极、发光层和第一电极，所述发光器件还包括：
电荷存储部，层叠设置于所述第一电极远离所述发光层一侧且与所述第一电极绝缘设置，所述电荷存储部在所述发光层上的正投影与所述第一电极在所述发光层上的正投影至少部分重叠，所述电荷存储部用于存储电荷。
2.根据权利要求1所述的发光器件，其特征在于，所述发光器件还包括：
第一介电层，设置于所述第一电极与所述电荷存储部之间，所述第一介电层能够在所述第一电极和所述电荷存储部之间形成电势差时允许电荷隧穿，所述电荷存储部用于捕获并存储注入至所述第一电极的电荷。
3.根据权利要求2所述的发光器件，其特征在于，所述电荷存储部包括一个电荷存储块，所述电荷存储块在所述发光层上的正投影与所述第一电极在所述发光层上的正投影至少部分重叠；或
所述电荷存储部包括在所述发光器件厚度方向上层叠设置的多个电荷存储块，任意相邻两个所述电荷存储块通过第二介电层绝缘设置，且任意相邻两个所述电荷存储块在所述发光层上的正投影至少部分重叠。
4.根据权利要求3所述的发光器件，其特征在于，所述电荷存储块的厚度为1nm-1000nm；
优选地，所述电荷存储块的材料选用电导率大于10-8S/cm的材料；
优选地，所述电荷存储块的材料包括半导体材料；
优选地，所述电荷存储块的材料包括金属纳米颗粒、量子点材料及双极性材料中的至少一者；
优选地，所述金属纳米颗粒包括金、铜及银中的至少一者；所述量子点材料包括硒化锌、硫化锌及钙钛矿中的至少一者；所述双极性材料包括并五苯和氧化锡中的至少一者；
优选地，所述第一介电层能够在所述第一电极与所述电荷存储部之间的电势差达到第一预定值时允许电荷隧穿，所述第一预定值小于所述发光器件的启亮电压；
所述第一预定值为0.05V-0.5V；
优选地，所述第一介电层的介电常数为2-100；
优选地，所述第一介电层的厚度为2nm-100nm；
优选地，所述第一介电层的材料包括氧化铝、二氧化铪及氮化硅中的至少一者。
5.根据权利要求1所述的发光器件，其特征在于，所述电荷存储部包括第一极板，所述第一极板与固定电位线连接，且所述第一极板与所述第一电极形成第一存储电容。
6.根据权利要求1所述的发光器件，其特征在于，所述第一电极为阳极，所述第二电极为阴极。
7.一种显示面板，其特征在于，所述显示面板包括：
阵列基板；以及
发光器件层，设置于所述阵列基板上，所述发光器件层包括阵列排布的多个发光器件，所述多个发光器件中的至少部分为如权利要求1-6任一项所述的发光器件；
优选地，所述发光器件包括阵列排布的红色发光器件、绿色发光器件和蓝色发光器件，所述红色发光器件和/或所述绿色发光器件为如权利要求1-6任一项所述的发光器件。
8.一种阵列基板，其特征在于，包括层叠设置的衬底、驱动器件层和第一电极，所述阵列基板还包括：
电荷存储部，层叠设置于所述第一电极朝向所述衬底的一侧且与所述第一电极绝缘设置，所述电荷存储部在所述衬底上的正投影与所述第一电极在所述衬底上的正投影至少部分重叠，所述电荷存储部用于存储电荷；
优选地，所述阵列基板还包括：
第一介电层，设置于所述第一电极与所述电荷存储部之间，所述第一介电层能够在所述第一电极和所述电荷存储部之间形成电势差时允许电荷隧穿，所述电荷存储部用于捕获并存储注入至所述第一电极的电荷；
优选地，所述电荷存储部包括一个电荷存储块，所述电荷存储块在所述衬底上的正投影与所述第一电极在所述衬底上的正投影至少部分重叠；或
所述电荷存储部包括在所述阵列基板厚度方向上层叠设置的多个电荷存储块，任意相邻两个所述电荷存储块通过第二介电层绝缘设置，且任意相邻两个所述电荷存储块在所述衬底上的正投影至少部分重叠。
9.根据权利要求8所述的阵列基板，其特征在于，所述电荷存储部包括第一极板，所述第一极板与固定电位线连接，以使所述第一极板与所述第一电极形成第一存储电容；
优选地，所述固定电位线为第一电源线或所述第二电源线或参考电压信号线或接地线。
10.一种像素电路，其特征在于，包括：发光模块、驱动模块、数据写入模块、第一存储模块以及第二存储模块；其中，
所述驱动模块和所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于产生驱动电流；
所述发光模块包括第一电极与第二电极，所述第二电极与所述第二电源线连接；
所述第二存储模块连接在所述驱动模块的控制端与所述第一电源线之间；
所述数据写入模块连接在数据信号线与所述驱动模块之间，所述数据写入模块的控制端与第二扫描信号线电连接；
所述第一存储模块连接在所述发光模块的所述第一电极与固定电位线之间，所述第一存储模块能够存储注入至所述发光模块的所述第一电极的电荷；
优选地，所述第一存储模块包括第一存储电容，所述发光模块包括发光二级管，所述第一存储电容的第二极板与所述发光二级管的所述第一电极复用，所述第一存储电容的第一极板与所述固定电位线连接；
优选地，所述固定电位线为所述第一电源线或所述第二电源线或所述参考电压信号线或接地线。
CN202110730298.1A 2021-06-29 2021-06-29 发光器件、阵列基板、显示面板及像素电路 Active CN113451532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110730298.1A CN113451532B (zh) 2021-06-29 2021-06-29 发光器件、阵列基板、显示面板及像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110730298.1A CN113451532B (zh) 2021-06-29 2021-06-29 发光器件、阵列基板、显示面板及像素电路

Publications (2)

Publication Number Publication Date
CN113451532A true CN113451532A (zh) 2021-09-28
CN113451532B CN113451532B (zh) 2022-11-29

Family

ID=77814160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110730298.1A Active CN113451532B (zh) 2021-06-29 2021-06-29 发光器件、阵列基板、显示面板及像素电路

Country Status (1)

Country Link
CN (1) CN113451532B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188368A (zh) * 1996-12-19 1998-07-22 三洋电机株式会社 自发光型图像显示装置
US20040113544A1 (en) * 2002-12-11 2004-06-17 Hitachi Displays , Ltd. Organic light-emitting display device
JP2009025453A (ja) * 2007-07-18 2009-02-05 Casio Comput Co Ltd 表示パネル及びその製造方法
CN101520985A (zh) * 2008-02-28 2009-09-02 索尼株式会社 电致发光显示面板、电子设备和电致发光显示面板驱动方法
US20100073358A1 (en) * 2008-09-22 2010-03-25 Casio Computer Co., Ltd. Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
US20100079419A1 (en) * 2008-09-30 2010-04-01 Makoto Shibusawa Active matrix display
US20110012105A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130176195A1 (en) * 2012-01-06 2013-07-11 Jungbae Kim Organic light emitting display device
CN105895655A (zh) * 2014-09-05 2016-08-24 乐金显示有限公司 具有高孔径比的有机发光二极管显示器及其制造方法
US20170186832A1 (en) * 2015-12-29 2017-06-29 Nlt Technologies, Ltd. Display apparatus and method of manufacturing display apparatus
CN107393943A (zh) * 2016-05-16 2017-11-24 三星显示有限公司 显示装置及制造显示装置的方法
CN109427848A (zh) * 2017-08-30 2019-03-05 京东方科技集团股份有限公司 Oled显示面板及其制备方法、oled显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188368A (zh) * 1996-12-19 1998-07-22 三洋电机株式会社 自发光型图像显示装置
US20040113544A1 (en) * 2002-12-11 2004-06-17 Hitachi Displays , Ltd. Organic light-emitting display device
JP2009025453A (ja) * 2007-07-18 2009-02-05 Casio Comput Co Ltd 表示パネル及びその製造方法
CN101520985A (zh) * 2008-02-28 2009-09-02 索尼株式会社 电致发光显示面板、电子设备和电致发光显示面板驱动方法
US20100073358A1 (en) * 2008-09-22 2010-03-25 Casio Computer Co., Ltd. Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
US20100079419A1 (en) * 2008-09-30 2010-04-01 Makoto Shibusawa Active matrix display
US20110012105A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130176195A1 (en) * 2012-01-06 2013-07-11 Jungbae Kim Organic light emitting display device
CN105895655A (zh) * 2014-09-05 2016-08-24 乐金显示有限公司 具有高孔径比的有机发光二极管显示器及其制造方法
US20170186832A1 (en) * 2015-12-29 2017-06-29 Nlt Technologies, Ltd. Display apparatus and method of manufacturing display apparatus
CN107393943A (zh) * 2016-05-16 2017-11-24 三星显示有限公司 显示装置及制造显示装置的方法
CN109427848A (zh) * 2017-08-30 2019-03-05 京东方科技集团股份有限公司 Oled显示面板及其制备方法、oled显示装置

Also Published As

Publication number Publication date
CN113451532B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US11991919B2 (en) Display device
CN107799057B (zh) 显示装置
CN110322841B (zh) 利用发光器件初始化的tft像素阈值电压补偿电路
US8432381B2 (en) Active matrix display
CN110992880A (zh) 一种显示面板及显示装置
CN1573847B (zh) 半导体器件
US11183120B2 (en) Pixel array substrate having common electrodes distributed in plurality of pixel rows and driving method thereof
US20070046592A1 (en) Image display apparatus and method for driving the same
US20100073358A1 (en) Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
JP2002278504A (ja) 自発光型表示装置
JPWO2015118598A1 (ja) 表示装置
EP4016510B1 (en) Pixel circuit and driving method therefor, array substrate, and display device
CN104143562A (zh) 有机发光二极管显示器
US20240087529A1 (en) Display substrate and display device
US20070001936A1 (en) Display device and method of forming and driving the same
CN102054432A (zh) 发光装置
US20240172510A1 (en) Display device
CN111354758A (zh) 发光二极管显示设备
CN113451532B (zh) 发光器件、阵列基板、显示面板及像素电路
JP2002196706A (ja) 単純マトリックス方式の表示装置
CN114882834A (zh) 像素驱动电路、像素驱动方法和显示面板
CN112365837A (zh) 一种像素电路、其驱动方法及显示装置
CN111477174A (zh) 像素电路及其驱动方法、显示基板
CN100481180C (zh) 图象显示装置及其驱动方法
US20230090058A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant