CN113451341A - 具有增加的有效沟道宽度的晶体管 - Google Patents

具有增加的有效沟道宽度的晶体管 Download PDF

Info

Publication number
CN113451341A
CN113451341A CN202110312013.2A CN202110312013A CN113451341A CN 113451341 A CN113451341 A CN 113451341A CN 202110312013 A CN202110312013 A CN 202110312013A CN 113451341 A CN113451341 A CN 113451341A
Authority
CN
China
Prior art keywords
isolation layer
semiconductor substrate
structures
isolation
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110312013.2A
Other languages
English (en)
Inventor
胡信中
文成烈
比尔·潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howe Technology Co ltd
Omnivision Technologies Inc
Original Assignee
Howe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Howe Technology Co ltd filed Critical Howe Technology Co ltd
Publication of CN113451341A publication Critical patent/CN113451341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请案涉及具有增加的有效沟道宽度的晶体管。图像传感器包含安置于半导体衬底中的光电二极管及可操作地耦合到所述光电二极管的晶体管。至少三个衬底沟槽结构经形成于所述半导体衬底中，从而界定各自具有多个侧壁部分的两个非平面结构。隔离层包含各自经安置于所述三个衬底沟槽结构中的相应者中的至少三个隔离层沟槽结构。栅极包含各自经安置于所述三个隔离层沟槽结构中的相应者中的三个指部。所述晶体管的电子沟道沿着所述两个非平面结构的所述多个侧壁部分延伸于沟道宽度平面中。

Description

具有增加的有效沟道宽度的晶体管
技术领域
本发明大体上涉及图像传感器，且特定来说(但非排他地)涉及用于图像传感器的晶体管、及制造用于图像传感器的晶体管的方法。
背景技术
由本发明提供的代表性晶体管包含源极跟随器晶体管、行选择晶体管、复位晶体管、及其它图像传感器晶体管。
图像传感器已经变得无处不在。它们广泛使用于数字静态相机、蜂窝式电话、安全摄像机中，还广泛使用于医学、汽车及其它应用中。用以制造图像传感器的技术已经快速地持续发展。举例来说，对更高分辨率及更低电力消耗的需求已经促进这些装置的进一步微型化及集成。这些趋势也有助于增加像素计数。
在图像传感器中，随着像素计数增加，位线设置时间也由于更高的位线负载而增加。为了维持高帧速率操作，可通过缩短源极跟随器沟道的长度及/或通过增加源极跟随器沟道的宽度来增加图像传感器源极跟随器晶体管的跨导(Gm)。然而，缩短源极跟随器沟道长度会导致不合意的噪声，例如，随机电报信号(RTS)。加宽源极跟随器沟道宽度会导致像素大小不合意地增加。
发明内容
本申请案的一方面涉及一种图像传感器，其包括：光电二极管，其安置于半导体衬底中；及晶体管，其可操作地耦合到所述光电二极管，所述晶体管包括：三个衬底沟槽结构，其形成于所述半导体衬底中，所述三个衬底沟槽结构界定所述半导体衬底中在纵向方向上延伸于所述半导体衬底中的所述晶体管的源极与漏极之间的两个非平面结构，所述两个非平面结构中的每一者包括多个侧壁部分；隔离层，其安置于所述半导体衬底上及所述衬底沟槽结构中接近所述两个非平面结构，所述隔离层包括形成于其中的三个隔离层沟槽结构，形成于所述隔离层中的所述三个隔离层沟槽结构中的每一者经安置于形成于所述半导体衬底中的所述三个衬底沟槽结构中的相应者中；及栅极，其安置于所述隔离层上，所述栅极包括三个指部，所述三个指部中的每一者经安置于所述三个隔离层沟槽结构中的相应者中，其中所述晶体管的电子沟道在垂直于所述纵向方向的沟道宽度平面中沿着所述两个非平面结构的所述多个侧壁部分延伸于所述晶体管的所述源极与所述漏极之间。
本申请案的另一方面涉及一种制造用于图像传感器的晶体管的方法，其包括：提供半导体衬底；在所述半导体衬底中形成两个外衬底沟槽结构及中心衬底沟槽结构；在所述两个外衬底沟槽结构及所述中心衬底沟槽结构上形成隔离层，所述隔离层包括多个隔离沉积物，每一隔离沉积物经形成于在所述半导体衬底中形成的所述两个外衬底沟槽结构中的一者中；在所述隔离层中形成两个外隔离层沟槽结构及中心隔离层沟槽结构，使得所述两个外隔离层沟槽结构中的每一者经安置于所述两个外衬底沟槽结构中的相应者中，且所述中心隔离层沟槽结构经安置于所述中心衬底沟槽结构中；及在所述两个外隔离层沟槽结构及所述中心隔离层沟槽结构上形成所述晶体管的栅极。
本申请案的又一方面涉及一种利用制造用于图像传感器的晶体管的方法形成图像传感器的方法，其包括：在所述半导体衬底中形成光电二极管，其中所述光电二极管的至少一部分经形成于所述晶体管的所述栅极下方。
附图说明
参考图式描述本发明非限制性及非穷尽性实施例，其中相似元件符号指代贯穿各种视图的相似部件，除非另外指定。
图1是说明根据本发明的教示的图像传感器的实施例的框图。
图2展示根据本发明的教示的像素的布局的实施例。
图3展示源极跟随器晶体管的实例的横截面。
图4展示根据本发明的教示的源极跟随器晶体管的一个实例的横截面。
图5展示根据本发明的教示的源极跟随器晶体管的另一实例的横截面。
图6展示根据本发明的教示的像素的布局的实例的横截面。
图7展示根据本发明的教示的像素的另一布局的横截面。
图8展示根据本发明的教示的制造源极跟随器晶体管的方法。
图9展示根据本发明的教示的具有源极跟随器晶体管的像素的另一实例的横截面。
图10展示根据本发明的教示的具有源极跟随器晶体管的像素的又另一实例的横截面。
图11展示根据本发明的教示的具有源极跟随器晶体管的像素的又另一实例的横截面。
图12展示根据本发明的教示的制造源极跟随器晶体管的方法。
具体实施方式
本发明涉及图像传感器，特定来说，涉及包含于图像传感器中的源极跟随器晶体管、行选择晶体管、及复位晶体管及其制造方法。应注意，在本发明中，源极跟随器晶体管也可称为源极跟随器。尽管本发明在源极跟随器晶体管的上下文中大体上教示发明结构及方法，但发明结构同样适用于包含行选择晶体管及复位晶体管的其它图像传感器晶体管。因此，应理解，本发明不限于源极跟随器晶体管。
为了促进理解，本发明在互补金属氧化物半导体(“CMOS”)图像传感器的上下文中描述源极跟随器及其它图像传感器晶体管。然而，应了解，本发明不应限于用于CMOS图像传感器的晶体管，而是可应用于非CMOS图像传感器。在以下描述中，陈述众多特定细节以提供对实例的详尽理解。然而，相关领域的技术人员应认识到，无需运用所述特定细节中的一或多者或可运用其它方法、组件、材料等等而实践本文描述的技术。在其它例子中，未展示或详细描述众所周知的结构、材料或操作以避免使某些方面模糊。
贯穿此说明书对“实施例”或“一些实施例”的参考意味着与实施例相结合而描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书在多个地方出现短语“在一些实施例中”或“在实施例中”并不一定都指代相同的实例。此外，在一或多个实例中实施例的特定的特征、结构或特性可以任何合适方式组合。
本发明参考关于不同实施例(包含设备及方法)的数个术语。具有相似命名的术语关于不同实施例具有相似意义，除了明确指出之处外。类似地，本发明利用所属领域的数个术语。这些术语具有其所来自的领域中的其普通含义，除非本文具体界定或其使用的上下文另外明确指示。应注意，贯穿此档案可互换地使用元件名称及符号(例如，Si对硅)；然而，两者都具有相同意义。
图1是说明图像传感器100的实施例的框图。图像传感器100可为半导体装置的一个实施方案，例如一集成电路及/或多个集成电路。图像传感器100包含像素阵列102、读出电路***104、功能逻辑106、及控制电路***108。
在一个实例中，像素阵列102是背照式成像传感器或像素(例如像素P1、P2、…、Pn)的二维(“2D”)阵列。在一个实施例中，每一像素是有源像素传感器(“APS”)，例如CMOS成像像素。如说明，每一像素经布置成行(例如行R1到Ry)及列(例如列C1到Cx)中以获取对象(例如个人、位置或物体)的图像数据，接着，可使用所述图像数据呈现个人、位置或物体的2D图像。
在每一像素已获取其图像数据或图像电荷之后，由读出电路***104读出所述图像数据且将所述图像数据传送到功能逻辑106。读出电路***104可包含放大电路***、模/数(“ADC”)转换电路***、或其它电路***。功能逻辑106可存储所述图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、消除红眼、调整亮度、调整对比度或其它图像后效果)来操纵所述图像数据。此功能逻辑106可由例如专用集成电路(ASIC)的一或多个逻辑元件实施。控制电路***108经耦合到像素阵列102以控制像素阵列102的操作特性。在一个非限制性实例中，控制电路***108经耦合以产生全局快门信号以控制每一像素(例如P1、P2、P3、…、Pn)的图像获取。在实例中，全局快门信号同时启用像素阵列102内的所有像素以在单个获取窗期间同时积累来自每一相应光电检测器的图像电荷。在实施例中，控制电路***108控制像素阵列102的其它操作特性。
本文中描述的任何源极跟随器可形成像素的部分(例如，如上文描述)。同样地，任何此像素(包含本文中描述的像素)可形成图像传感器的部分(例如，如上文描述)。
图2示意性地展示代表性像素200，其可用于例如图1的图像传感器100的图像传感器中。在描绘的实例中，像素200具有多个光电二极管202(例如四个光电二极管PD1到PD4)、可操作地将电荷从相应光电二极管202转移到共享浮动扩散206的多个转移晶体管204(例如TX1到TX4)。所说明的像素200可称为四共享像素且进一步包含复位晶体管208、源极跟随器210及经由转移晶体管204及浮动扩散206可操作地连接到光电二极管202的行选择晶体管212。在一些实施例中，转移晶体管204中的每一者采用垂直栅极电极(例如垂直转移栅极224)以通过垂直电子沟道选择性地将光生电荷从对应光电二极管202转移到共享浮动扩散206。在一些实施例中，转移晶体管204中的每一者采用平面转移栅极。
浮动扩散206经耦合到源极跟随器210的栅极214，栅极214经耦合于电源线(未展示)与行选择晶体管212之间。源极跟随器210具有源极216及漏极218。
复位晶体管208经耦合于电源线(未展示)与浮动扩散206之间以在复位或预充电周期期间在复位信号RST的控制下复位(例如，将浮动扩散206放电或充电到预设电压，例如供应电压VDD)。复位晶体管208通过对应转移晶体管204进一步经耦合到光电二极管202以在复位或预充电周期期间选择性地将光电二极管202复位到预设电压。
源极跟随器晶体管210操作以调制基于在源极跟随器210的栅极214处接收的浮动扩散206的电压输出的图像信号，其中所述图像信号对应于在光电二极管202的栅极处的集成周期期间积累于光电二极管202中的光电子量。
行选择晶体管212在行选择信号RS的控制下选择性地将源极跟随器晶体管的输出(例如图像信号)耦合到读出列线。
在说明的实例中，安置复位晶体管208、源极跟随器210、及行选择晶体管212的区域可称为像素200的装置晶体管区220，且装置晶体管区220通过沟槽结构222(例如浅沟槽隔离结构)与安置一或多个光电二极管202、转移栅极204、及浮动扩散206的区域隔离，沟槽结构222在一些情况中形成下文描述的发明晶体管的部分。
在一些实施例中，像素200可包含本文中未详细描述的额外元件，例如一或多个额外晶体管、电容器、或类似物。在说明的实例中，像素200包含共享共同浮动扩散及源极跟随器的像素晶体管、复位晶体管、行选择的四个光电二极管，在其它实施例中，像素200可经配置以包含共享浮动扩散及像素晶体管的更多或更少光电二极管，例如两个、六个、八个、或更多个光电二极管。在一些实施例中，像素200可经配置以包含与浮动扩散及例如源极跟随器、复位晶体管、行选择晶体管的像素晶体管相关联的一个光电二极管。在一些实施例中，转移晶体管204利用平面转移栅极(即，无垂直转移栅极224)。如下文将更详细论述，本发明大体上涉及例如源极跟随器210的源极跟随器晶体管，其可用于实现电流增益、缓冲、或其它优点。特定来说，本发明提供具有大的有效沟道宽度的源极跟随器。尽管在源极跟随器的上下文中大体上描述了发明晶体管结构，但那些结构同样适用于行选择晶体管、复位晶体管、及其它图像传感器晶体管。
在操作时，在图像传感器100的集成周期(也称为暴露或积累周期)期间，每一光电二极管202检测或吸收其入射光且光生一或多个电荷。积累于光电二极管202中的每一者中的光生电荷指示入射于光电二极管202上的光量。在集成周期之后，一旦在转移晶体管的转移栅极204处接收到转移信号(例如正偏置电压)，一个转移晶体管204就将光生电荷从每一光电二极管202转移到连接的浮动扩散区206。在一些实施例中，转移晶体管的转移栅极204包含平面结构。在一些实施例中，转移晶体管的转移栅极204包含平面栅极电极部分及至少一个垂直转移栅极224(即，垂直转移栅极电极部分)。源极跟随器210产生对应于存储于浮动扩散区206中的光生电荷的图像信号。接着，耦合到源极跟随器210的行选择晶体管212选择性地将信号读出到列位线上以进行后续图像处理。
如下文详细描述，源极跟随器210、行选择晶体管212、及/或复位晶体管208中的一或多者具有非平面栅极结构。
为了阐明贯穿本发明使用的术语，图3展示晶体管300的一个实例的横截面，其特定描绘电子通过其从源极流动到漏极(例如，进/出页面)的电子沟道。晶体管300具有半导体衬底302、隔离层304、及栅极306。隔离层304分离半导体衬底302与栅极306，且用作栅极306的栅极氧化物。栅极306包含平面栅极电极及并联连接的至少两个垂直栅极电极。半导体衬底302包含形成于其中且具有经安置成接近隔离层304的两个侧壁部分(例如侧壁部分310及侧壁部分312)及定位于两个侧壁部分之间的顶部部分314的非平面结构308。底部部分316及底部部分318经定位于非平面结构308的任一侧上。
图3的切面图是垂直于电流流动的方向截取的。如本文中使用，“平面沟道宽度”大体上是指平面沟道宽度320，而“沟道长度”是指定向成进/出页面的尺寸，即，垂直于平面沟道宽度320及沟道宽度平面322。如与“平面沟道宽度”相比，“有效沟道宽度”是指电流流动通过其的半导体衬底302的一或多个尺寸之和，每一尺寸在沟道宽度平面322中测量(即，垂直于电流流动的方向)。在图3的晶体管300中，例如，电流可流动通过沿着侧壁部分310、侧壁部分312、顶部部分314、底部部分316、及底部部分318的部分形成的沟道，所述部分全都接近隔离层304。因此，此非限制性实施例的有效沟道宽度是在沟道宽度平面322中测量的半导体衬底302的那些部分的最长尺寸之和。已知晶体管的跨导(Gm)与晶体管的有效沟道宽度成正比且与晶体管的有效沟道长度成反比。因此，通过增加晶体管300的有效宽度，可有效地增加晶体管300的跨导(Gm)，借此改进晶体管300的操作速度。进一步增加有效沟道宽度，还增加了晶体管300的有效栅极面积，从而有利地减少了RTS噪声。本发明提供可用于晶体管(例如源极跟随器晶体管、行选择晶体管、复位晶体管等)中的众多结构以便增加有效沟道宽度。
图4展示根据本发明的一个代表性且非限制性实施例的源极跟随器400的横截面的实例。源极跟随器400可用于例如图1的图像传感器100的图像传感器中。举例来说，源极跟随器400可用于图像传感器的像素中，例如其中一或多个光电二极管可操作地经连接到源极跟随器的像素，例如图2的像素200。源极跟随器400形成电子沟道，如下文描述。关于图4描述的结构也适用于行选择晶体管、复位晶体管、及其它晶体管。
源极跟随器400具有半导体衬底402、安置于半导体衬底402上的隔离层404、及安置于隔离层404上的栅极406。这些元件中的每一者可通过一或多个工艺步骤形成，如下文描述。此源极跟随器结构在半导体衬底402中在栅极406及隔离层404下方创建电子沟道。在一些实施例中，半导体衬底402可由硅衬底、掺杂硅衬底、绝缘体上硅、或任何合适的块状衬底形成。在一些实施例中，隔离层404包括电介质，例如氧化物或高k材料，例如具有大于约3.9的介电常数的材料(例如Al2O3或HfO2)。在一些实施例中，栅极包括多晶硅或金属。
半导体衬底402包含形成于其中的三个“衬底沟槽结构”，包含两个外衬底沟槽结构408及412、及中心衬底沟槽结构410。两个外衬底沟槽结构408、412各自经设置大小以接收例如隔离沉积物434及隔离沉积物436的隔离沉积物，从而形成经配置以隔离源极跟随器400与邻近光电二极管的浅沟槽隔离(STI)结构，如图2中说明。举例来说，在一些实施例中，衬底沟槽结构408及412类似于图2的沟槽结构222，即，其经配置以分离源极跟随器400与含有一或多个光电二极管、转移晶体管、浮动扩散等的像素的区域。
在一些实施例中，衬底沟槽结构408、410、412具有约0.05um到约0.20um的深度。在一个实例中，衬底沟槽结构408、410、412中的每一者具有约0.10um到约0.20um的沟槽深度。在一个实例中，衬底沟槽结构408、410、412中的每一者具有约0.15um的沟槽深度。在一些实施例中，一或多个衬底沟槽结构408、410、412具有与一或多个其它衬底沟槽结构408、410、412不同的深度。在一些实施例中，中心衬底沟槽结构410具有与两个外衬底沟槽结构408、412相同或类似的特性。举例来说，中心衬底沟槽结构410可在与外衬底沟槽结构408、412相同的工艺中形成且可共享相同沟槽特性，例如具有基本上相同沟槽深度及相同沟槽宽度。
在一些实施例中(例如图7中展示)，三个衬底沟槽结构中的一者(例如中心衬底沟槽结构410)的至少一部分在与转移晶体管的垂直转移栅极(例如图2中所展示的垂直转移栅极224)的形成相同的工艺中形成。因此，在此类实施例中，至少一个衬底沟槽结构(例如中心衬底沟槽结构410)具有经配置以具有与转移晶体管的垂直转移栅极的沟槽相同的沟槽特性的更深部分，如下文描述。在此类实施例中，转移晶体管的垂直转移栅极、及源极跟随器的至少一个衬底沟槽结构具有比形成于半导体衬底402中的另外两个衬底沟槽结构的深度更深的深度。在一些实施例中，转移晶体管的垂直转移栅极(且因此源极跟随器400的至少一个衬底沟槽结构)具有约0.25um到约0.45um的深度，例如约0.35um的深度。
在一些实施例中，半导体衬底402包含经配置以使沟槽侧壁从光电二极管的沟槽钝化且隔离源极跟随器400与像素及/或图像传感器的一或多个其它元件的一或多个隔离植入物区域(例如p型掺杂部分)，借此减小暗电流及白像素。在一些实施例中，半导体衬底402包含用于响应于入射光而光生及积累光电子电荷的至少一光电二极管区域(例如图2中所展示的光电二极管202)。光电二极管区域包含形成定位于源极跟随器400与转移栅极(例如转移栅极204)之间的第一植入(或掺杂)区域(例如P型掺杂区域)的第一植入物(例如P型钉扎光电二极管植入物、或PPPD植入物)、形成经定位接近第一植入物(例如，至少部分在第一植入物下方且至少部分在源极跟随器400下方)的第二植入物区域(例如第一N型掺杂区域)的第二植入物(例如DNPPD植入物)及/或形成第三植入物区域(例如经定位至少部分在第二植入物下方且至少部分在源极跟随器400下方的第二N型掺杂区域)第三植入物(例如DNPPD植入物)。在一个实例中，大多数光生电荷载子经积累于第三植入物区域中，且第一及第二植入物经配置以在相应像素的电荷转移操作期间促进光生电荷载子的电荷转移到浮动扩散(例如浮动扩散206)。在一些实施例中，由第三植入物形成的第三植入物区域可经定位在源极跟随器400下方。
仍参考图4，三个衬底沟槽结构界定多个非平面结构(在此实施例中，非平面结构414及非平面结构416)。隔离层404在半导体衬底402上安置成接近两个非平面结构414及416。两个非平面结构各自在纵向方向上(即，进/出页面)延伸于源极与漏极之间，其中纵向方向对应于电子沟道的沟道长度。两个非平面结构在垂直于纵向方向的沟道宽度平面(即，对应于沟道宽度平面426的页面的平面)中彼此偏移。如下文描述，非平面结构提供在沟道宽度平面426中测量的较大有效沟道宽度。如与具有相当平面栅极宽度418的其它源极跟随器相比，较大有效沟道宽度经配置使得源极跟随器400展现高Gm。
类似于半导体衬底402，隔离层404包含形成于其中的多个沟槽结构-称为“隔离层沟槽结构”。在图4中，这些结构包含隔离层沟槽结构420、422及424。每一隔离层沟槽结构420、422、424经安置于相应衬底沟槽结构408、410、及412中。举例来说，隔离层沟槽结构420经安置于衬底沟槽结构408中，隔离层沟槽结构422经安置于衬底沟槽结构410中，且隔离层沟槽结构424经安置于衬底沟槽结构412中。因此，源极跟随器400具有沟槽结构中沟槽结构构造。
三个隔离层沟槽结构420、422、424包含两个外隔离层沟槽结构420及424及中心隔离层沟槽结构422。两个外隔离层沟槽结构420、424各自经形成于隔离层404的隔离沉积物(例如浅沟槽隔离(STI)沉积物)内。即，隔离层沟槽结构420经形成于隔离沉积物434内，且隔离层沟槽结构424经形成于隔离沉积物436内。因为外隔离层沟槽结构420、424两者都不是居中形成于对应隔离沉积物内，所以每一者由与非平面结构中的一者介接的隔离层404的相对薄内部分、及背对非平面结构的隔离层404的相对厚外部分(对应于隔离沉积物)限定。举例来说，隔离层沟槽结构420由面向非平面结构414的隔离层404的内部分450、及定位于隔离层沟槽结构420的与非平面结构414相对的侧上的外部分452限定。类似地，隔离层沟槽结构424由面向非平面结构416的隔离层404的内部分、及定位于隔离层沟槽结构424的与非平面结构416相对的侧上的外部分限定。隔离层404的内部分450用作定位于源极跟随器400的栅极电极406下方的栅极氧化物。
在一些实施例中，每一隔离层沟槽结构420、422、424具有约0.05um到约0.25um的深度。在一个实例中，每一者具有范围从约0.10um到约0.20um的深度。直觉上，每一隔离层沟槽结构420、422、424具有小于每一相应衬底沟槽结构408、410、及412的沟槽深度的沟槽深度。同样地，每一隔离层沟槽结构420、422、424具有小于相应衬底沟槽结构408、410、及412的沟槽宽度。在一些实施例中，一或多个隔离层沟槽结构具有与一或多个其它隔离层沟槽结构不同的深度。在一些实施例中，隔离层404的内部分具有约0.035um到约0.15um的厚度。在一个实例中，隔离层404的内部分具有约0.005um到约0.10um的厚度。在一些实施例中(例如在图5中，在下文更详细描述)，至少一个隔离沉积物的外部分具有波状外形轮廓。在一些实施例中，(例如在图5中)隔离层404的至少一个外部分形成延伸超出半导体衬底402的非平面结构例如达约0.05um到约0.25um的“肩部”。为了防止诱发氧化物电荷或陷阱，在一些实施例中，隔离层404不具有任何弯曲及/或波状外形表面(例如，在沟道宽度平面426中不具有波状外形轮廓)。
栅极406包含平行形成的三个指状垂直栅极电极结构或垂直栅极指部结构或指部428、430及432。每一指部428、430、432经安置于(即，延伸到)三个衬底沟槽结构408、410、412中的相应者及三个隔离层沟槽结构420、422、424中的相应者中。举例来说，指部428经安置于隔离层沟槽结构420中，隔离层沟槽结构420经安置于衬底沟槽结构408中。类似地，指部430经安置于隔离层沟槽结构422及衬底沟槽结构410中。类似地，指部432经安置于隔离层沟槽结构424及衬底沟槽结构412中。除了在沟道宽度平面426中延伸到沟槽结构中的一者中之外，三个指部428、430、432中的每一者在纵向方向上延伸。在一些实施例中，三个指部428、430、432中的每一者在沟道宽度平面426中具有约0.05um到0.10um的厚度。
由于本文中描述的结构，半导体衬底402的非平面结构414、416各自具有形成电子沟道的部分的多个侧壁部分。每一侧壁部分是与和栅极406的指部相对的隔离层404介接的半导体衬底402的一部分，且一旦将电压施加到栅极406，电流就流动通过所述部分。举例来说，非平面结构414具有侧壁部分438及侧壁部分440，且非平面结构416具有侧壁部分442及侧壁部分444。在图4中，每一侧壁部分具有与隔离层404介接的近似平面界面，且具有侧壁高度H，其是在沟道宽度平面426中测量的侧壁部分的最长尺寸。在一些实施例中，侧壁高度H的范围可从约0.05um到约0.20um。在图4中，每一侧壁部分的侧壁高度H通常与邻近隔离层沟槽结构的深度对应。在一些实施例中，半导体衬底402可经掺杂有形成植入物隔离区域的一或多个植入物以使衬底沟槽结构408、410、412的侧壁钝化且调整沿着侧壁高度H形成的有效沟道宽度使其小于邻近隔离层沟槽结构的深度。在一些实施例中，侧壁部分是倾斜的(非垂直)，这有利地创建更大侧壁高度H。
在图4中，每一非平面结构414、416具有还形成电子沟道的部分的顶部部分。每一顶部定位于两个侧壁部分之间，且与和栅极406相对的隔离层404介接。举例来说，非平面结构414具有定位于侧壁部分438与侧部部分440之间中的顶部部分446。同样地，非平面结构416具有定位于侧壁部分442与侧部部分444之间中的顶部部分448。每一顶部部分具有在沟道宽度平面426中测量的顶部宽度T。在一些实施例中，顶部宽度T的范围从约0.05um到约1.05um。在一些实施例中，顶部宽度T的范围从约0.06um到约1.00um。如下文描述，在一些实施例中，半导体衬底402的至少一个顶部部分形成电子沟道的部分。在一些实施例中，电子沟道包含半导体衬底402的底部部分454、456、及/或458中的一或多者，其中每一者经安置于栅极406的指部428、430、432中的一者下方。在说明的实施例中，每一底部部分454及458分别具有略小于两个外沟槽结构408及412的宽度的一半(例如，比所述宽度小1％到25％)的宽度B，使得隔离层404在源极跟随器400与图像传感器的其它元件(例如光电二极管)之间提供良好绝缘。电子沟道的底部部分456具有大约是沟槽结构410的宽度的宽度B’。在一些实施例中，宽度B大约是两个外沟槽结构408及412的宽度(例如外衬底沟槽408、412的底部沟槽宽度)的一半(例如，+/-5％)或小于所述宽度的一半以在源极跟随器400与光电二极管之间提供充分隔离。在一些实施例中，宽度B略大于两个外沟槽结构408及412的宽度的一半。在一些实施例中，宽度B小于宽度B’。在一些实施例中，宽度B与B’相同。
一旦将超过源极跟随器400的阈值电压的电压(对应于存储于浮动扩散206中的电荷)施加到栅极406，电子沟道就在栅极406下形成且电子在纵向方向上移动通过源极跟随器400的电子沟道。特定来说，电子沟道沿着两个非平面结构的每一侧壁部分(即，侧壁部分438、侧壁部分440、侧壁部分442、及侧壁部分444)形成。因此，源极跟随器400具有在沟道宽度平面426中测量的大于或等于每一侧壁部分的侧壁高度H之和的有效沟道宽度。在说明的实施例中，有效沟道宽度大于或等于侧壁高度H的四倍。在图4中，电子沟道包含顶部部分446及顶部部分448，且因此具有至少约四倍的侧壁高度H加上两倍的顶部宽度T加上每一底部部分的沟道宽度(即，4H+2T+2B+B’)的有效沟道宽度。在一些实施例中，电子沟道包含至少一个底部部分，但不一定包含每一底部部分，使得有效沟道宽度是至少4H+2T+B，例如，4H+2T+2B或4H+2T+B’。在图4中，有效沟道宽度超过平面栅极宽度418，从而指示经配置以在无需增加源极跟随器的物理宽度的情况下实现更高Gm的电子沟道。由于前述特征，在一些实施例，有效沟道宽度比平面栅极宽度大至少约30％，例如，大出约30％、大出约60％、大出约70％、或大出约100％百分比。
在一些实施例中，电子沟道包含比非平面结构的全部侧壁部分少的侧壁部分，及/或少于至少一个侧壁部分的整个侧壁高度H的侧壁高度。在一些实施例中，电子沟道包含非平面结构的两个或三个侧壁部分。在一些实施例中，电子沟道包含至少一个侧壁部分的大约一半、三分之二、或四分之三。此类替代性配置可通过对半导体衬底402进行掺杂来实现。
图5展示根据本发明的另一非限制性实施例的另一实例源极跟随器500的横截面。源极跟随器500与图4的源极跟随器400共享结构特征，除了明确描述之处外。源极跟随器400与源极跟随器500之间的相关差异在下文描述。关于源极跟随器500描述的结构也适用于行选择晶体管、复位晶体管、及其它晶体管。
源极跟随器500具有半导体衬底502、安置于半导体衬底502上的隔离层504、及安置于隔离层504上的栅极506。
半导体衬底502包含形成于其中的三个衬底沟槽结构，包含两个外衬底沟槽结构508及512、及中心衬底沟槽结构510。在一些实施例中，外衬底沟槽结构508及512形成类似于图2的沟槽结构222的沟槽结构的部分，例如，其可经配置以分离源极跟随器500与含有一或多个光电二极管、转移晶体管、浮动扩散等的像素的区域。
三个衬底沟槽结构518、520、522界定两个非平面结构514及516。隔离层504在半导体衬底502上安置成接近两个非平面结构514及516。每一衬底沟槽结构518、520、522经设置大小以接收隔离沉积物。即，衬底沟槽结构508经设置大小以接收隔离沉积物518，衬底沟槽结构510经设置大小以接收隔离沉积物520，且衬底沟槽结构512经设置大小以接收隔离沉积物522。在一些实施例中，衬底沟槽结构508、510、及512各自具有约0.05um到约0.20um的深度，例如约0.10um到约0.20um的深度，例如约0.15um的深度。在一些实施例中，至少一个衬底沟槽结构具有与至少一个其它衬底沟槽结构不同的深度。
在一些实施例中，半导体衬底502包含由具有与定位于环绕衬底沟槽结构的非平面结构514、516中的至少一者内的半导体衬底502相同的导电性类型的隔离植入物(例如P型植入物，例如硼植入物)形成的隔离区域。在一些实施例中，半导体衬底502还包含具有与形成用作光电二极管感测区域且定位于隔离沉积物中的一者的与相应非平面结构相对的(外)侧上的至少一掺杂区域的隔离植入物(例如N型植入物)相反的导电性类型的至少一光电二极管植入物。
如上所述，隔离层504包含三个隔离沉积物518、520、及522。在一些实施例中，每一隔离沉积物518、520、及522具有约0.05um到约0.20um的深度，例如约0.10um到约0.20um的深度，例如约0.15um的深度。如同半导体衬底502，隔离层504包含形成于其中的三个隔离层沟槽结构(隔离层沟槽结构524、526、及528)。每一隔离层沟槽结构经形成于隔离沉积物中的一者及形成于形成在半导体衬底502中的一个衬底沟槽结构中。因此，如同源极跟随器400，源极跟随器500具有沟槽结构中沟槽结构构造。
形成于隔离层504中的隔离层沟槽结构各自经形成到约其对应隔离沉积物的深度的约1/3到约2/3的深度，以便使所得电子沟道具有良好隔离且对半导体衬底502的晶体结构造成更少破坏。即，隔离层沟槽结构524具有基本上等于隔离沉积物518的1/3到2/3深度的深度，且针对隔离层沟槽结构526及528，情况也类似。在一些实施例中，隔离层沟槽结构524及528各自分别经形成到隔离沉积物518及隔离沉积物522的深度的约1/2的深度。隔离层沟槽结构可至少部分通过湿蚀刻工艺形成，如下文描述。
每一外隔离层沟槽结构都由与非平面结构中的一者介接的隔离层504的相对薄内部分、及背对非平面结构的隔离层504的相对厚外部分限定。举例来说，隔离层沟槽结构528由外部分540及内部分542限定。外部分540具有波状外形轮廓，而内部分542具有平面轮廓(平坦轮廓)。在一些实施例中，此波状外形轮廓是由使用了特定材料移除工艺(例如湿蚀刻工艺)而引起的，所述特定材料移除工艺针对外部分540(其与隔离层504介接)具有与内部分542(其与半导体衬底502介接)相比不同的选择性速率。因为中心隔离层沟槽结构526在两个侧上与半导体衬底502介接，所以其在两个侧上具有平面/平坦轮廓(而非波状外形轮廓)。
在一些实施例中，隔离层504的内部分具有约0.025um到约0.15um的厚度，例如约0.05um到约0.10um的厚度。在一些实施例中，隔离层504形成延伸超出半导体衬底502的非平面结构例如达约0.05um到约0.25um的“肩部”(例如肩部530)。
栅极506包含三个指部(指部534、指部536、及指部538)，其中每一者延伸到形成于半导体衬底502中的三个衬底沟槽结构中的相应者中且延伸到形成于隔离层504中的三个隔离层沟槽结构中的相应者中。由于隔离沉积物518及隔离沉积物522的波状外形轮廓，指部534及指部538的外部分也具有与隔离层504互补的波状外形轮廓。
由于本文中描述的结构，非平面结构514及非平面结构516各自具有形成电子沟道的部分的多个侧壁部分，即，侧壁部分544、侧壁部分546、侧壁部分548、及侧壁部分550。在此非限制性实施例中，每一侧壁部分具有约0.05um到约0.20um的侧壁高度H，例如约0.075um到约0.10um的侧壁高度H。在图5中，顶部部分552及顶部部分554还形成电子沟道的部分。在一些实施例中，至少一个顶部部分不会形成电子沟道的部分。
在图5中，在沟道宽度平面532中测量的有效沟道宽度大于或等于四倍的侧壁高度H。更特定来说，电子沟道具有约四倍的侧壁高度H加上两倍的顶部宽度T(即，4H+2T)的有效沟道宽度。源极跟随器500的有效沟道宽度超过平面沟道宽度556，从而指示经配置以在无需增加源极跟随器500的物理宽度的情况下实现更高Gm的电子沟道。由于前述特征，在一些实施例，有效沟道宽度比平面栅极宽度大至少约30％，例如，大出约30％、大出约60％、大出约70％、或大出约100％百分比。
图6示意性地展示根据本发明的一个实施例形成的实例像素600的横截面。像素600的布局可用本发明的任何源极跟随器、行选择晶体管、或复位晶体管来实施。像素600包含转移栅极602、光电二极管、浮动扩散604、及源极跟随器606。源极跟随器606具有关于本发明的任何实施例所描述的一或多个特征，例如图4的源极跟随器400。源极跟随器606经形成于包含多个植入物(例如掺杂部分)的半导体衬底608中。在一些实施例中，半导体衬底608包含形成称为安置于半导体的表面下方且接近转移栅极602的钉扎层的第一植入物区域610的第一植入物(例如P型钉扎光电二极管(PPPD)植入物)以使氧化物-硅界面钝化来减小暗电流。在一些实施例中，半导体衬底608包含形成至少部分定位在第一植入物区域610下方且接近第一植入物区域610的第二植入物区域612的第二植入物(例如N型钉扎光电二极管(NPPD)植入物)。在一些实施例中，半导体衬底608包含形成至少部分定位在第二植入物区域612下方且至少部分定位在第一植入物610下方的第三植入物区域614的第三植入物(例如深N型钉扎光电二极管(DNPPD)植入物)。在一些实施例中，半导体衬底608包含形成至少部分定位在第三植入物区域614下方且至少部分定位在第二植入物区域612下方的第四植入物区域616的额外第四植入物(例如另一DNPPD植入物)。第二植入物区域612、第三植入物区域614及第四植入物区域616是共同形成响应于入射光而光生电子的光电二极管的光电感测区域的掺杂区域。换句话来说，光电二极管响应于第二植入物区域612、第三植入物区域614、及第四植入物区域616中的至少一者中的入射光光生电荷。光电二极管的光电感测区域经耦合到转移栅极602以将光生电荷转移到浮动扩散604。
图7示意性地展示根据本发明的另一实施例形成的像素700的另一实例的横截面。像素700的布局可用本发明的任何源极跟随器、行选择晶体管、或复位晶体管来实施。像素700包含形成于半导体衬底708中的转移栅极702、光电二极管、浮动扩散704、及源极跟随器706。源极跟随器706具有关于本发明的任何实施例所描述的一或多个特征，例如图4的源极跟随器400。
源极跟随器706就其栅极包含延伸到半导体衬底708的衬底沟槽结构中的垂直栅极电极718来说不同于先前介绍的实施例。垂直栅极电极718从前侧表面延伸到半导体衬底708中到一定深度，其中所述深度比源极跟随器706的邻近外沟槽结构更深。另外，转移栅极702包含还延伸到与源极跟随器706的垂直栅极电极718大约相同的深度的垂直转移栅极720。因此，垂直栅极电极710及垂直转移栅极720可由同一工艺步骤形成，即，同时形成。
半导体衬底708包含多个植入物(例如掺杂部分)。在一些实施例中，半导体衬底708包含形成定位成接近转移栅极702的第一植入物(或掺杂)区域710(例如，也称为P型钉扎层)的第一植入物(例如P型植入物，称为PPPD植入物)。在一些实施例中，半导体衬底包含形成至少部分定位在第一植入物区域710下方的第二植入物区域712的第二植入物(例如N型植入物，称为NPPD植入物)。在一些实施例中，半导体衬底708包含形成至少部分定位在第二植入物区域712下方且与源极跟随器706部分偏移的第三植入物区域714的第三植入物(例如N型DNPPD植入物)。在一些实施例中，第三植入物区域714的至少部分经定位在与垂直栅极电极718共同的深度处，例如，在约0.25um到约0.45um，例如约0.35um的共同深度处。在一些实施例中，半导体衬底708包含形成至少部分定位在第三植入物区域714下方且至少部分定位在源极跟随器706下方(例如，至少部分定位在垂直栅极电极718下方)的第四植入物区域716的额外第四植入物(例如另一N型DNPPD植入物)。第二植入物区域712、第三植入物区域714及第四植入物区域716是共同形成响应于入射光而光生电子的光电二极管的光电感测区域的掺杂区域。光电感测区域经耦合到转移栅极702以将光生电荷转移到浮动扩散704。第一植入物710可形成钉扎层，其可经接地以使硅氧化物-界面上的缺陷钝化从而对光电二极管提供表面钝化以减少硅-氧化物界面陷阱诱发的暗电流。
图8展示制造用于图像传感器的例如图4到7中展示的源极跟随器的源极跟随器的代表性方法800。用于下文的方法步骤中的具有与先前在本发明中引入的术语相似的命名的术语具有相似意义，除了明确指出之处外。
步骤802包含提供半导体衬底，例如硅裸片。
步骤804包含通过光致抗蚀剂图案化及蚀刻工艺在半导体衬底中形成多个沟槽结构(例如三个沟槽结构)，使得多个沟槽结构界定半导体衬底中的多个非平面结构。沟槽结构大致平行且在半导体衬底的纵向方向上于源极跟随器的源极/漏极区域之间具有最长尺寸。在一些实施例中，形成多个沟槽结构包含将具有用于沟槽位置的开口图案的第一掩模施加到半导体衬底、从半导体衬底移除(例如蚀刻)材料以形成界定多个非平面结构的多个沟槽结构(例如中心沟槽结构及两个外沟槽结构)、及从半导体衬底移除第一掩模。第一掩模界定半导体衬底的每一沟槽结构的长度及宽度。由第一掩模界定的长度是在电子沟道的纵向方向上(例如，进/出图4的页面)。由第一掩模界定的宽度是在垂直于纵向方向的宽度方向上(例如，在图4的沟道宽度平面426中)。
在一些实施例中，步骤804包含在形成于半导体衬底中的沟槽结构中的一者中形成垂直转移栅极，垂直转移栅极具有比形成于半导体衬底中的沟槽结构的深度更深的深度(如上文关于图7描述)。
在一些实施例中，方法包含任选步骤806，其包含将一或多个植入物(例如掺杂部分或“掺杂剂”)植入到半导体衬底中(例如，如上文关于图7及图8描述)。在一些实施例中，植入物使形成于半导体衬底中的一或多个沟槽结构的至少一部分钝化。在一些实施例中，步骤806包含提供覆盖在步骤804中形成的半导体衬底的中心沟槽结构的第二掩模、及接着将第一植入物植入到半导体衬底的每一外沟槽结构的底部部分中。在一些实施例中，步骤806包含在半导体衬底的每一外沟槽结构下方植入第一植入物。在一些实施例中，第一植入物是第一导电类型(例如硼植入物)。在一些实施例中，第一植入物(例如硼植入物)经植入到半导体衬底的非平面结构中，且第二植入物类型(例如DNPPD植入物)通过离子植入工艺在隔离沉积物的与非平面结构相对的侧上植入到半导体衬底中。
步骤808包含通过将电介质材料(例如氧化物材料)沉积到形成于半导体衬底中的多个沟槽结构中来在形成于在步骤804中形成的半导体衬底中的多个沟槽结构上形成隔离层。在此阶段，隔离层包含多个隔离沉积物(例如浅沟槽隔离(STI)沉积物)，每一者经形成于在半导体衬底中形成的沟槽结构中的一者中。在一些实施例中，多个隔离沉积物包含定位于半导体衬底的两个非平面结构之间的中心隔离沉积物、及定位于中心隔离沉积物的相对侧上的两个外隔离沉积物。在一些实施例中，形成隔离层包含沉积电介质材料直到电介质材料填充(或过度填充)形成于半导体衬底中的沟槽结构。在一些实施例中，形成隔离层包含沉积充足的电介质材料使得电介质材料形成延伸超出半导体衬底的非平面结构的至少一个肩部。
步骤810包含在隔离层中形成多个沟槽结构(例如三个沟槽结构)，使得形成于隔离层中的每一沟槽结构经安置于形成于半导体衬底中的沟槽结构中的一者中。此包含在隔离层中形成中心沟槽结构及两个外沟槽结构。形成于隔离层中的两个外沟槽结构中的每一者经安置于在步骤808中形成的隔离沉积物中的一者中；因此，形成于隔离层中的两个外沟槽结构中的每一者经安置于形成于半导体衬底中的两个外沟槽结构中的一者中。类似地，隔离层的中心沟槽结构经安置于半导体衬底的中心沟槽结构中。
为了在隔离层中形成多个沟槽结构，步骤810包含从隔离层移除材料。蚀刻工艺(或类似工艺)可用于材料移除。步骤810包含从每一外隔离沉积物的内部分(即，最靠近非平面结构的一部分)、及隔离层的中心部分移除材料，使得半导体衬底的一部分被暴露，包含两个非平面结构的至少一部分。举例来说，当形成图4的源极跟随器400时，步骤810包含从外隔离沉积物及中心隔离沉积物移除电介质材料一直到半导体衬底，使得基本上所有非平面结构都被暴露。作为另一实例，当形成图5的源极跟随器500时，步骤810包含从外隔离沉积物及中心隔离沉积物移除电介质材料一直到隔离沉积物的深度的约1/3到约2/3的深度(例如，深度的约1/2)，使得半导体衬底的每一非平面结构的一部分被暴露。
为了在经暴露非平面结构的顶部部分上重建隔离层，步骤810包含在半导体衬底的经暴露非平面结构上形成栅极隔离层(例如，通过热或沉积工艺)。此将半导体衬底的非平面结构的顶部部分上的隔离层厚度增大到约0.025um到约0.15um的厚度，例如约0.05um到约0.10um的厚度。
在一些实施例中，(例如，当形成图5的源极跟随器500时)，在步骤810中使用湿蚀刻工艺以在每一外隔离沉积物中实现波状外形轮廓。为了帮助准确地从隔离层移除材料，在一些实施例中，步骤810包含将覆盖两个外沟槽结构中的每一者的外部分的第三掩模(例如光致抗蚀剂掩模)施加到隔离层，从而从隔离层移除材料，及接着从隔离层移除第三掩模。
在步骤810之后，隔离层包含两个外沟槽结构及中心沟槽结构。每一外沟槽结构在步骤808中形成的隔离沉积物中的一者中偏离中心，使得每一外沟槽结构由面向半导体衬底的非平面结构中的一者的隔离层的相对薄内部分、及背对非平面结构的隔离层的相对厚外部分限定。在一些实施例中，隔离层的至少一个外部分形成延伸超出半导体衬底的非平面结构例如达约0.05um到约0.25um的“肩部”。在一些实施例中，步骤810包含使隔离层平面化。
步骤812包含在隔离层上沉积栅极材料，使得栅极材料形成具有多个指部的栅极，每一指部延伸到形成于在步骤810中形成的隔离层中的沟槽结构中的相应者中。在一些实施例中，栅极材料是多晶硅或金属。在一些实施例中，步骤812包含在形成于步骤810中的栅极氧化物层上沉积栅极材料。
任选步骤814在上文描述的源极跟随器形成之后，且形成用于形成图像传感器或图像传感器的像素的方法的部分。步骤814包含在将一或多个植入物植入到半导体衬底中而形成植入物/掺杂区域之前施加第四掩模。在一些实施例中，植入物包含以下各者中的至少一者：用于形成定位于源极跟随器与像素的转移栅极之间的第一植入物区域的第一植入物(例如PPPD植入物)；用于形成至少部分形成在第一植入物下方的第二植入物区域的第二植入物(例如NPPD植入物)；用于形成至少部分定位在第二植入物区域下方且至少部分定位在源极跟随器下方的第三植入物区域的第三植入物(例如DNPPD植入物)；及/或用于形成至少部分定位在第三植入物区域下方且至少部分定位在源极跟随器下方的第四植入物区域的第四植入物(例如DNPPD植入物)。
图9示意性地展示像素900的实例代表性布局的横截面，像素900可用于例如图1的图像传感器100的图像传感器中。像素900的布局可与本文中描述的任何源极跟随器、行选择晶体管、或复位晶体管一起使用。
像素900包含光电二极管904、将电荷从光电二极管904转移到浮动扩散908的转移栅极906、及源极跟随器910。在一些实施例中，像素900可包含本文中未详细描述的额外元件，例如一或多个额外晶体管。如下文描述，源极跟随器910是具有大的有效沟道宽度的非平面源极跟随器。源极跟随器910与图4的源极跟随器400及图5的源极跟随器500共享结构特征及材料，除了明确描述之处外。
源极跟随器910包含形成于半导体衬底902中的非平面结构912、定位于非平面结构912的相对侧上的多个隔离沉积物(例如隔离沉积物914及隔离沉积物916)、栅极隔离层(其可为栅极电介质层)918(例如在半导体衬底902上安置成接近非平面结构912的栅极氧化物层)、及安置于栅极隔离层918上的栅极920。这些元件中的每一者可通过一或多个工艺步骤形成，例如下文描述的代表性方法。
半导体衬底902包含形成于其中的多个沟槽结构，包含沟槽结构922、924、926、及928。沟槽结构922及928可称为与非平面结构912间隔开的“外沟槽”，而沟槽结构924及926可称为定位成邻近非平面结构912的“内沟槽”。
在图9中，外沟槽结构922及928分别接收隔离沉积物914及916。内沟槽结构924及926未被隔离沉积物占用，但代替地被栅极隔离层918及栅极920占用，如下文描述。非平面结构912在纵向方向上(即，进/出页面)在源极跟随器910的源极与漏极之间延伸。在一些实施例中，非平面结构912在纵向方向上具有小于栅极920的长度的长度。
在一些实施例中，沟槽结构922及924类似于图2的沟槽结构222，例如，其可经配置以分离源极跟随器900与含有一或多个光电二极管、转移晶体管、浮动扩散等的像素的区域。
在一些实施例中，外沟槽结构922及928各自具有约0.05um到约0.30um的深度，例如约0.10um到约0.20um的深度，例如约0.15um的深度。在一些实施例中，例如图9中展示，内沟槽结构924及926各自具有比相应外沟槽结构922及928更浅的深度，例如，浅约0.025um到约0.10um的深度。在一些实施例中，例如图10中展示，内沟槽结构924及926各自具有比相应外沟槽结构922及928更深的深度，例如，深约0.025um到约0.10um的深度。
非平面结构912可具有“倒转T”形状，使得半导体衬底902包含形成源极跟随器910的电子沟道的部分且与栅极隔离层918介接的数个部分。在图9中，这些部分包含半导体衬底902的底部部分(例如底部部分930)、两个侧壁部分(例如侧壁部分932)、及顶部部分934。如在沟道宽度平面(即，对应于沟道宽度平面936的页面的平面)中测量，每一底部部分930具有约0.05um到约.15um的底部宽度B，例如约0.06um到约0.10um的底部宽度B，例如约0.08um的底部宽度B。每一侧壁部分932具有约0.05um到约0.20um的侧壁高度H，例如约0.10um到约0.20um的侧壁高度H，例如约0.15um的侧壁高度H。顶部具有约0.05um到约.15um的顶部宽度T，例如约0.06um到约0.10um的顶部宽度T，例如约0.08um的顶部宽度T。在一些实施例中，两个侧壁部分932各自相对于底部部分930垂直。在一些实施例中，两个侧壁部分932相对于底部930是倾斜的(非垂直)，这有利地创建更大侧壁高度H。
每一隔离沉积物914及916经配置以至少部分隔离源极跟随器910与光电二极管904及转移栅极906。因此，每一隔离沉积物914及916具有约0.05um到约0.30um的深度，例如约0.10um到约0.20um的深度，例如约0.15um的深度。在一些实施例中，每一隔离沉积物914及916是浅沟槽隔离(STI)沉积物，例如，是由例如氧化物的电介质材料形成。在一些实施例中，两个隔离沉积物914及916填充对应外沟槽结构922及928一直到非平面结构912的顶部部分934。在图9的代表性实施例中，隔离沉积物914邻近光电二极管904。
栅极隔离层918分离非平面结构912与栅极920，且可由例如氧化物或高k材料的电介质材料形成，例如，具有大于约3.9的介电常数的材料(例如Al2O3或HfO2)。在一些实施例中，栅极隔离层918具有约0.001um到约0.01um的均匀厚度。在一些实施例中，栅极隔离层918例如由于晶体定向而在沟道宽度平面936中具有非均匀厚度。在一些实施例中，在栅极隔离层918与非平面结构912的底部部分930及/或顶部部分934介接的情况中栅极隔离层918具有更大厚度，且在栅极隔离层918与侧壁部分932介接的情况中栅极隔离层918具有相对较小厚度(例如厚度小约.0005um到约0.002um)。在一些实施例中，栅极隔离层918沿着非平面结构912的两个底部部分930具有第一厚度、沿着顶部部分934具有第二厚度、且沿着两个侧壁部分932具有第三厚度；所述第一厚度及所述第二厚度大于所述第三厚度(例如，厚约.0005um到约0.002um)。在一些实施例中，第一厚度及第二厚度各自在约0.001um与约0.01um之间。为了防止诱发氧化物电荷或陷阱，在一些实施例中，栅极隔离层918不具有任何弯曲及/或波状外形的表面(例如，在沟道宽度平面936中不具有波状外形轮廓)。栅极隔离层经形成于半导体衬底的非平面结构912的第一侧表面上，且沿着非平面结构912的第一侧表面延伸于第一隔离沉积物914与第二隔离沉积物916之间。
栅极920包含两个指部(例如垂直栅极电极或指部938)，其中每一者经安置于(即，延伸到)相应内沟槽结构924及926中。因此，栅极920的指部分离非平面结构912与隔离沉积物914及隔离沉积物916。每一指部938的一个侧与隔离沉积物914或916介接，且另一侧与栅极隔离层918介接。在一些实施例中，栅极920至少部分经安置于两个隔离沉积物914及916上。换句话说，栅极920包含安置于第一隔离沉积物914与第二隔离沉积物916之间的垂直栅极电极。每一垂直栅极电极经安置以从平面栅极部分延伸到半导体衬底中且邻近第一隔离沉积物914及第二隔离沉积物916中的一者。
前述结构创建具有电子(导电)沟道的非平面源极跟随器，所述沟道具有如在沟道宽度平面936中测量的相对大有效沟道宽度(例如至少约0.2um)。在说明的实施例中，有效沟道宽度大于或等于非平面结构912的每一侧壁部分的侧壁高度H之和。因为图9的电子沟道包含非平面结构912的顶部部分934及两个底部部分930，所以有效沟道宽度是约两倍的底部宽度B加上两倍的侧壁高度H加上顶部宽度T(即，2B+2H+T)。在说明的实施例中，有效沟道宽度超过平面栅极宽度940。在一些实施例中，电子沟道不包含至少一个底部部分930及/或顶部部分934(例如，归因于非平面结构912的掺杂部分)。由于前述特征，在一些实施例，有效沟道宽度比平面栅极宽度大至少约30％，例如，大出约30％、大出约60％、大出约70％、或大出约100％百分比。
图10示意性地展示类似于像素900的像素1000的另一实例的代表性布局的横截面。像素1000包含源极跟随器1010，其类似于源极跟随器910，除了下文如何描述外。像素1000的布局可与本文中描述的任何源极跟随器、行选择晶体管、或复位晶体管一起使用。
与源极跟随器910相比，源极跟随器1010具有更大有效沟道宽度(其它都相等)，这归因于其相对更深内沟槽结构。源极跟随器1010包含沟槽结构1022、1024、1026、及1028。如同图9，沟槽结构1022及1028是“外”沟槽结构，且沟槽结构1024及1026是“内”沟槽结构。每一内沟槽结构1024及1026具有比其相应外沟槽结构1022及1028(且相对于隔离沉积物1014及1016)相对更深的深度。即，内沟槽结构1024比外沟槽结构1022及隔离沉积物1014更深；类似地，内沟槽结构1026比外沟槽结构1028及隔离沉积物1016更深。在一些实施例中，每一内沟槽结构1024及1026比其相应外沟槽结构1022及1028深约0.01um到约0.10um，例如深约0.05um。因此，栅极1020包含多个指部(例如指部1038)，其中每一者延伸到相应内沟槽结构1024及1026中到低于相应外沟槽结构1022及1028的深度。
在一些实施例中，像素1000包含经定位于源极跟随器1010下方以便防止电子从源极跟随器1010泄漏到光电二极管1004的隔离植入物(例如下文关于图11描述)。在一些实施例中，隔离植入物在半导体衬底1002中经定位于内沟槽结构1024及/或1026下方。
由于此结构，非平面结构1012具有形成电子沟道的部分的相对高侧壁部分1032。出于此原因，源极跟随器1010具有如在沟道宽度平面1036中测量的且相对于栅极1020的平面宽度的相对大的有效沟道宽度，同时维持良好性能且不会增加像素1000的物理宽度。
图11示意性地展示除了下文描述之处外类似于像素1000的像素1100的又另一实例的代表性布局的横截面。像素1100包含半导体衬底1102、光电二极管1104、将电荷从光电二极管1104转移到浮动扩散1108的转移栅极1106、及源极跟随器1110。源极跟随器1110除了明确描述之处外基本上类似于源极跟随器1010。
像素1100与像素1000的不同之处在于：转移栅极1106包含垂直转移栅极1138，即，从转移栅极1106的平面部分垂直延伸到半导体衬底1102中的转移栅极1106的一部分，以将从深掩埋光电二极管1104光生的电子转移到对应浮动扩散1108中。在一些实施例中，垂直转移栅极1138从半导体衬底1102的前侧到半导体衬底1102中具有约0.03um到约0.05um的深度。
像素1100与像素1000不同之处进一步在于：隔离植入物(区域)1140经定位于源极跟随器1110下方以便防止电子从源极跟随器1110泄漏到光电二极管1104。在一些实施例中，隔离植入物1140在半导体衬底1102中经定位于内沟槽结构1124及1126下方。在一些实施例中(例如，在光电二极管1104是N型的情况中)，隔离植入物1140是P型(例如硼)植入物。在一些实施例中(例如，在光电二极管1104是P型的情况中)，隔离植入物1140是N型植入物。在一些实施例中，像素1100包含隔离植入物1140，但不包含垂直转移栅极1138。
再次，源极跟随器1110由于每一侧壁部分的大侧壁高度H而具有在沟道宽度平面1136中测量的相对大有效沟道宽度。
图12展示制造用于图像传感器的例如图9、图10、及图11中展示的源极跟随器的源极跟随器的代表性方法1200。用于下文的方法步骤中的具有与先前在本发明中引入的术语相似的命名的术语具有相似意义，除了明确指出之处外。
步骤1202包含提供包含安置于非平面结构的相对侧上的多个沟槽结构的半导体衬底(例如上文描述)。参考上文图9到11，这些沟槽结构类似于“外”沟槽结构。在一些实施例中，步骤1202包含提供半导体衬底(例如硅裸片)、及在其中形成多个沟槽结构(例如通过蚀刻半导体衬底，如同图8的步骤802及步骤804)。在一些实施例中，沟槽结构是平行的且在半导体衬底的纵向方向上具有最长尺寸。在步骤1202，每一沟槽结构具有约0.05um到约0.20um的深度，例如约0.10um到约0.20um的深度，例如约0.15um的深度。
步骤1204包含在形成在步骤1202中的半导体衬底的每一“外”沟槽结构中形成隔离沉积物。每一隔离沉积物可基本上由电介质材料形成，此由在沟槽结构中沉积氧化物材料形成，如上文描述。因此，在步骤1204后，半导体衬底的非平面结构将被隔离沉积物限定于相对侧上。在一些实施例中，每一隔离沉积物是浅沟槽隔离沉积物。通常，每一隔离沉积物填充其对应沟槽结构，使得隔离沉积物延伸到半导体衬底的非平面结构的顶部部分。在一些实施例中，隔离沉积物经形成为浅沟槽隔离(STI)沉积物、或深沟槽隔离(DTI)沉积物。
步骤1206包含通过从半导体衬底的非平面结构移除材料在半导体衬底中形成额外沟槽结构，以形成“内”沟槽结构，如上文关于图9到11描述。即，步骤1206包含从非平面结构移除材料使得其在沟道宽度平面中变得更窄。在一些实施例中，步骤1206包含将掩模施加到半导体衬底、从非平面结构移除材料以形成半导体衬底的每一沟槽结构的内部分，借此暴露半导体衬底中的两个底部部分及两个侧壁部分、及移除掩模。掩模覆盖非平面结构的顶部部分，且包含使非平面结构的未覆盖部分留定位于顶部部分(即，将不会被移除的部分)的相对侧上的多个开口。多个开口(及其个别方面，例如长度)可通过光刻或类似工艺确定。掩模的开口界定沟槽结构的两个内部分中的每一者沿着源极跟随器的沟道长度方向的长度及沟槽结构的两个内部分中的每一者沿着源极跟随器的沟道宽度方向的宽度。在一些实施例中，沟槽结构的两个内部分中的每一者沿着源极跟随器的沟道长度方向的长度被界定为小于外部分中的每一者的长度。在一些实施例中，(例如，在图10中所展示的源极跟随器形成期间)，步骤1206包含从非平面结移除材料一直到比在步骤1204中形成的隔离沉积物更深的深度。在此类实施例中，每一沟槽结构的内部分延伸到定位于那个沟槽结构的外部分中的隔离沉积物下方。在一些实施例中，步骤1206包含利用蚀刻工艺从非平面结构移除材料(例如，在非平面结构处所述材料未被掩模覆盖)。在一些实施例中，步骤1206包含利用选择性蚀刻工艺来从非平面结构(而非隔离沉积物)移除材料。
步骤1208包含在步骤1206之后，在靠近半导体衬底的非平面结构的沟槽结构的侧壁上形成栅极隔离层。栅极隔离层可由电介质材料形成，如上文描述。在一些实施例中，栅极隔离层通过热工艺形成；在此类实施例中，栅极隔离层可仅形成于半导体衬底的顶部部分上(例如，仅形成于前侧表面上)。在一些实施例中，栅极隔离层通过沉积工艺形成。栅极隔离层应连续覆盖或环绕半导体衬底的非平面结构及任何经暴露底部部分以避免短路。在一些实施例中，步骤1208包含形成栅极隔离层直到沿着半导体衬底的多个底部部分的第一厚度、到沿着非平面结构的顶部部分的第二厚度、且到沿着非平面结构的多个侧壁部分的第三厚度，其中所述第一厚度及所述第二厚度比所述第三厚度厚(例如，厚约.0005um到约0.002um)。在一些实施例中，第一厚度及第二厚度各自在约0.001um与约0.01um之间。在一些实施例中，步骤1208包含形成栅极隔离层使得其不具有任何弯曲及/或波状外形的表面(例如，在x-y平面中不具有波状外形轮廓)，以便防止诱发氧化物电荷或陷阱。
步骤1210包含在栅极隔离层上形成栅极。在一些实施例中，多晶硅及/或金属栅极材料经沉积而填充沟槽的内部分且经沉积于栅极隔离层上以形成源极跟随器的栅极。栅极材料经形成，使得其填充形成于在步骤1206期间形成的半导体衬底中的沟槽结构的内部分，使得栅极材料分离非平面结构与其相对侧上的隔离沉积物。在一些实施例中，栅极材料除了覆盖非平面结构的多个侧壁部分及顶部部分之外，还覆盖半导体衬底的多个底部部分。在一些实施例中，步骤1210包含移除栅极材料(例如，经由蚀刻或光刻)以形成最终栅极结构。
在一些实施例中，前述方法包含以下额外步骤：将掺杂剂植入到半导体衬底中(例如，在非平面结构在纵向方向上相对的端处)，以便形成源极跟随器的源极及漏极。此步骤可在步骤1210之后执行。
在一些实施例中，前述方法包含额植入以下步骤：在半导体衬底内的源极跟随器下方植入隔离植入物植入以便防止电子从源极跟随器泄漏。在一些实施例中，植入步骤包含在形成在步骤1206中的每一沟槽结构的内部分下方中植入隔离植入物。在一些实施例中，隔离植入物是P型(例如硼)植入物。在一些实施例中，隔离植入物是N型植入物。
在另一方面中，本发明提供一种制造图像传感器的方法，且还提供通过此类方法制造的图像传感器。所述方法包含利用上文描述的方法中的任一者制造源极跟随器、及在半导体衬底中形成光电二极管区域(例如，在步骤1204与步骤1206之间)。在一些实施例中，所述方法包含在图像传感器中形成垂直转移栅极，即，形成从转移栅极的平面部分垂直延伸到半导体衬底中到0.03um到约0.05um的深度以将电子从光电二极管区域转移到浮动扩散的转移栅极的一部分。
本发明所说明的实例的上文描述，包含说明书摘要中所描述的内容，不希望为详尽的或将本发明限制为所揭示的精确形式。虽然本文出于说明性目的描述了本发明的具体实例，但相关领域的技术人员应认识到，各种等效修改可能在本发明的范围内。
鉴于上文详细的描述，可对本发明的实例做出这些修改。所附权利要求书中所使用的术语不应被解释为将本发明限制于说明书中揭示的具体实例。而是，本发明的范围将完全由所附权利要求确定，所述权利要求应根据所建立的权利要求解释的公认原则来解释。

Claims (24)

1.一种图像传感器，其包括：
光电二极管，其安置于半导体衬底中；及
晶体管，其可操作地耦合到所述光电二极管，所述晶体管包括：
三个衬底沟槽结构，其形成于所述半导体衬底中，所述三个衬底沟槽结构界定所述半导体衬底中在纵向方向上延伸于所述半导体衬底中的所述晶体管的源极与漏极之间的两个非平面结构，所述两个非平面结构中的每一者包括多个侧壁部分；
隔离层，其安置于所述半导体衬底上及所述衬底沟槽结构中接近所述两个非平面结构，所述隔离层包括形成于其中的三个隔离层沟槽结构，形成于所述隔离层中的所述三个隔离层沟槽结构中的每一者经安置于形成于所述半导体衬底中的所述三个衬底沟槽结构中的相应者中；及
栅极，其安置于所述隔离层上，所述栅极包括三个指部，所述三个指部中的每一者经安置于所述三个隔离层沟槽结构中的相应者中，
其中所述晶体管的电子沟道在垂直于所述纵向方向的沟道宽度平面中沿着所述两个非平面结构的所述多个侧壁部分延伸于所述晶体管的所述源极与所述漏极之间。
2.根据权利要求1所述的图像传感器，其中所述两个非平面结构中的每一者包括顶部部分，且所述晶体管的所述电子沟道沿着所述两个非平面结构中的每一者的所述顶部部分延伸于所述沟道宽度平面中。
3.根据权利要求2所述的图像传感器，其中所述多个侧壁部分中的每一者具有侧壁高度H，每一顶部部分具有顶部宽度T，且所述晶体管的所述电子沟道具有在所述沟道宽度平面中测量的至少4H+2T的有效沟道宽度。
4.根据权利要求3所述的图像传感器，其中所述有效沟道宽度超过所述栅极的平面栅极宽度。
5.根据权利要求1所述的图像传感器，其中所述三个隔离层沟槽结构包括中心隔离层沟槽结构及定位于所述中心隔离层沟槽结构的相对侧上的两个外隔离层沟槽结构，所述两个外隔离层沟槽结构中的每一者由所述隔离层的外部分及所述隔离层的内部分限定，每一外部分具有超过所述内部分的隔离层厚度的隔离层厚度，其中至少一个外隔离层沟槽结构隔离所述晶体管与所述光电二极管的至少一部分。
6.根据权利要求5所述的图像传感器，其中所述隔离层包括多个隔离沉积物，且所述两个外隔离层沟槽结构中的每一者经形成于所述隔离沉积物中的相应者中。
7.根据权利要求5所述的图像传感器，其中限定所述两个外隔离层沟槽结构中的每一者的所述隔离层的所述外部分具有波状外形轮廓，且限定所述两个外隔离层沟槽结构中的每一者的所述隔离层的所述内部分具有平面轮廓。
8.根据权利要求7所述的图像传感器，其中所述两个外隔离层沟槽结构中的每一者的所述外部分形成在所述两个非平面结构上方延伸的肩部。
9.根据权利要求7所述的图像传感器，其中所述两个外隔离层沟槽结构中的每一者的所述内部分具有第一深度，且所述两个外隔离层沟槽结构中的每一者的所述外部分具有第二深度，所述第一深度在所述第二深度的1/3与2/3之间。
10.根据权利要求1所述的图像传感器，其中所述三个隔离层沟槽结构中的每一者具有在0.10um与0.20um之间的深度。
11.根据权利要求10所述的图像传感器，其中所述三个隔离层沟槽结构中的每一者的所述深度是0.15um。
12.根据权利要求1所述的图像传感器，其中所述光电二极管进一步包括：
第一植入物区域，其在所述半导体衬底中定位成接近转移栅极；
第二植入物区域，其在所述半导体衬底中定位成至少部分在所述第一植入物区域下方且接近所述第一植入物区域；及
第三植入物区域，其定位于所述半导体衬底中至少部分在所述第二植入物区域下方且至少部分在所述第一植入物区域下方。
13.根据权利要求1所述的图像传感器，其中所述三个衬底沟槽结构中的至少一者具有比所述三个衬底沟槽结构中的至少另一者的第二深度更深的第一深度。
14.根据权利要求13所述的图像传感器，其中所述第一深度是约0.35um。
15.根据权利要求14所述的图像传感器，其中所述光电二极管包括：
第一植入物区域，其在所述半导体衬底中定位成接近转移栅极；
第二植入物区域，其在所述半导体衬底中定位成至少部分在所述第一植入物区域下方且接近所述第一植入物区域且处于所述第一深度；及
第三植入物区域，其在所述半导体衬底中定位成至少部分在所述第二植入物区域下方且至少部分在所述第一植入物区域下方；其中响应于入射光而光生的电荷经积累于至少所述第一植入物区域、所述第二植入物区域及所述第三植入物区域中。
16.根据权利要求1所述的图像传感器，其中所述隔离层不具有任何弯曲或波状外形的表面。
17.根据权利要求1所述的图像传感器，其中所述晶体管是源极跟随器晶体管、行选择晶体管、或复位晶体管中的一者。
18.根据权利要求3所述的图像传感器，其中所述晶体管的所述电子沟道包括安置于所述栅极的所述三个指部中的一者下方的所述半导体衬底的底部部分，其中所述底部部分具有底部宽度B，使得测量的所述有效沟道宽度是至少4H+2T+B。
19.一种制造用于图像传感器的晶体管的方法，其包括：
提供半导体衬底；
在所述半导体衬底中形成两个外衬底沟槽结构及中心衬底沟槽结构；
在所述两个外衬底沟槽结构及所述中心衬底沟槽结构上形成隔离层，所述隔离层包括多个隔离沉积物，每一隔离沉积物经形成于在所述半导体衬底中形成的所述两个外衬底沟槽结构中的一者中；
在所述隔离层中形成两个外隔离层沟槽结构及中心隔离层沟槽结构，使得所述两个外隔离层沟槽结构中的每一者经安置于所述两个外衬底沟槽结构中的相应者中，且所述中心隔离层沟槽结构经安置于所述中心衬底沟槽结构中；及
在所述两个外隔离层沟槽结构及所述中心隔离层沟槽结构上形成所述晶体管的栅极。
20.根据权利要求19所述的方法，
其中形成所述两个外衬底沟槽结构及所述中心衬底沟槽结构包括：
将第一掩模施加到所述半导体衬底，所述第一掩模界定将形成于所述半导体衬底中的所述两个外衬底沟槽结构及所述中心衬底沟槽结构的长度及宽度；
基于所述第一掩模从所述半导体衬底移除材料以形成所述两个外衬底沟槽结构及所述中心衬底沟槽结构；及
从所述半导体衬底移除所述第一掩模；且
其中形成所述两个外隔离层沟槽结构及所述中心隔离层沟槽结构包括：
将第二掩模施加到所述隔离层，所述第二掩模覆盖所述隔离沉积物中的每一者的外部分；
基于所述第二掩模从所述隔离层移除材料，从而暴露所述半导体衬底的一部分；
从所述隔离层移除所述第二掩模；及
在所述半导体衬底上形成栅极隔离层；且
其中形成所述栅极包括在所述栅极隔离层上形成所述栅极。
21.根据权利要求20所述的方法，其中形成所述两个外隔离层沟槽结构包括使用湿蚀刻工艺，使得所述两个外隔离层沟槽结构具有波状外形轮廓。
22.根据权利要求20所述的方法，其中从所述隔离层移除材料包括从所述隔离沉积物移除材料一直到在所述隔离沉积物的深度的1/3与2/3之间的深度。
23.根据权利要求20所述的方法，其中形成所述中心衬底沟槽结构在与转移晶体管的垂直转移栅极的形成相同的工艺步骤中执行，其中所述中心衬底沟槽结构及所述垂直转移栅极具有比所述两个外衬底沟槽结构更深的深度。
24.一种利用根据权利要求19所述的方法形成图像传感器的方法，其包括：在所述半导体衬底中形成光电二极管，其中所述光电二极管的至少一部分经形成于所述晶体管的所述栅极下方。
CN202110312013.2A 2020-03-25 2021-03-24 具有增加的有效沟道宽度的晶体管 Pending CN113451341A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,078 2020-03-25
US16/830,078 US11626433B2 (en) 2020-03-25 2020-03-25 Transistors having increased effective channel width

Publications (1)

Publication Number Publication Date
CN113451341A true CN113451341A (zh) 2021-09-28

Family

ID=77809248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110312013.2A Pending CN113451341A (zh) 2020-03-25 2021-03-24 具有增加的有效沟道宽度的晶体管

Country Status (3)

Country Link
US (1) US11626433B2 (zh)
CN (1) CN113451341A (zh)
TW (1) TWI830988B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927537A (zh) * 2022-06-08 2022-08-19 豪威集成电路(成都)有限公司 图像传感器及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748346B (zh) * 2020-02-15 2021-12-01 華邦電子股份有限公司 多閘極之半導體結構及其製造方法
US11616088B2 (en) * 2020-03-25 2023-03-28 Omnivision Technologies, Inc. Transistors having increased effective channel width
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
US11810931B2 (en) * 2021-04-01 2023-11-07 Omnivision Technologies, Inc. Pixel-array substrate
TWI831452B (zh) * 2022-11-01 2024-02-01 大陸商北京集創北方科技股份有限公司 吸收波長可調之感光元件、圖像採集裝置以及資訊處理裝置
CN116435324B (zh) * 2023-06-09 2023-09-26 湖北江城芯片中试服务有限公司 半导体结构及其制备方法、半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942775A (en) * 1997-04-30 1999-08-24 Lucent Technologies Inc. Photosensing device with improved spectral response and low thermal leakage
US7564105B2 (en) 2004-04-24 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-plannar and FinFET-like transistors on bulk silicon
KR100630704B1 (ko) 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
KR100712524B1 (ko) 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법
KR20080062052A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
TW201334169A (zh) 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US9048162B2 (en) * 2012-05-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensors and methods for forming the same
US10170517B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
US10566361B2 (en) * 2016-12-14 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wide channel gate structure and method of forming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927537A (zh) * 2022-06-08 2022-08-19 豪威集成电路(成都)有限公司 图像传感器及其制造方法

Also Published As

Publication number Publication date
TW202203445A (zh) 2022-01-16
US11626433B2 (en) 2023-04-11
US20210305298A1 (en) 2021-09-30
TWI830988B (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI830988B (zh) 影像感測器及其形成方法及製造用於影像感測器之電晶體之方法
EP2282345B1 (en) Imaging sensor with transfer gate having multiple channel sub-regions
TWI836198B (zh) 影像感測器及用於形成其之方法
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
US20100109060A1 (en) Image sensor with backside photodiode implant
US7361527B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US8541825B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US7888215B2 (en) CMOS image sensor with high full-well-capacity
US20060138486A1 (en) CMOS image sensor and method for fabricating the same
US9171876B2 (en) Self-aligned implants to reduce cross-talk of imaging sensors
KR100809322B1 (ko) 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
EP1681721B1 (en) Image sensor pixel having a lateral doping profile formed with indium doping
JPH02267966A (ja) 固体撮像装置のオーバフロードレイン構造およびその製造方法
CN113921548A (zh) 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
WO2010068236A1 (en) Shallow trench isolation regions in image sensors
CN113053931A (zh) 具有增大的有效通道宽度的晶体管
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR0136924B1 (ko) 씨씨디(ccd) 영상소자의 제조방법
CN115377218B (zh) 金字塔形晶体管
JP2003318383A (ja) 固体撮像素子およびその製造方法
US20230307474A1 (en) Dual depth junction structures and process methods
EP2466642B1 (en) Solid-state image sensor, method of manufacturing the same and camera
JPH0685233A (ja) 固体撮像装置の製造方法
JP2004342784A (ja) 固体撮像素子および固体撮像素子の製造方法
KR100841208B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination