CN113448012B - 用于光纤槽的拐角结构 - Google Patents

用于光纤槽的拐角结构 Download PDF

Info

Publication number
CN113448012B
CN113448012B CN202110220377.8A CN202110220377A CN113448012B CN 113448012 B CN113448012 B CN 113448012B CN 202110220377 A CN202110220377 A CN 202110220377A CN 113448012 B CN113448012 B CN 113448012B
Authority
CN
China
Prior art keywords
metal structures
interconnect structure
corner
groove
photonic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110220377.8A
Other languages
English (en)
Other versions
CN113448012A (zh
Inventor
尼古拉斯·A·波洛莫夫
J·K·丘
M·A·拉比
A·D·斯特里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN113448012A publication Critical patent/CN113448012A/zh
Application granted granted Critical
Publication of CN113448012B publication Critical patent/CN113448012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

本发明涉及用于光纤槽的拐角结构，揭示一种用于光纤槽的结构以及形成用于光纤槽的结构的方法。光子芯片包括基板和位于基板上方的互连结构。光子芯片具有第一外角、第二外角和从该第一外角延伸至该第二外角的侧边。基板包括沿着该第一外角和该第二外角之间的该侧边定位的凹槽。该凹槽设置成在凹槽拐角处与该侧边相交，该互连结构包括相邻于该第一凹槽拐角的金属结构。该金属结构相对于该光子芯片的该侧边在该互连结构中以对角方式延伸。

Description

用于光纤槽的拐角结构
技术领域
本发明涉及光子芯片(photonics chip)，更具体而言，涉及光纤槽
(optical fiber groove)的结构和形成用于光纤槽的结构的方法。
背景技术
光子芯片被用于许多应用和***，例如数据通信***和数据计算***。光子芯片将光学组件(如波导芯(waveguide core)、偏振片(polarizer)和光耦合器(opticalcoupler))和电子组件(如场效应晶体管)集成到一个统一的平台中。除其他因素外，通过将这两种类型的组件集成到统一平台中，可以降低布局面积、成本和操作开销。
边缘耦合器(edge coupler)通常用于光子芯片中，用于在光子芯片上的光纤和波导之间耦合光信号。一般而言，边缘耦合器设置在与定义于光子芯片中的凹槽相邻的位置，并且光纤被放置在该凹槽中。来自更大纤芯的光信号可以通过边缘耦合器传输到光子芯片上相当小的波导中。需要采取将凹槽内的光纤的尖端纳入并附接到光子芯片上的措施。
凹槽的构造和几何形状可能会在靠近槽角的光子芯片中引入高应力和应变区域。在使用过程中，相对于与其附接的封装组件，光子芯片可能会遭受到因为加热和热膨胀差异而产生的附加应力，以及如果光子芯片附接到移动物体上，则也可能遭受到机械振动产生的应力。由于这些应力和相关应变，裂纹可以从槽角向内扩展，最终到达并损坏光子芯片的有源部分中的光学组件和电子组件。
需要改进的用于光纤槽的结构和形成用于光纤槽的结构的方法。
发明内容
在本发明的一实施例中，一种结构包括具有基板和位于该基板上方的互连结构的光子芯片。该光子芯片具有第一外角、第二外角和从该第一外角延伸至该第二外角的侧边。该基板包括沿该第一外角和该第二外角之间的该侧边定位的凹槽。该凹槽设置成在凹槽拐角处与该侧边相交，且该互连结构包括相邻于该第一凹槽拐角的多个金属结构。该多个金属结构相对于该侧边在该互连结构中以对角方式延伸。
在本发明的一实施例中，提供一种形成用于光子芯片的结构的方法。该方法包括在基板中形成凹槽，该凹槽沿着第一外角和第二外角之间的该光子芯片的侧边定位，并在凹槽拐角处与该侧边相交，以及在该基板上方形成互连结构，该互连结构包括相邻于该凹槽拐角并相对于该侧边在该互连结构中以对角方式延伸的多个金属结构。
附图说明
并入本说明书并构成本说明书一部分的附图说明了本发明的各种实施例，并且与上面给出的本发明的一般描述和下面给出的实施例的详细描述一起，用于解释本发明的实施例。在附图中，相同的附图标记是指各种视图中的相似特征。
图1为根剧本发明实施例的包括用于光纤槽的结构的光子芯片的俯视图。
图2是图1的局部放大图。
图3是沿图2中的3-3线所示的横截面图。
图4是根据本发明的替换实施例所示的包括用于光纤槽的结构的光子芯片的俯视图。
图5是根据本发明的替换实施例所示的包括用于光纤槽的结构的光子芯片的俯视图。
图6是根据本发明的替换实施例所示的包括用于光纤槽的结构的光子芯片的俯视图。
具体实施方式
参考图1至图3，根据本发明的实施例，光子芯片10包括基板13和通过中段工艺(middle-of-line)和后段工艺(back-end-of-line)形成在基板13上方的互连结构12。包括多个金属化层11的互连结构12可以与集成在光子芯片10中的电子组件52和光学组件54耦合。光子芯片10的电子组件52可以包括通过前端工艺(front-end-of-line)制造的场效应晶体管。互连结构12的金属化层11包括由诸如二氧化硅之类的介电材料构成的层间介电层50。
光子芯片10包括***侧边16和外角22、23、24、25，外角22、23、24、25它们通常定义在侧边16的交点处。互连结构12包括在与光子芯片10的周长处的侧边16平行并相邻的平面内的方向上延伸的止裂轨14、15。互连结构12还包括从止裂轨14、15向内设置的护环18。护环18也在平行于并且邻近于光子芯片10的周长处的侧边16的平面内的方向上延伸。止裂轨14,15和护环18可由金属(例如铜和/或铝)组成，且附加的衬垫层和阻挡层(例如氮化钽和/或钽、或氮化钛和/或钛)也作为包覆层(cladding)存在，并且形成于互连结构12的金属化层11的层间介电层50中。
光子芯片10的有源部分20从止裂轨14,15和护环18向内设置。有源部分20包括光子芯片10的电子组件52和光学组件54以及互连结构12中耦合到电子组件52和光学组件54的部分。止裂轨14、15和护环18定位于光子芯片10的有源部分20和光子芯片10的侧边16之间的横向方向上。另外，护环18定位于光子芯片10的有源部分20和止裂轨14,15之间的横向方向上。
止裂轨14,15和护环18在每个外角22、23、24、25处经历方向变化，且在一实施例中，方向变化可在各个情况下由垂直相交产生的直角(即90°夹角)提供。
凹槽26、27、28形成在光子芯片10中。各凹槽26、27、28的下部通过光刻和蚀刻工艺形成在基板13中。各凹槽26、27、28的上部延伸穿过在基板13中蚀刻的相应下部之上的互连结构12。光纤的尖端可至少部分地***凹槽26,27,28的下部并由凹槽26,27,28的下部支撑。各凹槽26、27、28中的光纤的尖端(未示出)可与光子芯片10上的边缘耦合器31对准。边缘耦合器31将光纤与光子芯片10上的波导连接。在光纤的尖端***后，聚合物盖(未示出)可铺设在凹槽26、27、28的上方。
各凹槽26、27、28的下部被塑形以提供牢固的定位和支撑。在代表性实施例中，基板13中的各凹槽26、27、28的下部可以具有V形形状，该V形形状具有与光纤的***尖端接触的锥形侧壁。各凹槽26、27、28的下部可以具有不同的几何形状的形状，例如U形，通过在其形成期间的特定蚀刻工艺的选择来设计而成。
凹槽26、27、28沿着光子芯片10的侧边16成组或成群地定位在外角22和外角23之间。成群的凹槽26、27、28沿着侧边16与外角22隔开，并沿着侧边16与外角23隔开。因此，凹槽26、27、28与光子芯片10的任一外角22、23不重合或重叠。互连结构12的完整部分(intactportion)和基板13的未蚀刻部分可以位于凹槽26、27、28的群和外角22之间。互连结构12的另一个完整部分和基板13的另一个未蚀刻部分可位于凹槽26、27、28的群和外角23之间。互连结构12中的止裂轨14、15可以沿着侧边16在凹槽26和凹槽28之间的空间上方不连续。
凹槽26、27、28在凹槽侧壁与侧边16相交的每个位置定义一个拐角32。护环18包括平行于拐角32之间的侧边16并与之相邻的分段34，以及位于拐角32和外角22、23之间的分段34。护环18还包括绕着各凹槽26、27、28的周边延伸的分段36、37。护环18的分段36横向于侧边16延伸，并位于凹槽26、27、28的相对侧边处。护环18的分段37平行于侧边16延伸，并位于凹槽26、27、28的内端。分段34与分段36相交以在每个拐角32处提供方向变化，并且在一个实施例中，由于垂直分段相交，所以每个实例中的方向变化均是直角。分段36将每个分段37与分段34连接，使得护环18沿着外角22和外角23之间的侧边16连续且不断裂。
凹槽26、27、28还包括从侧边16处的拐角32向内隔开并从侧边16进入光子芯片10内部的拐角44。与各凹槽26,27,28相关联的分段36和分段37相交以在每个拐角44处提供方向改变。在一个实施例中，每个拐角44处的方向变化可以是270°的夹角。拐角44表示具有270°的夹角的内侧拐角，相较之下，外侧拐角32为90°的直角。
沿着外角22、23之间的侧边16设置的凹槽组中的凹槽26,27,28的数量可能与代表数量不同。在一替换实施例中，凹槽26,27,28可合并成单一凹槽。在一实施例中，可在沿另一侧边16的光子芯片10中提供与凹槽26,27,28的组类似的一组附加的凹槽。例如，可以沿着外角24和外角25之间的侧壁16提供一组附加的凹槽。
加固结构38设置在各拐角32的附近。各加固结构38相对于侧边16在与护环18的其中一个分段34的交叉点和与护环18的其中一个分段36的交叉点之间以对角方式延伸。各加固结构38相对于相交的分段34、36以及相较于外角22、23之间的侧边16以一定角度定向。在一实施例中，各加固结构38可以锐角(例如，45°)与分段34中的一个相交(并且相对于侧边16成角度)，也可以锐角(例如，45°)与分段36中的一个相交(并且相对于侧边16成角度)。
护环18(包括分段34、36)包括作为金属结构的平板40和通孔42，金属结构定位于互连结构12的不同金属化层11的层间介电层50中。每对相邻的平板40通过通孔42连接，通孔42在上覆板40和下覆板40之间的垂直方向上延伸。平板40和通孔42周围的空间可由来自互连结构12的层间介电层50的介电材料填充。护环18的平板40和通孔42共同定义互连结构12内的互连结构的堆叠，并且提供围绕光子芯片10的侧边16***延伸的堆叠导电元件
在一代表性实施例中，通孔42可以是具有光滑侧壁的线性形状的细长条形通孔，并且彼此平行或基本平行地延伸。在替代实施例中，通孔42可形成为具有非线性形状(例如，具有在交替方向上具有急转弯的侧壁的角度形状，例如锯齿图案(zigzag pattern)或更复杂的形状(例如，鱼网形状)，以增加金属密度。平板40和通孔42在拐角32、44处的方向变化与分段34、36、37相同。
各加固结构38包括作为金属结构的平板41和通孔43，金属结构定位于互连结构12的各金属化层中。平板41和通孔43的结构与护环18的平板40和通孔42的结构基本相似，但角度方向除外。各加固结构38的平板41相交，并直接连接到各金属化层中的分段34、36的平板40。各加固结构38的通孔43相交，并直接连接到各金属化层中的分段34的最邻近通孔42和分段36的最邻近通孔42。在一实施例中，交点的角度(和相对于侧边16的倾斜角)是锐角(例如45°)。各加固结构38的平板41和通孔43相对于护环18的一个分段34的平板40和通孔42与护环18的一个分段36的平板40和通孔42之间的侧边16以对角方式延伸。
加固结构38在各拐角32的附近提供加固的机械支撑和应力释放。加固结构38的功能是减轻可能出现在拐角32附近的高应力和应变区域，从而降低分层(delamination)、裂纹或其他在光子芯片10封装后发生的芯片故障模式或机制的风险和发生，这些故障模式或机制是。加固结构38还可以提供屏障以防止湿气进入光子芯片10的有源部分20，并且可以为电子组件52和光学组件54定义禁区。
参考图4，根据本发明的替代实施例，凹槽26、27、28可沿着外角22、23之间的侧边16延伸穿过止裂轨14、15，使得止裂轨14、15的区段沿凹槽26和27之间的侧边16以及凹槽27和28之间的侧边16设置。
参考图5，根据本发明的替代实施例，多个支架段(bracket segment)48可设置在凹槽26、27、28的拐角44处的各个群46中。支架段48在构造上类似于加固结构38，在这方面，各支架段48包括堆叠在互连结构12内的平板41和通孔43。各群46中的支架段48围绕着其中一个拐角44，并且每个支架段48在特定的拐角44处相对于分段36或分段37形成角度。例如，支架段48可以彼此成锐角(例如45°)，支架段48中的一个可以与延伸到每个拐角44的分段36相交，并且可以相对于分段36以锐角(例如45°)倾斜，并且支架段48中的一个可以与延伸到每个拐角44的分段37相交，并且可以与分段37形成锐角(例如45°)。在每个拐角44处，短延长段可以从分段36延伸到支架段48的顶点，另一个短延长段可以从分段37延伸到支架段48的另一个顶点。
在一替换实施例中，支架段48可与加固结构38结合使用。
参考图6，根据本发明的替代实施例，在与由凹槽26、28定义的拐角32邻接的止裂轨14中可以包括加固结构38a，而不是护环18中的加固结构38。止裂轨14可包括分段34a、36a、37a，类似于护环18的分段34、36、37。止裂轨14的加固结构38a和分段34a、36a、37a包括平板(未示出)和通孔(未示出)，类似于加固结构38的平板40和通孔42以及护环18的分段34、36、37。护环18以及定位于止裂轨14和护环18之间的任何其他止裂轨可能具有与加固结构38a相邻的倒角。
在一替换实施例中，与护环18相关联的支架段48可与加固结构38a结合使用。
上述方法用于制造集成电路芯片。由此产生的集成电路芯片可由制造商以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、裸芯片形式或封装形式分布。该芯片可以与其他芯片、分立电路元件和/或其他信号处理设备集成，作为中间产品或最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，例如具有中央处理器的计算机产品或智能手机。
本文中提及的经近似语言修改的术语，如“大约”、“近似”和“基本上”，不限于规定的精确值。近似语言可与用于测量数值的仪器的精度相对应，除非仪器的精度另有规定，否则可表示规定值的+/-10％。
本文中提及的“垂直”、“水平”等术语是通过举例而非限制的方式来建立参照架构的。本文所使用的术语“水平”被定义为与半导体衬底的常规平面平行的平面，而不管其实际三维空间方向如何。术语“垂直”和“正交”是指垂直于水平的方向，正如之前定义的那样。术语“横向”是指水平面内的一个方向。
与另一特征“连接”或“耦合”的特征可以直接连接或耦合到另一特征，或者可以存在一个或多个中间特征。如果不存在中间特征，则特征可以与另一特征“直接连接”或“直接耦合”。如果存在至少一个中间特征，则特征可以与另一特征“间接连接”或“间接耦合”。位于另一特征“上”或“接触”另一特征的特征可以直接位于另一特征上或直接接触另一特征，或者，可以存在一个或多个中间特征。如果没有中间的特征，一个特征可以是“直接位于另一个特征上”或“直接接触”另一个特征。如果存在至少一个中间特征，则特征可以是“间接位于另一个特征上”或“间接接触”另一特征。
本发明的各种实施例的描述是为了说明的目的而提出的，但并不打算是穷尽的，也不限于所公开的实施例。在不脱离所描述实施例的范围和精神的情况下，对于本领域的普通技术人员来说，许多修改和变化是显而易见的。本文使用的术语是为了最好地解释实施例的原理、对市场上发现的技术的实际应用或技术改进，或使本领域技术人员能够理解本文公开的实施例。

Claims (19)

1.一种用于光子芯片的结构，包括：
光子芯片，包括基板和位于该基板上方的互连结构，该光子芯片具有第一外角、第二外角和从该第一外角延伸至该第二外角的侧边，该基板包括沿着该第一外角和该第二外角之间的该侧边定位的凹槽，该凹槽设置成在第一凹槽拐角处与该侧边相交，该互连结构包括与该第一凹槽拐角相邻的多个第一金属结构，且该多个第一金属结构相对于该侧边在该互连结构中以对角方式延伸，
其中，该互连结构包括多个金属化层，该多个第一金属结构包括定位于该多个金属化层中的多个平板和多个通孔，且该多个通孔连接该多个平板。
2.根据权利要求1所述的结构，其中，该互连结构包括护环，且该多个第一金属结构设置在相邻于该护环的该第一凹槽拐角处。
3.根据权利要求2所述的结构，其中，该光子芯片包括多个光学组件和多个电子组件，该互连结构包括位于该多个光学组件和该多个电子组件的上方的一部分，且该多个第一金属结构定位于该第一凹槽拐角和该互连结构的该部分之间。
4.根据权利要求3所述的结构，其中，该多个光学组件包括相邻于该凹槽的边缘耦合器。
5.根据权利要求2所述的结构，其中，该护环包括多个第二金属结构，且该多个第一金属结构连接至该护环的该多个第二金属结构的不同部分。
6.根据权利要求5所述的结构，其中，该护环包括第一分段和第二分段，该第一分段和该第二分段在该第一凹槽拐角处相交，且该多个第一金属结构从该护环的该第一分段的该多个第二金属结构以对角方式延伸到该护环的该第二分段的该多个第二金属结构。
7.根据权利要求6所述的结构，其中，该多个第一金属结构以第一锐角与该护环的该第一分段的该多个第二金属结构相交，且该多个第一金属结构以第二锐角与该护环的该第二分段的该多个第二金属结构相交。
8.根据权利要求5所述的结构，其中，该互连结构包括多个金属化层，且该多个第一金属结构定位于该多个金属化层中，该多个第二金属结构定位于该多个金属化层中。
9.根据权利要求8所述的结构，其中，该多个第一金属结构和该多个第二金属结构各自包括定位于该多个金属化层中的多个平板和多个通孔。
10.根据权利要求2所述的结构，其中，该互连结构包括止裂轨，且该护环定位于该止裂轨和该多个第一金属结构之间。
11.根据权利要求1所述的结构，其中，该互连结构包括止裂轨，且该多个第一金属结构设置在与该止裂轨相邻的该第一凹槽拐角处。
12.根据权利要求1所述的结构，其中，该多个通孔包括多个条形通孔。
13.根据权利要求12所述的结构，其中，各该金属化层中的该多个条形通孔基本上彼此平行排列。
14.根据权利要求1所述的结构，其中，该凹槽包括在该光子芯片内部与该侧边间隔开的第二凹槽拐角，该互连结构包括相邻于该第二凹槽拐角的多个第二金属结构，且该多个第二金属结构设置在该第二凹槽拐角的附近。
15.根据权利要求14所述的结构，其中，该第二凹槽拐角具有270°的夹角，且该多个第二金属结构相对于该第二凹槽拐角在该互连结构中以对角方式延伸。
16.一种形成用于光子芯片的结构的方法，该方法包括：
在基板中形成凹槽，该凹槽沿着第一外角和第二外角之间的该光子芯片的侧边定位，并在凹槽拐角处与该侧边相交；以及
在该基板上方形成互连结构，该互连结构包括多个金属结构，该多个金属结构定位成相邻于该凹槽拐角并相对于该侧边在该互连结构中以对角方式延伸，
其中，该互连结构包括多个金属化层，该多个金属结构包括定位于该多个金属化层中的多个平板和多个通孔，且该多个通孔连接该多个平板。
17.根据权利要求16所述的方法，其中，该互连结构包括护环，且该多个金属结构设置在与该护环相邻的该凹槽拐角处。
18.根据权利要求17所述的方法，其中，该光子芯片包括多个光学组件和多个电子组件，该互连结构包括位于该多个光学组件和该多个电子组件上方的一部分，且该多个金属结构定位于该凹槽拐角和该互连结构的该部分之间。
19.根据权利要求17所述的方法，其中，该互连结构包括止裂轨，且该护环定位于该止裂轨和该多个金属结构之间。
CN202110220377.8A 2020-03-26 2021-02-26 用于光纤槽的拐角结构 Active CN113448012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,543 2020-03-26
US16/830,543 US11145606B1 (en) 2020-03-26 2020-03-26 Corner structures for an optical fiber groove

Publications (2)

Publication Number Publication Date
CN113448012A CN113448012A (zh) 2021-09-28
CN113448012B true CN113448012B (zh) 2023-04-18

Family

ID=77659023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110220377.8A Active CN113448012B (zh) 2020-03-26 2021-02-26 用于光纤槽的拐角结构

Country Status (4)

Country Link
US (2) US11145606B1 (zh)
CN (1) CN113448012B (zh)
DE (1) DE102021104603B4 (zh)
TW (1) TWI783391B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230280530A1 (en) * 2022-03-07 2023-09-07 Meta Platforms, Inc. Nanophotonic crack stop design

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887089A (en) * 1994-09-09 1999-03-23 Gemfire Corporation Low insertion loss optical switches in display architecture
CN104603657A (zh) * 2012-07-26 2015-05-06 泰科电子公司 具有衍射光学元件的光学组件
CN104944354A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 芯片结构、其制作方法及包括其的mems器件
CN110235039A (zh) * 2017-01-06 2019-09-13 洛克利光子有限公司 Asic与硅光子器件的共同封装
CN110520772A (zh) * 2017-02-23 2019-11-29 埃亚尔实验室公司 用于光纤到光子芯片连接的装置和相关联方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025054A (en) 1959-07-14 1962-03-13 A Kimball Co Tag attaching machines
JPH05333231A (ja) * 1992-05-29 1993-12-17 Furukawa Electric Co Ltd:The 光導波路と光ファイバの接続方法
JPH06201936A (ja) * 1992-12-28 1994-07-22 Matsushita Electric Ind Co Ltd 光ファイバアレイ及びその製造方法
JP3484543B2 (ja) * 1993-03-24 2004-01-06 富士通株式会社 光結合部材の製造方法及び光装置
US5633968A (en) 1994-07-18 1997-05-27 Sheem; Sang K. Face-lock interconnection means for optical fibers and other optical components and manufacturing methods of the same
US5572067A (en) 1994-10-06 1996-11-05 Altera Corporation Sacrificial corner structures
US5650666A (en) 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
US6163065A (en) 1997-12-31 2000-12-19 Intel Corporation Energy-absorbing stable guard ring
JP3835018B2 (ja) * 1998-10-26 2006-10-18 住友電気工業株式会社 光デバイスと光デバイスを備えた光モジュール
US20060239612A1 (en) 2002-06-19 2006-10-26 Peter De Dobbelaere Flip-chip devices formed on photonic integrated circuit chips
US6876062B2 (en) 2002-06-27 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities
JP3974480B2 (ja) 2002-08-27 2007-09-12 沖電気工業株式会社 光学部材の実装方法および光モジュール
US7197224B2 (en) 2003-07-24 2007-03-27 Reflex Photonics Inc. Optical ferrule
US7202550B2 (en) 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
JP4462097B2 (ja) * 2005-04-13 2010-05-12 パナソニック電工株式会社 光導波路モジュールの製造方法
JP5051626B2 (ja) * 2006-02-28 2012-10-17 日立化成工業株式会社 光システム及びその製造方法
US8217394B2 (en) 2007-05-10 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad on a corner stress relief region in a semiconductor chip
KR101008465B1 (ko) * 2008-03-26 2011-01-14 정경희 광모듈용 연결구조물 및 그 제조방법
US8125054B2 (en) 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
US8373259B2 (en) 2010-07-27 2013-02-12 Intel Corporation Optical connection through single assembly overhang flip chip optics die with micro structure alignment
US20120207426A1 (en) 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
US9059191B2 (en) 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
WO2013101184A1 (en) 2011-12-30 2013-07-04 Intel Corporation Optical i/o system using planar light-wave integrated circuit
US9285554B2 (en) 2012-02-10 2016-03-15 International Business Machines Corporation Through-substrate optical coupling to photonics chips
JP2013167750A (ja) * 2012-02-15 2013-08-29 Hitachi Cable Ltd 光電気複合配線モジュール
US9297971B2 (en) 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
US10162123B2 (en) 2014-03-19 2018-12-25 3M Innovative Properties Company Optical connector
JP2016004224A (ja) * 2014-06-19 2016-01-12 富士通株式会社 光学モジュール、光学モジュールの製造方法及び光学装置
US9279943B1 (en) 2014-09-29 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Precision alignment of optical fiber ends along respective optical pathways in a multi-optical fiber connector module, and methods
KR102357160B1 (ko) 2015-01-16 2022-01-28 삼성디스플레이 주식회사 곡면 액정 표시 장치
US9798088B2 (en) 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
DE102016215076A1 (de) 2016-08-12 2018-02-15 Sicoya Gmbh Photonisches Bauelement und Verfahren zu dessen Herstellung
US9728474B1 (en) 2016-09-28 2017-08-08 Globalfoundries Singapore Pte. Ltd. Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same
US10770412B2 (en) 2018-08-23 2020-09-08 Globalfoundries Inc. Guard ring for photonic integrated circuit die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887089A (en) * 1994-09-09 1999-03-23 Gemfire Corporation Low insertion loss optical switches in display architecture
CN104603657A (zh) * 2012-07-26 2015-05-06 泰科电子公司 具有衍射光学元件的光学组件
CN104944354A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 芯片结构、其制作方法及包括其的mems器件
CN110235039A (zh) * 2017-01-06 2019-09-13 洛克利光子有限公司 Asic与硅光子器件的共同封装
CN110520772A (zh) * 2017-02-23 2019-11-29 埃亚尔实验室公司 用于光纤到光子芯片连接的装置和相关联方法

Also Published As

Publication number Publication date
DE102021104603B4 (de) 2024-02-29
US11569180B2 (en) 2023-01-31
DE102021104603A1 (de) 2021-09-30
US20210375788A1 (en) 2021-12-02
CN113448012A (zh) 2021-09-28
TW202138858A (zh) 2021-10-16
US20210305172A1 (en) 2021-09-30
US11145606B1 (en) 2021-10-12
TWI783391B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
US11782214B2 (en) Optical fiber coupler having hybrid tapered waveguide segments and metamaterial segments
US10795083B1 (en) Heterogeneous directional couplers for photonics chips
CN113448012B (zh) 用于光纤槽的拐角结构
US20220326434A1 (en) Optical components with power-handling assistance
KR20150080510A (ko) 미리 정의된 전류 리턴을 갖는 인덕터 구조물
US11378743B1 (en) Optical components in the back-end-of-line stack of a photonics chip using plural cores vertically stacked
US20050138593A1 (en) Semiconductor integrated circuit having diagonal wires, semiconductor integrated circuit layout method, and semiconductor integrated circuit layout design program
US11804452B2 (en) Pic structure having barrier surrounding opening for optical element to prevent stress damage
US11467341B2 (en) Waveguide crossings including a segmented waveguide section
US11067749B2 (en) Waveguides with cladding layers of gradated refractive index
US10718903B1 (en) Waveguide crossings with a non-contacting arrangement
US8030773B2 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
CN114944364A (zh) 半导体器件及其制造方法
US11828983B2 (en) Photonics chips including cavities with non-right-angle internal corners
JP2012090207A (ja) コプレーナ線路のエアブリッジ構造
US20240027685A1 (en) Waveguide crossings with a multiple-level non-contacting arrangement
US20240085626A1 (en) Polarization rotators with overlapping waveguide cores
US11774686B2 (en) Edge couplers including a rounded region adjacent to an opening in the interconnect structure
US20240027684A1 (en) Waveguide crossings with a free space propagation region
US20230393341A1 (en) Photonics structures with stacked ring resonators
CN116699760A (zh) 用于光学组件的超材料层
CN116893472A (zh) 具有非线性锥的边缘耦合器
CN116804784A (zh) 具有连续布置的锥的边缘耦合器
CN116804785A (zh) 包括超材料层的边缘耦合器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant