CN113436986B - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN113436986B
CN113436986B CN202110197928.3A CN202110197928A CN113436986B CN 113436986 B CN113436986 B CN 113436986B CN 202110197928 A CN202110197928 A CN 202110197928A CN 113436986 B CN113436986 B CN 113436986B
Authority
CN
China
Prior art keywords
chip
substrate
illumination
mounting
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110197928.3A
Other languages
English (en)
Other versions
CN113436986A (zh
Inventor
小桥英晴
保坂浩二
吉山仁晃
小野悠太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN113436986A publication Critical patent/CN113436986A/zh
Application granted granted Critical
Publication of CN113436986B publication Critical patent/CN113436986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种能够提高裂纹的识别精度的技术。芯片贴装装置具备：拍摄芯片的拍摄装置；相对于拍摄装置的光学***轴斜着对芯片进行照明的照明装置；和控制拍摄装置及照明装置的控制装置。控制装置构成为，为了检测形成于芯片的裂纹，通过照明装置在可见光区域内对芯片照射波长比绿色短的光，并通过拍摄装置对芯片进行拍摄。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置，能够应用于例如检测芯片裂纹的芯片贴装机。
背景技术
作为半导体器件的制造工序的一部分而具有将半导体芯片(以下简称为芯片)搭载于布线基板或引线框架等(以下简称为基板)并组装封装的工序，作为组装封装的工序的一部分而具有从半导体晶圆(以下简称为晶圆)分割出芯片的工序(切割工序)、和将分割出的芯片搭载到基板上的贴装工序。贴装工序中使用的半导体制造装置是芯片贴装机等芯片贴装装置。
在切割工序中，有时会因切割时的切削阻力等而在芯片产生从切割面延伸到内部的裂纹。因此，在贴装工序中，用摄像头拍摄芯片来进行表面检查(外观检查)。
现有技术文献
专利文献
专利文献1：日本特开2019-54203号公报
发明内容
由聚酰亚胺薄膜等形成的芯片表面的保护膜(表面保护膜)是能够供来自照明装置的照射光透过的层，因此，有时难以根据表面保护膜的厚度或形成于表面保护膜下的凹凸图案等来进行从表面保护膜的上表面或下表面朝向硅等的基板形成的裂纹的检测。
本发明的课题是提供一种能够提高裂纹的识别精度的技术。
若简单说明本发明中具有代表性的内容的概要，则为如下：
即，芯片贴装装置具备：拍摄芯片的拍摄装置；相对于拍摄装置的光学***轴斜着对芯片进行照明的照明装置；和控制拍摄装置及照明装置的控制装置。控制装置构成为：为了检测形成于芯片的裂纹，通过照明装置在可见光区域内对芯片照射波长比绿色短的光，并通过拍摄装置对芯片进行拍摄。
发明效果
根据上述芯片贴装装置，能够提高裂纹的识别精度。
附图说明
图1是表示芯片贴装机的构成例的概要俯视图。
图2是说明在图1中从箭头A方向观察时的概要构成的图。
图3是表示图1的芯片供给部的主要部分的概要剖视图。
图4是表示图1的芯片贴装机的控制***的概要构成的框图。
图5是说明图1的芯片贴装机中的芯片贴装工序的流程图。
图6是说明斜光照明的示意图。
图7是说明裂纹及其背景的图。
图8是说明基于照明颜色产生的花纹的视觉表现的差异的图。
图9是表示视野内坐标与芯片表面的裂纹和背景照度的测定结果的图表。
附图标记说明
BD…芯片贴装装置
CM…拍摄装置
CNT…控制装置
D…芯片
LD…照明装置
具体实施方式
首先，使用图6～图9来说明本案发明人所研究的技术。图6是说明斜光照明的示意图。图7是说明裂纹及其背景的图，图7的(a)是表示裂纹相对于背景的明度对比度之差较大的情况下的图像的图，图7的(b)是表示裂纹相对于背景的明度对比度之差较小的情况下的图像的图。图8是说明基于照明颜色产生的花纹的视觉表现的差异的图，图8的(a)是照明颜色为蓝色的情况下的图像，图8的(b)是照明颜色为绿色的情况下的图像，图8的(c)是照明颜色为红色的情况下的图像。图9是表示视野内坐标与芯片表面的裂纹和背景照度的测定结果的图表，图9的(a)是白色照明的情况，图9的(b)是蓝色照明的情况，图9的(c)是红色照明的情况。
在对利用基于摄像头得到的图像的裂纹检查功能进行设计的情况下，其照明构成具有“将背景拍摄得较亮而将想要观察的内容拍摄得较暗”的明视野方式、和“将背景拍摄得较暗而将想要观察的内容拍摄得较亮”的暗视野方式。通常，在检查微细伤痕的情况下采用暗视野方式比较好。在晶圆表面接近镜面并基于暗视野方式进行检查时，采用从斜向照射光的照明方式即斜光照明比较好。如图6所示，在检测芯片D的裂纹的情况下，照明装置LD的斜光照明的入射角(θ)尽量接近拍摄装置CM的光学***的轴(使入射角(θ)尽量接近0)更容易使裂纹发亮。在本说明书中，将该照明称为高角裂纹检测照明。
存储单元层的分光反射率会根据由聚酰亚胺薄膜等形成的表面保护膜的薄膜化、表面存储器的多层叠化等而发生变化。因此，在高角裂纹检测照明下，如图7的(b)所示，有时会在芯片表面的存储阵列MARY的存储单元上显露条纹花样等花纹。当该条纹花样出现在背景中时，条纹花样与裂纹CRK的区分会变困难。即，该条纹花样妨碍通过图像处理进行裂纹区域与其它区域的分离，难以进行相对于背景的明度对比度之差较小的裂纹的检测、和裂纹长度的准确测定。在像存储阵列MARY那样由重复图案构成的区域的面积比其它区域的面积大的情况下，影响很大。
如图8所示，本条纹花样使用的斜光照明的照明波长越长，则越显眼；越短，则将消失而逐渐看不见。
另外，当测定芯片表面的裂纹和背景照度时，如图9的(a)所示，在白色的照明下有局部明度变亮的部分(A)，其为裂纹，图9的(a)中的(B)是背景的明度，(C)是存储单元显露且变亮的区域，(D)是全反射的区域。关于在图9的(a)中的(C)所示的白色的照明下存储单元显露且变亮的区域，该区域会在图9的(b)的蓝色的照明下变得不存在，而在图9的(c)所示的红色的照明下存在存储单元显露且变得极亮的区域。因此可知，在白色的照明下有背景明度变亮的部分，是起因于白色内的红色成分。
基于照明颜色产生的上述差异缘于：
(a)表面保护膜的吸收光谱的差异(蓝色的光更易被吸收)；
(b)表面保护膜的光的干涉(红色的光更易干涉)；
(c)硅表层的存储器层中的短路(shunt)部分(芯片表面)的反射光谱的差异(红色的光更易反射)。
即，这是由于在可见光区域内波长越长则芯片表面的反射率越高，而且聚酰亚胺薄膜介于其中，因此会发生透射及干涉，从而使芯片表面的存储单元花纹可见。相对于此，这是由于波长越短则其特性越少，且仅将裂纹的漫射光反射。
因此，如图6所示，实施方式中的芯片贴装装置BD具备拍摄装置CM和照明装置LD。照明装置LD使用可见光区域内的波长比绿色短的颜色的光的照明，以使表面不会显露条纹花样。例如，使用蓝色LED或紫色LED作为光源。要使用的光源除了发出蓝色光的光源(例如蓝色LED)以外，也可以使白色光源透射过短波通滤光片(short pass filter)。在此，短波通滤光片是通过敏锐的启动性而能够使短波长侧的光透过并将长波长侧的光截断的波长(颜色)分离用滤光片。作为该光学滤光片的短波通滤光片例如优选为截断红色并透过蓝色的青色滤光片(cyan filter)等。
另外，照明装置LD优选为斜光照明。进一步地，斜光照明更优选为高角度。照明装置LD既可以是斜光环形照明，也可以是斜光长条照明。入射角(θ)例如优选为超过0度且30度以下，更优选为5度以上15度以下。
由此，能够使裂纹与背景的对比度更高。对于由摄像头作为对比度差异而拍摄的裂纹，由于拍摄得较浅(低对比度)的裂纹与其背景的分离变得容易，所以能够进行宽度更窄的裂纹的检测。另外，能够获得与背景没有条纹花样的产品同等的检查灵敏度。由此，检查灵敏度提高，并且检查稳定化。
另外，在进行芯片和基板的定位或位置检查(以下总称为位置识别)的情况下，使用白色光源的照明。此外，也可以是，照明使用白色光源(白色LED等)，在进行芯片裂纹检测时从短波通滤光片透过而照射蓝色光或紫色光，并在进行位置识别时不从短波通滤光片透过而照射白色光。另外，也可以在芯片和基板的定位或位置检查中设置与芯片裂纹检测用不同的光源。
以下，使用附图来说明实施例。但在以下说明中，有时对相同的构成要素标注相同的附图标记并省略重复说明。此外，为了使说明更明确，有时附图与实际形态相比对各部分的宽度、厚度、形状等进行示意性表示，但只是一个例子，并不限定本发明的解释。
实施例
图1是表示实施例的芯片贴装机的概要的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体上具有：供给待安装到基板S上的芯片D的芯片供给部1；拾取部2；中间载台部3；贴装部4；搬送部5；基板供给部6；基板搬出部7；和监视并控制各部分的动作的控制部8。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。在此，基板S上印刷有最终成为一个封装的、一个或多个产品区域(以下称为封装区域P)。
首先，芯片供给部1供给待安装到基板S的封装区域P上的芯片D。芯片供给部1具有保持晶圆11的晶圆保持台12、和从晶圆11顶起芯片D的用虚线表示的顶起单元13。芯片供给部1通过未图示的驱动机构而在XY方向上移动，并使待拾取的芯片D移动到顶起单元13的位置。
拾取部2具有：拾取芯片D的拾取头21；使拾取头21在Y方向上移动的拾取头的Y驱动部23；和使筒夹22升降、旋转及在X方向上移动的未图示的各驱动部。拾取头21具有将被顶起的芯片D吸附保持在前端的筒夹22(一并参照图2)，从芯片供给部1拾取芯片D，并将其载置于中间载台31。拾取头21具有使筒夹22升降、旋转及在X方向上移动的未图示的各驱动部。
中间载台部3具有供芯片D临时载置的中间载台31、和用于识别中间载台31上的芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取芯片D，并将其贴装到被搬送来的基板S的封装区域P上、或以重叠至已贴装在基板S的封装区域P上的芯片上的方式进行贴装。贴装部4具有：与拾取头21同样地具备将芯片D吸附保持在前端的筒夹42(一并参照图2)的贴装头41；使贴装头41在Y方向上移动的Y驱动部43；和拍摄基板S的封装区域P的位置识别标记(未图示)并识别贴装位置的基板识别摄像头44。根据这种构成，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置和姿势，从中间载台31拾取芯片D，并基于基板识别摄像头44的拍摄数据在基板上贴装芯片D。
搬送部5具有夹持搬送基板S的基板搬送爪51、和供基板S移动的搬送通道(lane)52。利用沿着搬送通道52设置的未图示的滚珠丝杠来驱动设于搬送通道52的基板搬送爪51的未图示的螺母，由此使基板S移动。根据这种构成，基板S从基板供给部6沿着搬送通道52移动到贴装位置，在贴装之后移动到基板搬出部7，并将基板S交付给基板搬出部7。
控制部8具备：存储程序(软件)的存储器，该程序(软件)用于监视并控制芯片贴装机10的各部分的动作；和执行存储于存储器内的程序的中央处理装置(CPU)。
接着，使用图3来说明芯片供给部1的构成。图3是表示图1的芯片供给部的主要部分的概要剖视图。
芯片供给部1具备在水平方向(XY方向)上移动的晶圆保持台12、和在上下方向上移动的顶起单元13。晶圆保持台12具有保持晶圆环14的扩展环15、和对由晶圆环14保持且粘接有多个芯片D的切割蓝膜(dicing tape)16进行水平定位的支承环17。顶起单元13配置在支承环17的内侧。
芯片供给部1在顶起芯片D时使保持着晶圆环14的扩展环15下降。其结果是，由晶圆环14保持着的切割蓝膜16被拉伸而使芯片D的间隔变大，通过顶起单元13从芯片D下方顶起芯片D，从而提高了芯片D的拾取性。此外，伴随薄型化，将芯片粘接于基板上的粘接剂从液状变成膜状，在晶圆11与切割蓝膜16之间贴附有被称为粘片膜(DAF)18的膜状粘接材料。在具有粘片膜18的晶圆11中，切割是对晶圆11和粘片膜18进行的。因此，在剥离工序中，将晶圆11和粘片膜18从切割蓝膜16剥离。此外，之后忽略粘片膜18的存在来进行说明。
芯片贴装机10具有：对晶圆11上的芯片D的姿势进行识别的晶圆识别摄像头24；对载置于中间载台31的芯片D的姿势进行识别的载台识别摄像头32；和对贴装载台BS上的安装位置进行识别的基板识别摄像头44。必须进行识别摄像头之间的姿势偏差修正的摄像头是与基于贴装头41的拾取有关的载台识别摄像头32、和与基于贴装头41向安装位置的贴装有关的基板识别摄像头44。在本实施例中，与晶圆识别摄像头24、载台识别摄像头32及基板识别摄像头44一起使用实施方式中所说明的照明装置来检测芯片D的裂纹。
使用图4来说明控制部8。图4是表示控制***的概要构成的框图。控制***80具备控制部8、驱动部86、信号部87和光学***88。控制部8大体具有主要由CPU(CentralProcessor Unit)构成的控制及运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82具有存储有处理程序等的由RAM构成的主存储装置82a、和存储有控制所需的控制数据和图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有：显示装置状态和信息等的监视器83a；输入操作员的指示的触摸面板83b；操作监视器的鼠标83c；和取入来自光学***88的图像数据的图像取入装置83d。另外，输入输出装置83具有：电机控制装置83e，其对芯片供给部1的XY工作台(未图示)和贴装头工作台的ZY驱动轴等驱动部86进行控制；和I/O信号控制装置83f，其取入或控制各种传感器信号并从照明装置等的开关等信号部87取入或控制信号。光学***88中包括晶圆识别摄像头24、载台识别摄像头32、基板识别摄像头44。控制及运算装置81经由总线84取入必要的数据并进行运算，并对拾取头21等的控制和监视器83a等发送信息。
控制部8经由图像取入装置83d将由晶圆识别摄像头24、载台识别摄像头32及基板识别摄像头44拍摄到的图像数据保存于存储装置82。通过基于所保存的图像数据而被编程的软件来使用控制及运算装置81进行芯片D及基板S的封装区域P的定位、和芯片D及基板S的表面检查。基于控制及运算装置81所计算出的芯片D及基板S的封装区域P的位置而通过软件并经由电机控制装置83e来使驱动部86动作。通过该过程来进行晶圆上的芯片的定位，利用拾取部2及贴装部4的驱动部进行动作，并将芯片D贴装到基板S的封装区域P上。要使用的晶圆识别摄像头24、载台识别摄像头32及基板识别摄像头44是灰度摄像头、彩色摄像头等，并使光强度数值化。
图5是说明图1的芯片贴装机中的芯片贴装工序的流程图。
在实施例的芯片贴装工序中，首先，控制部8将保持着晶圆11的晶圆环14从晶圆盒取出并载置到晶圆保持台12，并将晶圆保持台12搬送到进行芯片D的拾取的基准位置(晶圆载入(工序P1))。其次，控制部8根据由晶圆识别摄像头24获取的图像进行微调，以使晶圆11的配置位置与该基准位置准确地一致。
接着，控制部8使载置有晶圆11的晶圆保持台12以规定间距进行间距移动，并将其保持为水平，由此将最初要拾取的芯片D配置到拾取位置(芯片搬送(工序P2))。晶圆11预先通过探测器等检查装置对每个芯片进行检查，按每个芯片生成表示合格、不合格的图数据(map data)，并将其存储到控制部8的存储装置82内。根据图数据来判断成为拾取对象的芯片D是合格品还是不合格品。控制部8在芯片D为不合格品的情况下，使载置有晶圆11的晶圆保持台12以规定间距进行间距移动，将接下来要拾取的芯片D配置到拾取位置，并跳过不合格品的芯片D。
控制部8通过晶圆识别摄像头24对拾取对象即芯片D的主面(上表面)进行拍摄，并根据所获取的图像来计算拾取对象、即芯片D相对于上述拾取位置的位置偏移量。控制部8基于该位置偏移量使载置有晶圆11的晶圆保持台12移动，并将拾取对象即芯片D准确地配置到拾取位置(芯片定位(工序P3))。
接着，控制部8根据由晶圆识别摄像头24获取到的图像来进行芯片D的表面检查(工序P4)。在此，控制部8以表面检查来判断有无问题，在判断为芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，但在判断为有问题的情况下，以目视来确认表面图像、或者进行更高灵敏度的检查或变更照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过芯片D的工序P9以后的处理，使载置有晶圆11的晶圆保持台12以规定间距进行间距移动，并将接下来要拾取的芯片D配置到拾取位置。
控制部8利用基板供给部6将基板S载置到搬送通道52(基板载入(工序P5))。控制部8使夹持搬送基板S的基板搬送爪51移动到贴装位置(基板搬送(工序P6))。利用基板识别摄像头44拍摄基板并进行定位(基板定位(工序P7))。
接着，控制部8根据由基板识别摄像头44获取到的图像来进行基板S的封装区域P的表面检查(工序P8)。在此，控制部8以表面检查来判断有无问题，在判断为基板S的封装区域P的表面没有问题的情况下进入下一工序(后述的工序P9)，但在判断为有问题的情况下，以目视来确认表面图像、或者进行更高灵敏度的检查和变更照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过基板S的封装区域P的相应片部的工序P10以后的处理，并在基板动工信息中进行不合格登记。
控制部8在由芯片供给部1将拾取对象即芯片D准确地配置到拾取位置之后，通过包含筒夹22的拾取头21从切割蓝膜16拾取芯片D(芯片处理(工序P9))，并将其载置到中间载台31(工序P10)。控制部8利用载台识别摄像头32进行拍摄来检测载置于中间载台31的芯片的姿势偏差(旋转偏差)(工序P11)。控制部8在有姿势偏差的情况下通过设于中间载台31的旋转驱动装置(未图示)使中间载台31在与具有安装位置的安装面平行的面内旋转，从而修正姿势偏差。
控制部8根据由载台识别摄像头32获取到的图像来进行芯片D的表面检查(工序P12)。在此，控制部8以表面检查来判断有无问题，在判断为芯片D的表面没有问题的情况下进入下一工序(后述的工序P13)，但在判断为有问题的情况下，以目视来确认表面图像、或者进行更高灵敏度的检查或变更照明条件等的检查，在有问题的情况下将该芯片载置于未图示的不合格品托盘等并进行跳过处理，在没有问题的情况下进行下一工序的处理。跳过处理是指跳过芯片D的工序P13以后的处理，使载置有晶圆11的晶圆保持台12以规定间距进行间距移动，并将接下来要拾取的芯片D配置到拾取位置。
控制部8通过包含筒夹42的贴装头41从中间载台31拾取芯片D，并将该芯片贴装到基板S的封装区域P内或贴装到已贴装在基板S的封装区域P内的芯片上(芯片贴附((工序P13))。
控制部8在贴装了芯片D之后检查其贴装位置是否准确(检查芯片与基板的相对位置(工序P14))。此时，与后述的芯片的对位同样地求出芯片的中心和片部的中心，并检查相对位置是否准确。
接着，控制部8根据由基板识别摄像头44获取到的图像来进行芯片D及基板S的表面检查(工序P15)。在此，控制部8以表面检查来判断有无问题，在判断为所贴装的芯片D的表面没有问题的情况下进入下一工序(后述的工序P9)，但在判断为有问题的情况下，以目视来确认表面图像、或者进行更高灵敏度的检查或变更照明条件等的检查，在有问题的情况下进行跳过处理，在没有问题的情况下进行下一工序的处理。在跳过处理中，在基板动工信息中进行不合格登记。
之后，按照同样的步骤将芯片D逐个贴装到基板S的封装区域P。当完成一个基板的贴装时，利用基板搬送爪51将基板S移动到基板搬出部7(基板搬送(工序P16))，并将基板S交付给基板搬出部7(基板卸载(工序P17))。
之后，按照同样的步骤将芯片D逐个从切割蓝膜16剥离(工序P9)。当完成除不合格品以外的所有芯片D的拾取时，将以晶圆11的外形保持过这些芯片D的切割蓝膜16及晶圆环14等卸载到晶圆盒(工序P18)。
裂纹的外观检查在进行芯片位置识别的场所即芯片供给部、中间载台及贴装载台中的至少一处进行，但更优选在所有场所进行。若在芯片供给部进行，则能够快速检测裂纹。若在中间载台进行，则能够在贴装之前检测未能在芯片供给部检测出的裂纹或在拾取工序以后产生的裂纹(在贴装工序之前尚未显现的裂纹)。另外，若在贴装载台进行，则能够在层叠下一芯片的贴装之前或排出基板之前检测未能在芯片供给部及中间载台检测出的裂纹(在贴装工序之前尚未显现的裂纹)或在贴装工序以后产生的裂纹。
以上，基于实施方式及实施例具体说明了由本案发明人所完成的发明，但本发明并不限定于上述实施方式及实施例，当然能够进行各种变更。
例如，实施例中是在芯片位置识别之后进行芯片外观检查识别，但也可以在芯片外观检查识别之后进行芯片位置识别。
另外，实施例中是在晶圆的背面贴附有DAF，但也可以没有DAF。
另外，在实施例中分别具有一个拾取头及贴装头，但也可以分别具有两个以上。另外，在实施例中具备中间载台，但也可以没有中间载台。在该情况下，拾取头与贴装头也可以兼用。
另外，在实施例中将芯片的表面朝上进行贴装，但也可以在拾取芯片之后使芯片的表背翻转而将芯片的背面朝上进行贴装。在该情况下，也可以不设置中间载台。该装置称为倒装贴片机(flip chip bonder)。
另外，在实施例中具备贴装头，但也可以没有贴装头。在该情况下，将所拾取的芯片载置于容器等。该装置称为拾取装置。

Claims (11)

1.一种芯片贴装装置，其特征在于，具备：
拍摄芯片的拍摄装置；
相对于所述拍摄装置的光学***轴斜着对所述芯片进行照明的照明装置；和
控制所述拍摄装置及所述照明装置的控制装置，
所述照明装置构成为，使来自白色光源的光透射过短波通滤光片而对所述芯片照射蓝色光，
所述控制装置构成为：
在检测形成于所述芯片的裂纹的情况下，通过所述照明装置照射蓝色光，并通过所述拍摄装置对所述芯片进行拍摄，
在识别所述芯片的位置的情况下，不使来自所述白色光源的光透射过所述短波通滤光片而是照射白色光，并由所述拍摄装置对所述芯片进行拍摄。
2.根据权利要求1所述的芯片贴装装置，其特征在于，
还具备芯片供给部，该芯片供给部具有对贴附有所述芯片的切割蓝膜进行保持的晶圆环保持架，
所述控制装置构成为，使用所述拍摄装置及所述照明装置对贴附于所述切割蓝膜的芯片进行拍摄。
3.根据权利要求1所述的芯片贴装装置，其特征在于，
还具备贴装头，该贴装头将所述芯片贴装到基板上或贴装到已进行了贴装的芯片上，
所述控制装置构成为，使用所述拍摄装置及所述照明装置对贴装在所述基板或芯片上的芯片进行拍摄。
4.根据权利要求1所述的芯片贴装装置，其特征在于，还具备：
拾取所述芯片的拾取头；和
供被拾取的所述芯片载置的中间载台，
所述控制装置构成为，使用所述拍摄装置及所述照明装置对载置于所述中间载台上的芯片进行拍摄。
5.根据权利要求1所述的芯片贴装装置，其特征在于，
在所述芯片中，由重复图案构成的区域的面积比并非由重复图案构成的区域的面积大。
6.根据权利要求1所述的芯片贴装装置，其特征在于，
所述芯片是半导体存储装置。
7.一种半导体器件的制造方法，其特征在于，具备如下工序：
(a)工序，向权利要求1所述的芯片贴装装置搬入对贴附有芯片的切割蓝膜进行保持的晶圆环保持架；
(b)工序，搬入基板；
(c)工序，拾取所述芯片；和
(d)工序，将拾取的所述芯片贴装到所述基板上或贴装到已贴装在所述基板的芯片上。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，
在所述(c)工序中，将拾取的所述芯片载置到中间载台，
在所述(d)工序中，拾取载置于所述中间载台的芯片。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，
在所述(c)工序之前还具备(e)工序，在该(e)工序中，使用所述拍摄装置及所述照明装置对所述芯片的外观进行检查。
10.根据权利要求7所述的半导体器件的制造方法，其特征在于，
在所述(d)工序之后还具备(f)工序，在该(f)工序中，使用所述拍摄装置及所述照明装置对所述芯片的外观进行检查。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于，
在所述(c)工序之后且在所述(d)工序之前还具备(g)工序，在该(g)工序中，使用所述拍摄装置及所述照明装置对所述芯片的外观进行检查。
CN202110197928.3A 2020-03-23 2021-02-22 芯片贴装装置及半导体器件的制造方法 Active CN113436986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020051130A JP7437987B2 (ja) 2020-03-23 2020-03-23 ダイボンディング装置および半導体装置の製造方法
JP2020-051130 2020-03-23

Publications (2)

Publication Number Publication Date
CN113436986A CN113436986A (zh) 2021-09-24
CN113436986B true CN113436986B (zh) 2024-02-20

Family

ID=77752817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110197928.3A Active CN113436986B (zh) 2020-03-23 2021-02-22 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7437987B2 (zh)
KR (1) KR102516586B1 (zh)
CN (1) CN113436986B (zh)
TW (1) TWI765517B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373686B (zh) * 2022-03-21 2022-06-14 北京芯士联半导体科技有限公司 基板的接合方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920730B1 (ko) * 2008-12-24 2009-10-07 주식회사 이큐스팜 이미징 장치용 조명장치 및 조명방법
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN107086185A (zh) * 2016-02-16 2017-08-22 三菱电机株式会社 晶片的检查装置、晶片的检查方法以及半导体装置的制造方法
JP2019029425A (ja) * 2017-07-27 2019-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
CN109524320A (zh) * 2017-09-19 2019-03-26 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN109564172A (zh) * 2016-07-05 2019-04-02 佳能机械株式会社 缺陷检测装置、缺陷检测方法、晶片、半导体芯片、半导体装置、裸片接合机、接合方法、半导体制造方法、以及半导体装置制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192800A (ja) * 1989-12-21 1991-08-22 Sharp Corp プリント基板の部品実装認識方法
JPH10209227A (ja) * 1997-01-20 1998-08-07 Sony Corp 半導体集積回路の検査システム、半導体集積回路の検査装置、および半導体集積回路の検査方法
JP3851468B2 (ja) 1999-07-09 2006-11-29 富士写真フイルム株式会社 発光部品のボンディング方法および装置
JP5525336B2 (ja) 2010-06-08 2014-06-18 株式会社日立ハイテクノロジーズ 欠陥検査方法および欠陥検査装置
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR101501129B1 (ko) 2013-08-23 2015-03-12 주식회사 고영테크놀러지 기판 검사 장치
JP5784796B2 (ja) 2014-06-02 2015-09-24 株式会社日立製作所 表面検査装置およびその方法
WO2016062897A1 (en) * 2014-10-24 2016-04-28 Renishaw Plc Acoustic apparatus and method for inspection of an object
KR102589607B1 (ko) * 2014-12-05 2023-10-13 케이엘에이 코포레이션 워크 피스들에서의 결함 검출을 위한 장치, 방법 및 컴퓨터 프로그램 제품
JP6505776B2 (ja) 2016-07-05 2019-04-24 キヤノンマシナリー株式会社 欠陥検出装置、欠陥検出方法、ウェハ、半導体チップ、ダイボンダ、半導体製造方法、および半導体装置製造方法
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7018341B2 (ja) * 2018-03-26 2022-02-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7102271B2 (ja) 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920730B1 (ko) * 2008-12-24 2009-10-07 주식회사 이큐스팜 이미징 장치용 조명장치 및 조명방법
CN106920762A (zh) * 2015-12-24 2017-07-04 捷进科技有限公司 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN107086185A (zh) * 2016-02-16 2017-08-22 三菱电机株式会社 晶片的检查装置、晶片的检查方法以及半导体装置的制造方法
CN109564172A (zh) * 2016-07-05 2019-04-02 佳能机械株式会社 缺陷检测装置、缺陷检测方法、晶片、半导体芯片、半导体装置、裸片接合机、接合方法、半导体制造方法、以及半导体装置制造方法
JP2019029425A (ja) * 2017-07-27 2019-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
CN109524320A (zh) * 2017-09-19 2019-03-26 捷进科技有限公司 半导体制造装置及半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
热超声倒装键合机视觉***的设计与实现;李建平;邹中升;王福亮;;中南大学学报(自然科学版)(第01期);全文 *

Also Published As

Publication number Publication date
JP7437987B2 (ja) 2024-02-26
KR20210118742A (ko) 2021-10-01
CN113436986A (zh) 2021-09-24
KR102516586B1 (ko) 2023-04-03
JP2021150586A (ja) 2021-09-27
TW202138790A (zh) 2021-10-16
TWI765517B (zh) 2022-05-21

Similar Documents

Publication Publication Date Title
CN108573901B (zh) 裸芯片接合装置及半导体器件的制造方法
CN110729210B (zh) 半导体制造装置以及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102130386B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2019029611A (ja) ダイボンディング装置および半導体装置の製造方法
KR102641333B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法
JP2023100562A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
JP2023100561A (ja) 半導体製造装置、検査装置および半導体装置の製造方法
KR20220015966A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant