JP6846958B2 - ダイボンディング装置および半導体装置の製造方法 - Google Patents

ダイボンディング装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6846958B2
JP6846958B2 JP2017045283A JP2017045283A JP6846958B2 JP 6846958 B2 JP6846958 B2 JP 6846958B2 JP 2017045283 A JP2017045283 A JP 2017045283A JP 2017045283 A JP2017045283 A JP 2017045283A JP 6846958 B2 JP6846958 B2 JP 6846958B2
Authority
JP
Japan
Prior art keywords
die
substrate
image
averaged
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017045283A
Other languages
English (en)
Other versions
JP2018152376A (ja
Inventor
英晴 小橋
英晴 小橋
Original Assignee
ファスフォードテクノロジ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファスフォードテクノロジ株式会社 filed Critical ファスフォードテクノロジ株式会社
Priority to JP2017045283A priority Critical patent/JP6846958B2/ja
Priority to TW108126750A priority patent/TWI725498B/zh
Priority to TW107106093A priority patent/TWI671826B/zh
Priority to KR1020180022904A priority patent/KR102100889B1/ko
Priority to CN201810190819.7A priority patent/CN108573901B/zh
Publication of JP2018152376A publication Critical patent/JP2018152376A/ja
Application granted granted Critical
Publication of JP6846958B2 publication Critical patent/JP6846958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本開示はダイボンディング装置に関し、例えば外観検査機能を備えるダイボンディング装置に適用可能である。
半導体装置の製造工程の一部に半導体チップ（以下、単にダイという。）を配線基板やリードフレーム等（以下、単に基板という。）に搭載してパッケージを組み立てる工程があり、パッケージを組み立てる工程の一部に、半導体ウェハ（以下、単にウェハという。）からダイを分割（ダイシング）する工程と、分割したダイを基板の上に搭載するボンディング工程とがある。ボンディング工程に使用される製造装置がダイボンダ等のダイボンディング装置である。
ダイボンディング装置は、はんだ、金メッキ、樹脂を接合材料として、ダイを基板または既にボンディングされたダイの上にボンディング（搭載して接着）する装置である。ダイを、例えば、基板の表面にボンディングするダイボンダにおいては、コレットと呼ばれる吸着ノズルを用いてダイをウェハから吸着してピックアップし、基板上に搬送し、押付力を付与すると共に、接合材を加熱することによりボンディングを行うという動作（作業）が繰り返して行われる。
特開２００８−９８３４８号公報
ウェハをダイシングしてダイを製造する場合には、ダイシング時の切削抵抗などによりダイに切断面から内部に延びるクラックや傷が発生することがある。また、ウェハの表面に貼付されるバックグラインディングテープからの糊残り等により異物が付着する場合がある。また、ダイに付着した異物がコレットを介して別のダイに付着する場合もある。すなわち、ボンディング工程前およびボンディング工程中に異物の付着等が発生する。
本開示の課題は、ボンディング工程における製品の不良率を低減することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、ダイボンディング装置は、ダイまたは基板の位置決め、および外観検査を行うために前記ダイまたは基板を撮像する撮像装置と、前記撮像装置を制御する制御部と、を備える。前記制御部は、前記撮像装置によりダイまたは基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより異常の有無を判定して表面検査を行う。
上記ダイボンディング装置によれば、ボンディング工程における製品の不良率を低減することができる。
実施例に係るダイボンダの構成を示す概略上面図 図１のダイボンダの概略構成とその動作を説明する図 図１のダイ供給部の構成を示す外観斜視図 図３のダイ供給部の主要部を示す概略断面図 制御系の概略構成を示すブロック図 ダイ供給部の光学系を説明するための図 実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャート 表面検査で問題ありの場合の処理を説明するフローチャート 倣い動作を説明するためのフローチャート ユニークな部分（選択領域）の例を示す図 連続着工動作を説明するためのフローチャート 登録画像および類似画像の例を示す図 パターンの位置関係からダイの中心を求める例を示す図 異常検出の手法を説明する図 異常部分が大きいカメラ画像の濃淡値を座標方向に１次元に示す図 異常部分が小さいカメラ画像の濃淡値を座標方向に１次元に示す図 実施例に係る表面検査を示すフローチャート 異常部分の検出を説明する図
実施形態に係るダイボンディング装置はダイボンディング前にダイおよび基板の表面検査を行うと共に、ダイボンディング後にダイおよび基板の表面検査を行う。これにより、製品の不良率を低減することができる。他の実施形態に係るダイボンディング装置はダイおよび／または基板の表面検査の感度を上げる。これにより、製品の不良率を低減することができる。
以下、実施例および比較例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図１は実施例に係るダイボンダの概略を示す上面図である。図２は図１において矢印Ａ方向から見たときに、ピックアップヘッド及びボンディングヘッドの動作を説明する図である。
ダイボンダ１０は、大別して、ダイ供給部１と、ピックアップ部２、中間ステージ部３と、ボンディング部４と、搬送部５、基板供給部６と、基板搬出部７と、各部の動作を監視し制御する制御部８と、を有する。Ｙ軸方向がダイボンダ１０の前後方向であり、Ｘ軸方向が左右方向である。ダイ供給部１がダイボンダ１０の手前側に配置され、ボンディング部４が奥側に配置される。
まず、ダイ供給部１は基板Ｐに実装するダイＤを供給する。ダイ供給部１は、ウェハ１１を保持するウェハ保持台１２と、ウェハ１１からダイＤを突き上げる点線で示す突上げユニット１３と、を有する。ダイ供給部１は図示しない駆動手段によってＸＹ方向に移動し、ピックアップするダイＤを突上げユニット１３の位置に移動させる。
ピックアップ部２は、ダイＤをピックアップするピックアップヘッド２１と、ピックアップヘッド２１をＹ方向に移動させるピックアップヘッドのＹ駆動部２３と、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部と、を有する。ピックアップヘッド２１は、突き上げられたダイＤを先端に吸着保持するコレット２２（図２も参照）を有し、ダイ供給部１からダイＤをピックアップし、中間ステージ３１に載置する。ピックアップヘッド２１は、コレット２２を昇降、回転及びＸ方向移動させる図示しない各駆動部を有する。
中間ステージ部３は、ダイＤを一時的に載置する中間ステージ３１と、中間ステージ３１上のダイＤを認識する為のステージ認識カメラ３２を有する。
ボンディング部４は、中間ステージ３１からダイＤをピックアップし、搬送されてくる基板Ｐ上にボンディングし、又は既に基板Ｐの上にボンディングされたダイの上に積層する形でボンディングする。ボンディング部４は、ピックアップヘッド２１と同様にダイＤを先端に吸着保持するコレット４２（図２も参照）を備えるボンディングヘッド４１と、ボンディングヘッド４１をＹ方向に移動させるＹ駆動部４３と、基板Ｐの位置認識マーク（図示せず）を撮像し、ボンディング位置を認識する基板認識カメラ４４とを有する。
このような構成によって、ボンディングヘッド４１は、ステージ認識カメラ３２の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ３１からダイＤをピックアップし、基板認識カメラ４４の撮像データに基づいて基板ＰにダイＤをボンディングする。
搬送部５は、一枚又は複数枚の基板Ｐ（図１では４枚）を載置した基板搬送パレット５１と、基板搬送パレット５１が移動するパレットレール５２とを具備し、並行して設けられた同一構造の第１、第２搬送部とを有する。基板搬送パレット５１は、基板搬送パレット５１に設けられた図示しないナットをパレットレール５２に沿って設けられた図示しないボールネジで駆動することによって移動する。
このような構成によって、基板搬送パレット５１は、基板供給部６で基板Ｐを載置し、パレットレール５２に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部７まで移動して、基板搬出部７に基板Ｐを渡す。第１、第２搬送部は、互いに独立して駆動され、一方の基板搬送パレット５１に載置された基板ＰにダイＤをボンディング中に、他方の基板搬送パレット５１は、基板Ｐを搬出し、基板供給部６に戻り、新たな基板Ｐを載置するなどの準備を行なう。
次に、ダイ供給部１の構成について図３および図４を用いて説明する。図３はダイ供給部の構成を示す外観斜視図である。図４はダイ供給部の主要部を示す概略断面図である。
ダイ供給部１は、水平方向（ＸＹ方向）に移動するウェハ保持台１２と、上下方向に移動する突上げユニット１３と、を備える。ウェハ保持台１２は、ウェハリング１４を保持するエキスパンドリング１５と、ウェハリング１４に保持され複数のダイＤが接着されたダイシングテープ１６を水平に位置決めする支持リング１７と、を有する。突上げユニット１３は支持リング１７の内側に配置される。
ダイ供給部１は、ダイＤの突き上げ時に、ウェハリング１４を保持しているエキスパンドリング１５を下降させる。その結果、ウェハリング１４に保持されているダイシングテープ１６が引き伸ばされダイＤの間隔が広がり、突上げユニット１３によりダイＤ下方よりダイＤを突き上げ、ダイＤのピックアップ性を向上させている。ウェハ１１とダイシングテープ１６との間にダイアタッチフィルム（ＤＡＦ）１８と呼ばれるフィルム状の接着材料を貼り付けている。ダイアタッチフィルム１８を有するウェハ１１では、ダイシングは、ウェハ１１とダイアタッチフィルム１８に対して行なわれる。従って、剥離工程では、ウェハ１１とダイアタッチフィルム１８をダイシングテープ１６から剥離する。
ダイボンダ１０は、ウェハ１１上のダイＤの姿勢を認識するウェハ認識カメラ２４と、中間ステージ３１に載置されたダイＤの姿勢を認識するステージ認識カメラ３２と、ボンディングステージＢＳ上の実装位置を認識する基板認識カメラ４４とを有する。認識カメラ間の姿勢ずれ補正しなければならないのは、ボンディングヘッド４１によるピックアップに関与するステージ認識カメラ３２と、ボンディングヘッド４１による実装位置へのボンディングに関与する基板認識カメラ４４である。本実施例ではウェハ認識カメラ（第一撮像装置）２４を用いてダイＤの傷や異物を検出し、基板認識カメラ（第二撮像装置）４４を用いて基板Ｐおよび基板Ｐにボンディングされたダイの傷や異物を検出する。
制御系について図５を用いて説明する。図５は図１のダイボンダの制御系の概略構成を示すブロック図である。制御系８０は制御部８と駆動部８６と信号部８７と光学系８８とを備える。制御部８は、大別して、主としてＣＰＵ（Central Processor Unit）で構成される制御・演算装置８１と、記憶装置８２と、入出力装置８３と、バスライン８４と、電源部８５とを有する。記憶装置８２は、処理プログラムなどを記憶しているＲＡＭで構成されている主記憶装置８２ａと、制御に必要な制御データや画像データ等を記憶しているＨＤＤで構成されている補助記憶装置８２ｂとを有する。入出力装置８３は、装置状態や情報等を表示するモニタ８３ａと、オペレータの指示を入力するタッチパネル８３ｂと、モニタを操作するマウス８３ｃと、光学系８８からの画像データを取り込む画像取込装置８３ｄと、を有する。また、入出力装置８３は、ダイ供給部１のＸＹテーブル（図示せず）やボンディングヘッドテーブルのＺＹ駆動軸等の駆動部８６を制御するモータ制御装置８３ｅと、種々のセンサ信号や照明装置などのスイッチ等の信号部８７から信号を取り込み又は制御するＩ／Ｏ信号制御装置８３ｆとを有する。光学系８８には、ウェハ認識カメラ２４、ステージ認識カメラ３２、基板認識カメラ４４が含まれる。制御・演算装置８１はバスライン８４を介して必要なデータを取込み、演算し、ピックアップヘッド２１等の制御や、モニタ８３ａ等に情報を送る。
制御部８は画像取込装置８３ｄを介してウェハ認識カメラ２４および基板認識カメラ４４で撮像した画像データを記憶装置８２に保存する。保存した画像データに基づいてプログラムしたソフトウェアにより、制御・演算装置８１を用いてダイＤおよび基板Ｐの位置決めを行う。制御・演算装置８１が算出したダイＤおよび基板Ｐの位置に基づいてソフトウェアによりモータ制御装置８３ｅを介して駆動部８６を動かす。このプロセスによりウェハ上のダイの位置決めを行い、ピックアップ部２およびボンディング部４の駆動部で動作させダイＤを基板Ｐ上にボンディングする。使用するウェハ認識カメラ２４および基板認識カメラ４４はグレースケール、カラー等であり、光強度を数値化する。
次に、ウェハ認識カメラについて図６を用いて説明する。図６はウェハ供給部の光学系を説明するための図であり、ウェハ認識カメラおよびピックアップ対象のダイに画像撮影用の光を照射する照明部の配置を示している。ステージ認識カメラ３２および基板認識カメラ４４はウェハ認識カメラ２４と同様である。
ウェハ認識カメラ２４の撮像部ＩＤは鏡筒ＢＴの一端と接続され、鏡筒ＢＴの他端には対物レンズ（図示は省略）が取り付けられ、この対物レンズを通してダイＤの主面の画像を撮影する構成となっている。
撮像部ＩＤとダイＤとを結ぶ線上の鏡筒ＢＴとダイＤとの間には、面発光照明（光源）ＳＬ、ハーフミラー（半透過鏡）ＨＭを内部に備えた照明部ＬＤが配置されている。面発光照明ＳＬからの照射光は、ハーフミラーＨＭによって撮像部ＩＤと同じ光軸で反射され、ダイＤに照射される。撮像部ＩＤと同じ光軸でダイＤに照射されたその散乱光は、ダイＤで反射し、そのうちの正反射光がハーフミラーＨＭを透過して撮像部ＩＤに達し、ダイＤの映像を形成する。すなわち、照明部ＬＤは同軸落射照明（同軸照明）の機能を有する。
照明システムは同軸照明に限定されるものではなく、ドーム照明、斜光リング照明、斜光バー照明、透過照明等であってもよい。被写体によりこれらの照明の複数種による組み合わせでシステムを構築してもよい。光源色は単色以外に白等がある。光源は出力調節を線形変化にて行えるもの、例えばＬＥＤのパルス調光デューティーにて光量調節するものを用いる。
図７は実施例に係る半導体製造装置におけるダイボンディング工程を説明するフローチャートである。図８は表面検査で問題ありの場合の処理を説明するフローチャートである。
実施例のダイボンディング工程では、まず、制御部８は、ウェハ１１を保持しているウェハリング１４をウェハカセットから取り出してウェハ保持台１２に載置し、ウェハ保持台１２をダイＤのピックアップが行われる基準位置まで搬送する（ウェハローディング（工程Ｐ１））。次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ウェハ１１の配置位置がその基準位置と正確に一致するように微調整を行う。
次に、制御部８は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、水平に保持することによって、最初にピックアップされるダイＤをピックアップ位置に配置する（ダイ搬送（工程Ｐ２））。ウェハ１１は、予めプローバ等の検査装置により、ダイ毎に検査され、ダイ毎に良、不良を示すマップデータが生成され、制御部８の記憶装置８２に記憶される。ピックアップ対象となるダイＤが良品であるか、不良品であるかの判定はマップデータにより行われる。制御部８は、ダイＤが不良品である場合は、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置し、不良品のダイＤをスキップする。
制御部８は、ウェハ認識カメラ２４によってピックアップ対象のダイＤの主面（上面）を撮影し、取得した画像からピックアップ対象のダイＤの上記ピックアップ位置からの位置ずれ量を算出する。制御部８は、この位置ずれ量を基にウェハ１１が載置されたウェハ保持台１２を移動させ、ピックアップ対象のダイＤをピックアップ位置に正確に配置する（ダイ位置決め（工程Ｐ３））。
次いで、制御部８は、ウェハ認識カメラ２４によって取得した画像から、ダイＤの表面検査を行う（工程Ｐ４）。ダイの表面検査（外観検査）の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、ダイＤの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについて３つのオプションのいずれかの処理を行う（工程Ｐ４２）。
ケース１では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理は、ダイＤの工程Ｐ９以降をスキップし、ウェハ１１が載置されたウェハ保持台１２を所定ピッチでピッチ移動させ、次にピックアップされるダイＤをピックアップ位置に配置する。
ケース２では、エアー噴出しなどを行うクリーニング装置により、ダイＤのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。
ケース３ではエアー噴出しなどを行うクリーニング装置により、ダイＤのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、ダイＤの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。
制御部８は、基板供給部６で基板Ｐを基板搬送パレット５１に載置する（基板ローディング（工程Ｐ５））。制御部８は、基板Ｐが載置された基板搬送パレット５１をボンディング位置まで移動させる（基板搬送（工程Ｐ６））。
基板認識カメラ４４にて基板を撮像して位置決めを行う（基板位置決め（工程Ｐ７））。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、基板Ｐの表面検査を行う（工程Ｐ８）。基板表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、基板Ｐの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板について３つのオプションのいずれかの処理を行う（工程Ｐ４２）。
ケース１（Case 1）では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理は、基板Ｐの該当タブへの工程ＰＡ以降をスキップし、基板着工情報に不良登録を行う。
ケース２（Case 2）では、エアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。
ケース３（Case 3）ではエアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、基板Ｐの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板についてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。
制御部８は、ピックアップ対象のダイＤを正確にピックアップ位置に配置した後、コレット２２を含むピックアップヘッド２１によってダイＤをダイシングテープ１６からピックアップし、中間ステージ３１に載置する（ダイハンドリング（工程Ｐ９））。制御部８は、中間ステージ３１に載置したダイの姿勢ずれ（回転ずれ）の検出をステージ認識カメラ３２にて撮像して行う。制御部８は、姿勢ずれがある場合は中間ステージ３１に設けられた旋回駆動装置（不図示）によって実装位置を有する実装面に平行な面で中間ステージ３１を旋回させて姿勢ずれを補正する。
制御部８は、コレット４２を含むボンディングヘッド４１によって中間ステージ３１からダイＤをピックアップし、基板Ｐまたは既に基板Ｐにボンディングされているダイにダイボンディングする（ダイアタッチ（（工程ＰＡ））。
制御部８は、ダイＤをボンディングした後、そのボンディング位置が正確になされているかを検査する（ダイと基板の相対位置検査（工程ＰＢ））。このとき、後述するダイの位置合わせと同様にダイの中心と、タブの中心を求め、相対位置が正しいかを検査する。
次いで、制御部８は、基板認識カメラ４４によって取得した画像から、ダイＤおよび基板Ｐの表面検査を行う（工程ＰＣ）。ダイＤおよび基板Ｐの表面検査の詳細については後述する。ここで、制御部８は、表面検査で問題があるかどうかを判定し（工程Ｐ４１）、ダイＤがボンディングされた基板Ｐの表面に問題なしと判定した場合には次工程（後述する工程Ｐ９）へ進むが、問題ありと判定した場合には、全ての基板について３つのオプションのいずれかの処理を行う（工程Ｐ４２）。
ケース１では表面画像を目視で確認し（工程Ｐ４３）、問題がある場合はスキップ処理し（工程Ｐ４５）、問題がない場合は次工程の処理を行う。スキップ処理では、基板着工情報に不良登録を行う。
ケース２では、エアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４６）を行った後、ケース１の処理を行う。
ケース３ではエアー噴出しなどを行うクリーニング装置により、基板Ｐのクリーニング処理（工程Ｐ４７）を行った後、再度表面検査を行う（工程Ｐ４８）。表面検査で問題があるかどうかを判定し（工程Ｐ４９）、基板Ｐの表面に問題なしと判定した場合には次工程（工程Ｐ９）へ進むが、問題ありと判定した場合には、全てのダイについてケース１または２のいずれかの処理を行う（工程Ｐ４Ａ）。
なお、積層ボンディング製品の場合は各層においてケース１〜３のいずれかを実施する。
以後、同様の手順に従ってダイＤが１個ずつ基板Ｐにボンディングする。１つの基板のボンディングが完了すると、基板搬送パレット５１を基板搬出部７まで移動して（基板搬送（工程ＰＤ））、基板搬出部７に基板Ｐを渡す（基板アンローディング（工程ＰＥ））。
以後、同様の手順に従ってダイＤが１個ずつダイシングテープ１６から剥がされる（工程Ｐ９）。不良品を除くすべてのダイＤのピックアップが完了すると、それらダイＤをウェハ１１の外形で保持していたダイシングテープ１６およびウェハリング１４等をウェハカセットへアンローディングする（工程ＰＦ）。
なお、工程Ｐ４、Ｐ８、ＰＣのすべてを行わず、少なくとも一つを行うようにしてもよい。ダイボンディング直前で、ダイおよび／または基板の表面を検査することにより、製品不良発生率を低減することができる。ダイボンディング直後で、ダイおよび基板の表面を検査することにより、製品不良発生率を低減することができる。ダイボンディング直前でダイおよび基板の表面を検査し、ダイボンディング直後でダイおよび基板の表面を検査することにより、クラック等の不良の発生した工程が、ダイボンディング工程であるかどうかの区別をつけることができる。
ダイ位置決めの方法について図９〜１３を用いて説明する。図９は倣い動作を説明するためのフローチャートである。図１０はユニークな部分（選択領域）の例を示す図である。図１１は連続着工動作を説明するためのフローチャートである。図１２は登録画像および類似画像の例を示す図である。図１３はパターンの位置関係からダイの中心を求める例を示す図であり、図１３（Ａ）は登録画像であり、図１３（Ｂ）は位置合わせを行うダイの画像である。
ダイ位置決めアルゴリズムは、主にテンプレートマッチングを用い、一般に知られている正規化相関式での演算とする。その結果を一致率とする。テンプレートマッチングはリファレンス学習の倣い動作と連続着工用動作がある。
まず、倣い動作について説明する。制御部８はリファレンスサンプルをピックアップ位置に搬送する（ステップＳ１）。制御部８はウェハ認識カメラ２４でリファレンスサンプルの画像ＰＣｒを取得する（ステップＳ２）。ダイボンダの操作者がヒューマンインタフェース（タッチパネル８３ｂやマウス８３ｃ）により画像内から、図１０に示すようなユニークな部分ＵＡを選択する（ステップＳ３）。制御部８は選択されたユニークな部分（選択領域）ＵＡとリファレンスサンプルとの位置関係（座標）を記憶装置８２に保存する（ステップＳ４）。制御部８は選択領域の画像（テンプレート画像）ＰＴを記憶装置８２に保存する（ステップＳ５）。基準となるワーク画像（登録画像）とその座標を記憶装置８２に保存する。
登録画像を複数用意することで、図１３に示すように、検出した登録画像に一致する各位置との相対関係からダイの中心を算出し位置決めを行う。基板位置決めも基板のユニークな部分を用いてダイが搭載されるタブの中心位置を算出して行う。
次に、連続動作について説明する。制御部８は連続着工用に部材（製品用ウェハ）をピックアップ位置に搬送する（ステップＳ１１）。制御部８はウェハ認識カメラ２４で製品用ダイの画像ＰＣｎを取得する（ステップＳ１２）。図１０に示すように、制御部８は倣い動作で保存していたテンプレート画像ＰＴと製品用ダイの取得画像ＰＣｎとを比較し、最も類似した部分の画像ＰＴｎの座標を算出する（ステップＳ１３）。その座標とリファレンスサンプルで測定した座標とを比較し、製品用ダイの位置（画像ＰＴｎとテンプレート画像ＰＴとのオフセット）を算出する（ステップＳ１４）。
ダイ外観検査認識（クラックや異物、傷、ボイド等の異常検出）について図１４を用いて説明する。図１４は異常検出の手法を説明する図であり、図１４（Ａ）は２値化法を、図１４（Ｂ）は画像差分法を説明する図である。
ダイ表面上の異常検出は２値化や画像差分法などの手法を用いる。２値化法では、異物ＦＯおよびクラックＣＲがあるダイの画像ＰＣａの２値化を行った画像ＰＣ２を生成し、異常部分（異物ＦＯおよびクラックＣＲ）を検出する。画像差分法では、異物ＦＯおよびクラックＣＲがあるダイの画像ＰＣａと良品のダイの画像ＰＣｎとの差分をとった画像ＰＣａ−ｎを生成し、異物およびクラックを検出する。
上記の手法の課題について図１５、１６を用いて説明する。図１５は異常部分が大きいカメラ画像の濃淡値を座標方向に１次元に示す図である。図１６は異常部分が小さいカメラ画像の濃淡値を座標方向に１次元に示す図である。
２値化処理にしても、差分処理にしても、良品のときにそうあるべき画像に対して、濃淡の変化を検出することで異物または傷の有無を判断する。図１５に示すように異常部分の濃淡値が正常に対して大きく異なるときは、検出しやすい。しかし、図１６に示すように、異常部分の実際の面積が小さい場合や、異常部のそもそもの明度が正常部に近い場合は、その変化は小さくなる。明度変化が小さい（明度オフセットの少ない）画像の検査は、画像そのものが持つノイズによって判別が難しくなる。例えば異物の濃淡変化が小さければ、画像のランダムノイズに飲まれて、判断が難しくなってしまう。
実施例に係る異常部分の検出について図１７、１８を用いて説明する。図１７は実施例に係る表面検査を示すフローチャートである。図１８は異常部分の検出を説明する図であり、図１８（Ａ）は比較例、図１８（Ｂ）は実施例を示す図である。
ダイまたは基板（被写体）の傷や異物を検査する際に、被写体に対して複数枚の撮像を行う（ステップＳ２１）。複数枚の撮像した画像の各画素の濃淡値を平均化し、平均化画像を生成する（ステップＳ２２）。平均化画像を閾値で２値化した２値化画像を生成する（ステップＳ２３）。２値化画像のブロブラベリングによる異物の有無を判定する（ステップＳ２３）。
被写体に対して１回の撮像（比較例）では、図１８（Ａ）に示すように、異物による濃淡変化が大きい場合は、検出可能であるが、異物による濃淡変化が小さい場合は、画像のランダムノイズに飲み込まれて判別が難しい。
実施例の平均化画像はランダムノイズを真値（被写体の濃淡の平均値）に近づける（ノイズを抑える）ことができる。ノイズの抑えられた平均化画像は１枚で処理する画像（比較例）よりランダムノイズが小さくなるため、濃淡変化の小さい異常（傷、異物）を判断することができる。図１８（Ｂ）に示すようにランダムノイズが抑えられると、判定閾値もより画像の平均値に近づけることができるため、結果として感度限界を改善することができる。
実施例によれば、傷、異物、ボイド、クラックなどのカメラで撮像可能な被写体（ダイおよび基板）の表面の異常を検出する感度限界を改善することができる。
複数回に分けて画像を取り込むことにより、陽炎や振動による濃淡や座標の変化も平均化するため、より検出する感度限界を改善することができる。
ランダムノイズの主な発生要因は光子ノイズ（フォトンノイズ）やＡ／Ｄ変換時のアンプによって、文字通りランダムに発生するノイズである。ランダムに発生するノイズは、その測定回数を増やし、平均化することで、値のふらつきを押さえ、本来測定したい値に近づけることができる。これにより、傷や異物などで発生した僅かな画像の変化を見分けやすくすることができる。
フォトンノイズは取り込み総光子数が多ければ、相対的なノイズ比は小さくなる。よって、露光時間を延ばすことも可能になる。しかし、ＣＣＤやＣＭＯＳセンサに代表されるデジタルカメラでの撮像で、露光時間を延ばすことは以下の問題を発生させる。
（ａ）暗電流ノイズ（固定パターンノイズ）の増大化を招き、かえって区別がつかなくなる。
（ｂ）外乱光の影響を受けてしまい、撮像環境への外乱光の影響を除去する必要がある。
実施例はこれらの問題を抑制することもできる。
ダイボンディング直前で、ダイおよび／または基板を高感度で検査することにより、製品不良発生率をより低減することができる。ダイボンディング直後で、ダイおよび基板を高感度で検査することにより、製品不良発生率をより低減することができる。
ダイボンディング直前直後で、ダイおよび基板を高感度で検査することにより、クラック等の不良の発生した工程が、ダイボンディング工程であるかどうかの区別をつけることができる。
以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施例ではウェハ認識カメラでダイの表面を検査する例を説明したが、ステージ認識カメラでダイの表面を検査するようにしてもよい。
また、実施例では同軸照明は対物レンズ−ダイ間に配置するタイプについて説明したが、レンズ内挿入タイプであってもよい。
また、実施例ではダイ位置決め認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置決め認識を行ってもよい。実施例では基板位置決め認識の後に基板外観検査認識を行っているが、基板外観検査認識の後に基板位置決め認識を行ってもよい。
また、実施例ではウェハの裏面にＤＡＦが貼付されているが、ＤＡＦはなくてもよい。この場合は、基板に接着剤を塗布する装置を備える。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ１つ備えているが、それぞれ２つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
１０・・・ダイボンダ
１・・・ウェハ供給部
Ｄ・・・ダイ
２・・・ピックアップ部
２４・・・ウェハ認識カメラ
ＩＤ・・・撮像部
ＬＤ・・・照明部
３・・・アライメント部
３１・・・中間ステージ
３２・・・ステージ認識カメラ
４・・・ボンディング部
４１・・・ボンディングヘッド
４２・・・コレット
４４・・・基板認識カメラ
５・・・搬送部
ＢＳ・・・ボンディングステージ
Ｐ・・・基板
８・・・制御部

Claims (6)

  1. ダイが貼り付けられたダイシングテープを保持するウェハリングを保持するウェハ供給部と、
    前記ダイシングテープの上の前記ダイを撮像する第一撮像装置と、
    前記ダイを基板または既に前記基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
    前記基板および前記ボンディングされたダイを撮像する第二撮像装置と、
    前記第一撮像装置および前記第二撮像装置を制御する制御部と、
    を備え、
    前記制御部は、
    前記第一撮像装置により前記ダイシングテープ上の前記ダイを撮像して前記ダイの位置決めを行うと共に、前記第一撮像装置により前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行い、
    前記第二撮像装置により前記基板を撮像して前記基板の位置の位置決めを行うと共に、前記第二撮像装置により前記基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行い、
    前記第二撮像装置により前記ボンディングされたダイおよび基板を撮像して前記ダイの位置の検査を行うと共に、前記第二撮像装置により前記ボンディングされたダイおよび基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイの平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ボンディングされたダイの表面の異常および基板の異物の有無を判定して表面検査を行うよう構成されるダイボンディング装置。
  2. 請求項１のダイボンディング装置において、さらに、
    前記ダイをピックアップするピックアップヘッドと、
    ピックアップされた前記ダイが載置される中間ステージと、
    前記中間ステージの上の前記ダイを撮像する第三撮像装置と、
    を備え、
    前記制御部は、
    前記第三撮像装置により前記中間ステージ上の前記ダイを撮像して前記ダイの位置決めを行うと共に、前記第三撮像装置により前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行い、
    前記ボンディングヘッドにより前記中間ステージに載置された前記ダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングするよう構成されるダイボンディング装置。
  3. （ａ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
    （ｂ）第一撮像装置を用いて前記ダイの位置決めを行う工程と、
    （ｃ）前記第一撮像装置を用いて前記ダイの表面検査を行う工程と、
    （ｄ）基板を準備する工程と、
    （ｅ）第二撮像装置を用いて前記基板の位置決めを行う工程と、
    （ｆ）前記第二撮像装置を用いて前記基板の表面検査を行う工程と、
    （ｇ）前記ダイをピックアップする工程と、
    （ｈ）ピックアップした前記ダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
    （ｉ）前記第二撮像装置を用いて前記ダイと前記基板との相対位置を検査する工程と、
    （ｊ）前記第二撮像装置を用いて前記ダイおよび前記基板の表面検査を行う工程と、
    を備え、
    前記（ｃ）工程は、
    （ｃ１）前記ダイを複数枚撮像する工程と、
    （ｃ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
    （ｃ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｃ４）前記２値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行う工程と、
    を備え、
    前記（ｆ）工程は、
    （ｆ１）前記基板を複数枚撮像する工程と、
    （ｆ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成する工程と、
    （ｆ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｆ４）前記２値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行う工程と、
    を備え、
    前記（ｊ）工程は、
    （ｊ１）前記ボンディングされたダイおよび前記基板を複数枚撮像する工程と、
    （ｊ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成する工程と、
    （ｊ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｊ４）前記２値化画像のブロブラべリングにより前記ボンディングされたダイの表面の異常の有無および基板の異物の有無を判定して表面検査を行う工程と、
    を備える半導体装置の製造方法。
  4. 請求項３の半導体装置の製造方法において、さらに、
    （ｋ）ピックアップされた前記ダイを中間ステージに載置する工程と、
    （ｌ）第三撮像装置を用いて前記ダイの位置決めを行う工程と、
    （ｍ）前記第三撮像装置を用いて前記ダイの表面検査を行う工程と、
    を備え、
    前記（ｍ）工程は、
    （ｍ１）前記ダイを複数枚撮像する工程と、
    （ｍ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
    （ｍ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｍ４）前記２値化画像のブロブラべリングにより前記ダイの表面の異常の有無を判定して表面検査を行う工程と、
    を備える半導体装置の製造方法。
  5. ダイが貼り付けられたダイシングテープを保持するウェハ供給部と、
    前記ダイシングテープ上の前記ダイを撮像するウェハ認識カメラと、
    基板を撮像する基板認識カメラと、
    前記ウェハ認識カメラおよび基板認識カメラを制御する制御部と、
    前記ダイを前記基板にボンディングするボンディングヘッドと、
    を備え、
    前記制御部は、
    前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの位置決めを行い、
    前記ウェハ認識カメラにより前記ダイを撮像し前記ダイの表面検査を行い、
    前記基板認識カメラにより前記基板を撮像し前記基板の位置決めを行い、
    前記基板認識カメラにより前記基板を撮像し前記基板の表面検査を行い、
    前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを撮像し前記ダイと前記基板との位置関係の検査を行い、
    前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを撮像し前記ダイおよび前記基板の表面検査を行い、
    前記ウェハ認識カメラにより前記ダイを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無を判定して前記表面検査を行い、
    前記基板認識カメラにより前記基板を複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記基板の平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記基板の異物の有無を判定して前記表面検査を行い、
    前記基板認識カメラにより前記基板にボンディングされた前記ダイと前記基板とを複数枚撮像し、前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成し、前記平均化画像の閾値による２値化画像を生成し、前記２値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無および前記基板の異物の有無を判定して前記表面検査を行うよう構成されるダイボンディング装置。
  6. （ａ）ダイが貼付されたダイシングテープを保持するウェハリングホルダを準備する工程と、
    （ｂ）ウェハ認識カメラを用いて前記ダイの位置決めを行う工程と、
    （ｃ）前記ウェハ認識カメラを用いて前記ダイの表面検査を行う工程と、
    （ｄ）基板を準備する工程と、
    （ｅ）基板認識カメラを用いて前記基板の位置決めを行う工程と、
    （ｆ）前記基板認識カメラを用いて前記基板の表面検査を行う工程と、
    （ｇ）前記ダイをピックアップする工程と、
    （ｈ）ピックアップした前記ダイを前記基板または既にボンディングされたダイの上にボンディングする工程と、
    （ｉ）前記基板認識カメラを用いて前記ダイと前記基板との相対位置を検査する工程と、
    （ｊ）前記基板認識カメラを用いて前記ダイおよび前記基板の表面検査を行う工程と、
    を備え、
    前記（ｃ）工程は、
    （ｃ１）前記ダイを複数枚撮像する工程と、
    （ｃ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ダイの平均化画像を生成する工程と、
    （ｃ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｃ４）前記２値化画像のブロブラべリングにより前記ダイのクラックまたは傷または異物の有無を判定して表面検査を行う工程と、
    を備え、
    前記（ｆ）工程は、
    （ｆ１）前記基板を複数枚撮像する工程と、
    （ｆ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して平均化画像を生成する工程と、
    （ｆ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｆ４）前記２値化画像のブロブラべリングにより前記基板の異物の有無を判定して表面検査を行う工程と、
    を備え、
    前記（ｊ）工程は、
    （ｊ１）前記ボンディングされたダイおよび基板を複数枚撮像する工程と、
    （ｊ２）前記複数枚撮像した画像の各画素の濃淡値を平均化して前記ボンディングされたダイおよび前記基板の平均化画像を生成する工程と、
    （ｊ３）前記平均化画像の閾値による２値化画像を生成する工程と、
    （ｊ４）前記２値化画像のブロブラべリングにより前記ボンディングされたダイのクラックまたは傷または異物の有無および前記基板の異物の有無を判定して表面検査を行う工程と、
    を備える半導体装置の製造方法。
JP2017045283A 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法 Active JP6846958B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017045283A JP6846958B2 (ja) 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法
TW108126750A TWI725498B (zh) 2017-03-09 2018-02-23 黏晶裝置及半導體裝置的製造方法
TW107106093A TWI671826B (zh) 2017-03-09 2018-02-23 黏晶裝置及半導體裝置的製造方法
KR1020180022904A KR102100889B1 (ko) 2017-03-09 2018-02-26 다이 본딩 장치 및 반도체 장치의 제조 방법
CN201810190819.7A CN108573901B (zh) 2017-03-09 2018-03-08 裸芯片接合装置及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017045283A JP6846958B2 (ja) 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018152376A JP2018152376A (ja) 2018-09-27
JP6846958B2 true JP6846958B2 (ja) 2021-03-24

Family

ID=63576800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017045283A Active JP6846958B2 (ja) 2017-03-09 2017-03-09 ダイボンディング装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6846958B2 (ja)
KR (1) KR102100889B1 (ja)
CN (1) CN108573901B (ja)
TW (2) TWI725498B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021077687A (ja) * 2019-11-06 2021-05-20 株式会社ディスコ ピックアップ装置
CN111179243A (zh) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 一种基于计算机视觉的小尺寸芯片裂纹检测方法及***
JP7436251B2 (ja) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7502108B2 (ja) 2020-07-31 2024-06-18 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022052009A (ja) * 2020-09-23 2022-04-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20220070982A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법
KR20220070981A (ko) 2020-11-23 2022-05-31 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR102427897B1 (ko) * 2020-12-03 2022-08-02 에스케이하이닉스 주식회사 반도체 다이의 처리 방법
JP2023041413A (ja) * 2021-09-13 2023-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN113866180A (zh) * 2021-12-06 2021-12-31 晶芯成(北京)科技有限公司 一种异物检测方法、半导体晶圆检测方法及***

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111433B2 (ja) * 1992-03-31 2000-11-20 オムロン株式会社 画像処理装置
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
US6779159B2 (en) * 2001-06-08 2004-08-17 Sumitomo Mitsubishi Silicon Corporation Defect inspection method and defect inspection apparatus
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
CN100383940C (zh) * 2003-07-31 2008-04-23 佳能机械株式会社 芯片附着装置中的工件辨识方法及芯片附着装置
JP4707605B2 (ja) * 2006-05-16 2011-06-22 三菱電機株式会社 画像検査方法およびその方法を用いた画像検査装置
JP4830772B2 (ja) 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4978215B2 (ja) * 2007-01-30 2012-07-18 トヨタ自動車株式会社 加工面欠陥判定方法
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
CN101779270B (zh) * 2007-08-10 2013-06-12 株式会社尼康 基板贴合装置及基板贴合方法
JP5085573B2 (ja) * 2009-01-13 2012-11-28 新日本製鐵株式会社 欠陥検査方法および欠陥検査装置
JP5815345B2 (ja) * 2011-09-16 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2014060249A (ja) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd ダイボンダ、および、ダイの位置認識方法
JP6132682B2 (ja) * 2013-07-01 2017-05-24 株式会社ディスコ キーパターン検出方法
JP6341641B2 (ja) * 2013-08-09 2018-06-13 ファスフォードテクノロジ株式会社 ダイボンダ
JP6276545B2 (ja) * 2013-09-18 2018-02-07 ファスフォードテクノロジ株式会社 ダイボンダ
JP6315419B2 (ja) * 2013-12-12 2018-04-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体検査方法、半導体検査装置及び半導体製造方法
TWI567859B (zh) * 2014-02-10 2017-01-21 新川股份有限公司 安裝裝置及其偏移量修正方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201941316A (zh) 2019-10-16
CN108573901B (zh) 2022-03-29
TWI671826B (zh) 2019-09-11
CN108573901A (zh) 2018-09-25
KR20180103701A (ko) 2018-09-19
TW201903909A (zh) 2019-01-16
JP2018152376A (ja) 2018-09-27
KR102100889B1 (ko) 2020-04-16
TWI725498B (zh) 2021-04-21

Similar Documents

Publication Publication Date Title
JP6846958B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP6685126B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI678746B (zh) 半導體製造裝置以及半導體裝置的製造方法
JP7082862B2 (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP6836938B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI765517B (zh) 晶粒接合裝置及半導體裝置的製造方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
TWI786739B (zh) 晶粒接合裝置及半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210302

R150 Certificate of patent or registration of utility model

Ref document number: 6846958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250