CN113407453A - 数据保护位的验证方法、装置、电子设备及存储介质 - Google Patents
数据保护位的验证方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN113407453A CN113407453A CN202110729053.7A CN202110729053A CN113407453A CN 113407453 A CN113407453 A CN 113407453A CN 202110729053 A CN202110729053 A CN 202110729053A CN 113407453 A CN113407453 A CN 113407453A
- Authority
- CN
- China
- Prior art keywords
- data protection
- verification
- module
- combination
- test case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000012360 testing method Methods 0.000 claims abstract description 70
- 238000004088 simulation Methods 0.000 claims abstract description 42
- 230000015654 memory Effects 0.000 claims description 25
- 238000013461 design Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 7
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 description 10
- 230000009471 action Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3616—Software analysis for verifying properties of programs using software metrics
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种数据保护位的验证方法、装置、电子设备及存储介质，其中验证方法包括以下步骤：S1、枚举状态寄存器的数据保护位的所有组合，获取每种组合中数据保护位保护的具体区域地址；S2、设计验证范式，根据验证范式循环遍历每种组合生成对应的测试用例；S3、仿真遍历每个测试用例获取报告文件，并根据报告文件校验待测芯片中状态寄存器的数据保护位；该验证方法通过枚举数据保护位的所有组合并获取每种组合所保护的具体区域地址，根据验证范式来遍历生成可用于验证的测试用例，然后通过测试用例仿真生成的报告文件来校验状态寄存器的数据保护位，可通用于不同内存大小的NOR Flash数据保护位的验证，验证过程简单、便捷、高效。
Description
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种数据保护位的验证方法、装置、电子设备及存储介质。
背景技术
写保护是NOR Flash提供的功能，用户通过配置状态寄存器的不同组合，可以将NOR Flash的不同区域保护起来，假如没有对被保护区域进行解除保护，那么在NOR Flash的该区域内无法进行写入和擦除操作，所有的对被保护区域内发送的写入和擦除指令都会被NOR Flash直接忽略掉。
研发人员在设计不同内存大小的NOR Flash的时候，由于不同的内存的NOR Flash对应的地址大小也不同，因此对于状态寄存器的中的数据保护位组合，在内存不同的NORFlash中保护的区域并不相同。
因此，对于不同内存大小的NOR Flash验证对应的数据保护位；现有技术中，在验证不同内存大小NOR Flash的数据保护位的时候,需人为重写关于写保护相关的测试用例去验证不同的状态寄存器的写保护位的组合是否对对应的区域起到保护作用。由于状态寄存器的写保护位的组合是固定的，只是其对应的保护区域不同而已，在验证不同内存的NORFlash的写保护位的时候，假如每次开发过程都对写保护位的每种组合逐一写测试用例去测试，只是重复的在不同的测试用例中进行更改保护区域地址的操作，不仅效率低下而且人为写太多的测试用例过程繁琐。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请实施例的目的在于提供一种数据保护位的验证方法、装置、电子设备及存储介质，可通用于不同内存大小的NOR Flash数据保护位的验证获取，且验证过程简单、便捷、高效。
第一方面，本申请实施例提供了一种数据保护位的验证方法，用于验证NOR Flash的数据保护位，所述方法包括以下步骤：
S1、枚举状态寄存器的数据保护位的所有组合，获取每种组合中数据保护位保护的具体区域地址；
S2、设计验证范式，根据验证范式循环遍历每种组合生成对应的测试用例；
S3、仿真遍历每个测试用例获取报告文件，并根据报告文件校验待测芯片中状态寄存器的数据保护位。
本申请实施例的一种数据保护位的验证方法，通过枚举状态寄存器的数据保护位的所有组合结合获取每种组合中数据保护位保护的具体区域地址，来构建可用于验证的测试用例，然后根据范式生成验证测试用例并检查仿真结果即可校验状态寄存器的数据保护位，该方法适用于不同内存大小的NOR Flash数据保护位的验证校验，验证过程简单便捷，且覆盖范围广，可高效、准确地验证目标NOR Flash的数据保护位。
所述的一种数据保护位的验证方法，其中，步骤S3中的数据保护位验证成功的条件为：数据保护位的组合所保护的区域不可执行写入和擦除操作，数据保护位的组合未保护的区域可执行写入和擦除操作。
所述的一种数据保护位的验证方法，其中，步骤S3中仿真遍历每个测试用例后，所述报告文件基于仿真结果生成。
所述的一种数据保护位的验证方法，其中，所述报告文件中包含关于数据保护位的组合所保护的区域是否可执行写入和擦除操作的第一操作信息，以及关于数据保护位的组合未保护的区域是否可执行写入和擦除操作的第二操作信息。
所述的一种数据保护位的验证方法，其中，若有测试用例的报告文件符合第一操作信息结果为否是和/或 第二操作信息结果为否时，发布修改设计提示。
所述的一种数据保护位的验证方法，其中，数据保护位保护的具体区域地址通过NOR Flash的设计规格书获取，并写入相应测试用例中。
第二方面，本申请实施例还提供了一种数据保护位的验证装置，用于验证NORFlash的数据保护位，包括：
枚举模块，用于枚举状态寄存器的数据保护位的所有组合；
获取模块，用于数据保护位保护的具体区域地址；
用例生成模块，用于设计验证范式并根据验证范式循环遍历每种组合生成测试用例；
仿真验证模块，用于仿真验证待测芯片中状态寄存器的数据保护位；
所述获取模块获取枚举模块枚举的每种组合中的数据保护位保护的具体区域地址，所述用例生成模块结合枚举模块枚举的组合、获取模块获取的数据保护位保护的具体区域地址并基于验证范式生成相应的与组合数量一致的测试用例，所述仿真测试模块通过仿真遍历每个测试用例以生成报告文件并基于报告文件校验待测芯片中状态寄存器的数据保护位。
所述的一种数据保护位的验证装置，其中，所述仿真验证模块包括：
仿真模块，用于根据测试用例进行仿真并生成仿真结果；
报告模块，用于根据仿真模块的仿真结果生成报告文件；
验证分析模块，用于验证分析报告模块生成的报告文件以校验待测芯片中状态寄存器的数据保护位。
本申请实施例的一种数据保护位的验证装置，通过枚举模块枚举数据保护位的所有组合并通过获取模块获取每种组合所保护的具体区域地址，再通过用例生成模块构建可用于验证的测试用例，然后通过仿真验证模块范式验证测试用例的仿真结果即可获取状态寄存器的数据保护位，可通用于不同内存大小的NOR Flash数据保护位的验证，验证过程简单、便捷、高效。
第三方面，本申请实施例还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
第四方面，本申请实施例还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知，本申请实施例提供了一种数据保护位的验证方法、装置、电子设备及存储介质，其中，验证方法通过枚举数据保护位的所有组合并获取每种组合所保护的具体区域地址，根据验证范式来遍历生成可用于验证的测试用例，然后通过测试用例仿真生成的报告文件来校验状态寄存器的数据保护位，可通用于不同内存大小的NOR Flash数据保护位的验证验证，验证过程简单、便捷、高效。
附图说明
图1为本申请实施例提供的一种数据保护位的验证方法的流程图。
图2为本申请实施例提供的一种数据保护位的验证方法的详细逻辑图。
图3为本申请实施例提供的一种数据保护位的验证装置的结构示意图。
图4为本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
第一方面，请参照图1-2，图1-2是本申请一些实施例中的一种数据保护位的验证方法，用于验证NOR Flash的数据保护位，所述方法包括以下步骤：
S1、枚举状态寄存器的数据保护位的所有组合，获取每种组合中数据保护位保护的具体区域地址；
其中，状态寄存器又名条件码寄存器，具有若干用于体现或存放信息的状态位，数据保护位由于状态寄存器的状态位构成；由于状态寄存器的数据保护位的组合是固定的，因此，可枚举出现有NOR Flash中的状态寄存器的数据保护位的所有组合，即可通过枚举的方式获取NOR Flash中状态寄存器的所有固定组合。
具体地，获取每种组合中数据保护位保护的具体区域地址，可确保数据保护位对应保护的具体区域地址为目标NOR Flash中由对应组合保护的具体区域地址。
S2、设计验证范式，根据验证范式循环遍历每种组合生成对应的测试用例；
具体地，基于数据保护位的组合形式结合相应数据保护位组合所保护的具体区域地址，由于组合和组合所保护的具体地址为一一对应关系，因此可设计验证范式以遍历组合生成测试用例。
更具体地，测试用例包含用于投入仿真测试中使用的组合信息和用于判断结果的目标地址信息。
更具体地，组合信息基于数据保护位的组合形式设定，目标地址信息基于对应组合保护的具体区域地址设定。
S3、仿真遍历每个测试用例获取报告文件，并根据报告文件校验待测芯片中状态寄存器的数据保护位。
具体地，逐个将测试用例进行仿真测试，仿真出对应于测试用例的数据保护位组合形式的组合信息，然后通过检查目标地址信息中写入和擦除算法执行情况是否与预期关系一致，若一致则即表明当前组合信息中的数据保护位组合与其对应的地址起到保护作用。
本申请实施例的一种数据保护位的验证方法，通过枚举状态寄存器的数据保护位的所有组合结合获取每种组合中数据保护位保护的具体区域地址，来构建可用于验证的测试用例，然后通过范式遍历数据保护位生成验证测试用例并通过仿真获取报告文件，基于报告文件即可校验状态寄存器的数据保护位，该方法适用于不同内存大小的NOR Flash数据保护位的验证，验证过程简单便捷，且覆盖范围广，可高效、准确地验证目标NOR Flash的数据保护位。
更具体地，范式是指一个领域中主流的行事套路，其包括理念和方法两部分。在本实施例中，指的是基于数据保护位的组合和地址设计的一种验证思路和具体验证方法——数据保护位的每种组合所保护的具体区域地址的写保护关系，即具体区域地址使用状态与对应数据保护位的关系,即定义数据保护位组合与对应具体区域地址是否可进行读写的关系。
具体地，范式可预先设定，并写入验证脚本中。
在一些优选的实施方式中，步骤S3中的数据保护位验证成功的条件为：数据保护位的组合所保护的区域不可执行写入和擦除操作，数据保护位的组合未保护的区域可执行写入和擦除操作。
因此，满足范式的验证结果为：数据保护位的组合所保护的区域不可执行写入和擦除操作，数据保护位的组合未保护的区域可执行写入和擦除操作；同理，不满足范式的验证结果为：对数据保护位的组合所保护的区域可执行写入和擦除操作，和/或对数据保护位的组合未保护的区域不可执行写入和擦除操作。
具体地，满足范式的验证结果的测试用例表明验证的NOR Flash的数据保护位组合起到数据保护作用；因此，基于范式验证可快速生成测试用例，基于仿真测试用例的结果可快速校验NOR Flash的数据保护位是否保护其对应的具体区域地址，此外，同时验证保护区域和未保护区域的写入、擦除情况，可有效保证数据保护位验证准确性。
在一些优选的实施方式中，步骤S3中仿真遍历每个测试用例后，报告文件基于仿真结果生成。
具体地，每个报告文件对应于每个测试用例，可通过设置编号进行记录，如一组测试用例编号为text1，报告文件自动生成编号text1_report，利仿真结果的分类整理，也利于后续验证处理，使得验证过程更规范、有序。
更具体地，报告文件包含有可用于范式验证的测试数据，还可包含对应数据保护位组合形式、状态以及数据保护位对应应该保护的具体区域地址，若报告文件包含这些数据，则结果输出时，可直接从报告文件中校验数据保护位，而无需再次匹配测试用例提取数据保护位。
在一些优选的实施方式中，报告文件中包含关于数据保护位的组合所保护的区域是否可执行写入和擦除操作的第一操作信息，以及关于数据保护位的组合未保护的区域是否可执行写入和擦除操作的第二操作信息。
具体地，校验过程中可同时或不同时地通过报告文件来验证第一操作信息和第二操作信息是否符合数据保护位和地址的对应关系。
在本实施例中，优选为先验证第一操作信息，再验证第二操作信息；若验证第一操作信息不符合数据保护位组合和地址的关系（即数据保护位所保护的区域可执行写入和擦除操作），则跳过第二操作信息的验证，可有效提高验证速度。
在一些优选的实施方式中，若测试用例的报告文件符合第一操作信息结果为是和/或第二操作信息结果为否时，即表明当前测试用例的地址对应的数据保护位组合没有起到保护作用，发布修改设计提示。
具体地，测试用例不能通过仿真校验，则表明测试用例中存在错误数据，其来源一般为获取每种组合中数据保护位保护的具体区域地址出错，因此需发布修改设计提示，由设计人员修改设计或再次录入准确的具体区域地址。
在一些优选的实施方式中，数据保护位保护的具体区域地址通过NOR Flash的设计规格书获取，并写入相应测试用例中。
具体地，NOR Flash的设计规格书中包含数据保护位组合所对应保护的具体区域地址，本申请实施例应用在不同规格的NOR Flash时，仅需从对应的NOR Flash的设计规格书查找对应数据保护位组合所对应保护的具体区域地址即可完成获取过程；本申请实施例的方法针对不同规格的NOR Flash使用时，获取对应数据保护位组合所对应保护的具体区域地址即可重复使用，无需重新设计验证逻辑，具有操作便捷、适用范围广、可重用性高的特点。
本申请实施例的一种数据保护位的验证方法，通过枚举数据保护位的所有组合并获取每种组合所保护的具体区域地址，根据验证范式来遍历生成可用于验证的测试用例，然后通过测试用例的仿真生成的报告文件来校验状态寄存器的数据保护位，可通用于不同内存大小的NOR Flash数据保护位的验证获取，验证过程简单、便捷、高效。
第二方面，请参照图3，图3是本申请一些实施例中提供的一种数据保护位的验证装置，用于验证NOR Flash的数据保护位，包括：
枚举模块，用于枚举状态寄存器的数据保护位的所有组合；
获取模块，用于数据保护位保护的具体区域地址；
用例生成模块，用于设计验证范式并根据验证范式循环遍历每种组合生成测试用例；
仿真验证模块，用于仿真验证待测芯片中状态寄存器的数据保护位；
获取模块获取枚举模块枚举的每种组合中的数据保护位保护的具体区域地址，用例生成模块结合枚举模块枚举的组合、获取模块获取的数据保护位保护的具体区域地址并基于验证范式生成相应的与组合数量一致的测试用例，仿真测试模块通过仿真遍历每个测试用例以生成报告文件并基于报告文件校验待测芯片中状态寄存器的数据保护位。
本申请实施例的一种数据保护位的验证装置，通过枚举模块枚举数据保护位的所有组合并通过获取模块获取每种组合所保护的具体区域地址，再通过用例生成模块构建可用于验证的测试用例，然后通过仿真验证模块范式验证测试用例的仿真结果即可获取状态寄存器的数据保护位，可通用于不同内存大小的NOR Flash数据保护位的验证，验证过程简单、便捷、高效。
在一些优选的实施方式中，获取模块为写入器，设计人员可通过获取模块将地址信息写入至验证装置中。
在一些优选的实施方式中，仿真验证模块包括：
仿真模块，用于根据测试用例进行仿真并生成仿真结果；
报告模块，用于根据仿真模块的仿真结果生成报告文件；
验证分析模块，用于验证分析报告模块生成的报告文件以校验待测芯片中状态寄存器的数据保护位。
具体地，仿真模块遍历测试用例数据进行仿真测试，测试完成后通过报告模块生成相应的报告文件，验证分析模块对报告文件进行校验，即可判断对应测试用例中数据保护位是否对保护地址起到保护作用。
第三方面，请参照图4，图4为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当计算设备运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面，本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种数据保护位的验证方法，用于验证NOR Flash的数据保护位，其特征在于，所述方法包括以下步骤：
S1、枚举状态寄存器的数据保护位的所有组合，获取每种组合中数据保护位保护的具体区域地址；
S2、设计验证范式，根据验证范式循环遍历每种组合生成对应的测试用例；
S3、仿真遍历每个测试用例生成报告文件，并根据报告文件校验待测芯片中状态寄存器的数据保护位。
2.根据权利要求1所述的一种数据保护位的验证方法，其特征在于，步骤S3中的数据保护位验证成功的条件为：数据保护位的组合所保护的区域不可执行写入和擦除操作，数据保护位的组合未保护的区域可执行写入和擦除操作。
3.根据权利要求1所述的一种数据保护位的验证方法，其特征在于，步骤S3中仿真遍历每个测试用例后，所述报告文件基于仿真结果生成。
4.根据权利要求1所述的一种数据保护位的验证方法，其特征在于，所述报告文件中包含关于数据保护位的组合所保护的区域是否不可执行写入和擦除操作的第一操作信息，以及关于数据保护位的组合未保护的区域是否可执行写入和擦除操作的第二操作信息。
5.根据权利要求4所述的一种数据保护位的验证方法，其特征在于，若有测试用例的报告文件符合第一操作信息结果为是和/或第二操作信息结果为否时，发布修改设计提示。
6.根据权利要求1所述的一种数据保护位的验证方法，其特征在于，数据保护位保护的具体区域地址通过NOR Flash的设计规格书获取，并写入相应测试用例中。
7.一种数据保护位的验证装置，用于验证NOR Flash的数据保护位，其特征在于，包括：
枚举模块，用于枚举状态寄存器的数据保护位的所有组合；
获取模块，用于获取数据保护位保护的具体区域地址；
用例生成模块，用于设计验证范式并根据验证范式循环遍历每种组合生成测试用例；
仿真验证模块，用于仿真验证待测芯片中状态寄存器的数据保护位；
所述获取模块获取枚举模块枚举的每种组合中的数据保护位保护的具体区域地址，所述用例生成模块结合枚举模块枚举的组合、获取模块获取的数据保护位保护的具体区域地址并基于验证范式生成相应的与组合数量一致的测试用例，所述仿真测试模块通过仿真遍历每个测试用例以生成报告文件并基于报告文件校验待测芯片中状态寄存器的数据保护位。
8.根据权利要求7所述的一种数据保护位的验证装置，其特征在于，所述仿真验证模块包括：
仿真模块，用于根据测试用例进行仿真并生成仿真结果；
报告模块，用于根据仿真模块的仿真结果生成报告文件；
验证分析模块，用于验证分析报告模块生成的报告文件以校验待测芯片中状态寄存器的数据保护位。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-6任一所述方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-6任一所述方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110729053.7A CN113407453A (zh) | 2021-06-29 | 2021-06-29 | 数据保护位的验证方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110729053.7A CN113407453A (zh) | 2021-06-29 | 2021-06-29 | 数据保护位的验证方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113407453A true CN113407453A (zh) | 2021-09-17 |
Family
ID=77680287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110729053.7A Pending CN113407453A (zh) | 2021-06-29 | 2021-06-29 | 数据保护位的验证方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113407453A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105279094A (zh) * | 2014-06-09 | 2016-01-27 | 中兴通讯股份有限公司 | NAND Flash操作处理方法、装置及逻辑器件 |
| KR20170051124A (ko) * | 2015-10-30 | 2017-05-11 | 삼성전자주식회사 | 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 |
| US20180032394A1 (en) * | 2016-07-28 | 2018-02-01 | Qualcomm Incorporated | Systems and methods for implementing error correcting code regions in a memory |
| CN112363909A (zh) * | 2020-09-17 | 2021-02-12 | 南京国电南自电网自动化有限公司 | 一种继电保护装置中文件***可靠性的自动测试方法 |
| CN112825098A (zh) * | 2019-11-21 | 2021-05-21 | 杭州海康威视数字技术股份有限公司 | 数据保护方法、装置、计算设备及存储介质 |
| CN112927743A (zh) * | 2019-12-05 | 2021-06-08 | 北京兆易创新科技股份有限公司 | 存储单元的擦除验证方法、装置、计算机设备及存储介质 |
-
2021
- 2021-06-29 CN CN202110729053.7A patent/CN113407453A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105279094A (zh) * | 2014-06-09 | 2016-01-27 | 中兴通讯股份有限公司 | NAND Flash操作处理方法、装置及逻辑器件 |
| KR20170051124A (ko) * | 2015-10-30 | 2017-05-11 | 삼성전자주식회사 | 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 |
| US20180032394A1 (en) * | 2016-07-28 | 2018-02-01 | Qualcomm Incorporated | Systems and methods for implementing error correcting code regions in a memory |
| CN112825098A (zh) * | 2019-11-21 | 2021-05-21 | 杭州海康威视数字技术股份有限公司 | 数据保护方法、装置、计算设备及存储介质 |
| CN112927743A (zh) * | 2019-12-05 | 2021-06-08 | 北京兆易创新科技股份有限公司 | 存储单元的擦除验证方法、装置、计算机设备及存储介质 |
| CN112363909A (zh) * | 2020-09-17 | 2021-02-12 | 南京国电南自电网自动化有限公司 | 一种继电保护装置中文件***可靠性的自动测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 孙甜: "双模式Nor Flash的验证及仿真模型设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》, pages 36 - 69 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
| US20120185669A1 (en) | Program inspection method and non-transitory, computer readable storage medium storing inspection program | |
| JP3822044B2 (ja) | 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 | |
| JP6976064B2 (ja) | モデルチェックのためのデータ構造抽象化 | |
| CN114817015A (zh) | 测试用例的覆盖率统计方法、装置、电子设备及存储介质 | |
| JPH07306922A (ja) | Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法 | |
| CN107272441B (zh) | 用于监控错误的方法和用于监控错误的数据处理装置 | |
| CN109445691A (zh) | 一种提高ftl算法开发和验证效率的方法及装置 | |
| CN103365772B (zh) | 软件测试自动评价装置以及方法 | |
| CN111680463A (zh) | 一种文件检查方法和装置 | |
| US11868465B2 (en) | Binary image stack cookie protection | |
| CN114283868A (zh) | 闪存芯片的可靠性测试方法、装置、电子设备及存储介质 | |
| CN110765008B (zh) | 一种数据处理方法及装置 | |
| CN117094269A (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| CN115599618B (zh) | 寄存器动态改配验证方法、装置、存储介质和处理器 | |
| CN113407453A (zh) | 数据保护位的验证方法、装置、电子设备及存储介质 | |
| CN112463633B (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
| CN112463042B (zh) | 一种数据卷导入数据校验方法、装置、终端及存储介质 | |
| CN112464500B (zh) | 备份cell替换电路验证方法、装置、存储介质和终端 | |
| US10503854B1 (en) | Method and system for generating validation tests | |
| CN112527657B (zh) | 单元测试中自动插桩的方法及设备 | |
| CN112464498B (zh) | 一种存储器的真实建模验证方法、装置、存储介质和终端 | |
| CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 | |
| CN116861829B (zh) | 用于定位逻辑***设计中错误的方法、电子设备 | |
| CN112464499B (zh) | 非易失芯片擦写数据检查方法、装置、存储介质和终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |