CN113394114A - 一种芯片的封装方法、一种芯片及电子器件 - Google Patents

一种芯片的封装方法、一种芯片及电子器件 Download PDF

Info

Publication number
CN113394114A
CN113394114A CN202010164755.0A CN202010164755A CN113394114A CN 113394114 A CN113394114 A CN 113394114A CN 202010164755 A CN202010164755 A CN 202010164755A CN 113394114 A CN113394114 A CN 113394114A
Authority
CN
China
Prior art keywords
chip
lead frame
emitter
power semiconductor
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010164755.0A
Other languages
English (en)
Inventor
江伟
史波
曾丹
敖利波
肖婷
曹俊
马颖江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202010164755.0A priority Critical patent/CN113394114A/zh
Publication of CN113394114A publication Critical patent/CN113394114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)

Abstract

本申请涉及智能功率模块技术领域，公开了一种芯片的封装方法、一种芯片及电子器件，封装方法包括：提供已切割的晶圆以制备功率半导体芯片，功率半导体芯片包括栅极、第一发射极和第二发射极；在栅极和第一发射极表面贴附高温胶膜；将功率半导体芯片安装于电子封装基板上；将电子封装基板与导线框架进行组装，实现各部件之间的电连接；在导线框架上安装驱动控制芯片，并实现电连接；去除高温胶膜；实现驱动控制芯片的驱动电极与栅极的连接、以及第一发射极与导线框架的连接；进行塑封、后固化、去胶、电镀以及切筋。本申请公开的封装方法，够防止导线框架与芯片结合过程中产生的污染栅极问题，增强了栅极焊线的可靠性。

Description

一种芯片的封装方法、一种芯片及电子器件
技术领域
本申请涉及智能功率模块技术领域，特别涉及一种芯片的封装方法、一种芯片及电子器件。
背景技术
智能功率模块不仅把功率开关器件和驱动电路集成在一起，而且还内藏有过电压、过电流和过热等故障检测电路，并可将检测信号送到CPU。它由高速低功耗的管芯和优化的门极驱动电路以及快速保护电路构成，即使发生负载事故或使用不当，也可保证智能功率模块自身不受损坏。随着功率器件电流密度的进一步增加，对器件及模块的散热能力提出了更高的要求，且市场对产品日益轻、薄、短、小和低价化要求，对功率器件或模块小型化带来更大的挑战。
在智能功率模块中，为了提高模块散热能力和过流能力，将铝线换成铜框架连接成为趋势，不仅降低了铝线冷压焊工艺打坏芯片的风险，而且封装效率及可靠性方面都得到提高。由于智能功率模块含驱动IC芯片，在驱动IGBT(连接栅极)需要高速及可靠性，目前基本采用金线或铜线热压焊工艺。在芯片表面使用结合材与铜框架高温结合过程中，会有污染物飞溅到栅极，另外使用药水清洗的过程中，也有可能产生二次污染，造成智能功率模块质量下降。
发明内容
本发明提供了一种芯片的封装方法，能够防止导线框架与芯片结合过程中产生的污染栅极问题，增强栅极焊线的可靠性。
为了达到上述目的，本申请提供一种芯片的封装方法，包括：
提供已切割的晶圆以制备功率半导体芯片，所述功率半导体芯片包括栅极、第一发射极和第二发射极；
在所述栅极和所述第一发射极表面贴附高温胶膜；
将所述功率半导体芯片安装于电子封装基板上；
将所述电子封装基板与导线框架进行组装，实现所述电子封装基板与所述功率半导体芯片之间的电连接、所述电子封装基板与所述导线框架之间的电连接以及所述功率半导体芯片与所述导线框架之间的电连接；
在所述导线框架上安装驱动控制芯片，并实现所述驱动控制芯片与所述导线框架之间的电连接；
去除所述栅极和所述第一发射极上的高温胶膜；
在所述电子封装基板与所述导线框架之间焊接金属引线以实现所述驱动控制芯片的驱动电极与所述栅极的连接、以及实现所述第一发射极与所述导线框架的连接；
对所述电子封装基板以及所述导线框架进行塑封、后固化、去胶、电镀以及切筋。
上述封装方法，在将功率半导体芯片安装到电子封装基板上之前，在栅极和第一发射极的表面贴附高温胶膜，当电子封装基板与导线框架进行组装并实现电连接时，该高温胶膜能够保证栅极以及第一发射极在安装导线框架以及高温回流过程中不被污染，且完成电连接后去除高温胶膜，从而增强了栅极焊线的可靠性，保证了产品的可靠性。
此外，由于上述封装方法中采用了导线框架与电子封装基板的组装，使得芯片表面互联使用导线框架，替代了铝线，能够使得芯片的散热效果更好，还可提升芯片的可靠性以及电流密度；且通过金属引线实现驱动控制芯片的驱动电极与栅极之间的连接以及第一发射极与导线框架之间的连接，技术简单可靠，易实现，还可保证良好的连接。
因此，本发明提供的封装方法，通过在栅极和第一发射极上覆盖高温胶膜，防止了导线框架与电子封装基板组装过程中产生的污染栅极问题，增强了栅极焊线的可靠性；除此之外，还提升了芯片的散热能力、可靠性以及电流密度。
优选地，所述实现所述电子封装基板与所述功率半导体芯片之间的电连接、所述电子封装基板与所述导线框架之间的电连接以及所述功率半导体芯片与所述导线框架之间的电连接包括：
在所述电子封装基板与所述功率半导体芯片之间印刷结合材；
在每一个所述功率半导体芯片上的所述第二发射极上印刷结合材；
在所述电子封装基板与所述导线框架连接的部分印刷结合材；
对所述结合材进行高温回流固化。
优选地，所述实现所述驱动控制芯片与所述导线框架之间的电连接，包括：
在所述导线框架与所述驱动控制芯片之间印刷结合材，并对所述结合材进行高温回流固化。
优选地，所述电子封装基板上设有凹槽，当所述电子封装基板与所述导线框架组装时，将所述导线框架的管脚嵌入所述凹槽中。
优选地，所述去除所述栅极和所述第一发射极上的高温胶膜，包括：
利用紫外光线照射所述栅极和所述第一发射极上贴附的高温胶膜；
通过吸嘴吸附所述栅极和所述第一发射极上贴附的高温胶膜。
优选地，本申请还提供一种芯片，包括垂直互联的电子封装基板和导线框架，其中：
所述电子封装基板与所述导线框架之间电连接；
所述电子封装基板上安装有多个功率半导体芯片，每一个所述功率半导体芯片包括：栅极、第一发射极和第二发射极，且每一个所述功率半导体芯片与所述电子封装基板之间电连接；
所述导线框架上安装有多个驱动控制芯片，每一个所述驱动控制芯片与所述导线框架之间电连接；
每一个所述驱动控制芯片的驱动电极与对应的所述功率半导体芯片上的栅极之间通过金属引线连接。
优选地，所述栅极的表面钝化层材料和所述第一发射极的表面钝化层材料为铝或铝合金，所述第二发射极的表面钝化层材料为银或银合金。
优选地，所述电子封装基板和所述导线框架具有塑封层，所述塑封层的材料为环氧树脂。
优选地，所述电子封装基板为覆铜陶瓷基板。
优选地，本申请还提供一种电子器件，包括上述任一项所述的芯片。
附图说明
图1为本申请中芯片的封装方法的一种步骤流程示意图；
图2为本申请中芯片的一种截面结构示意图；
图3为本申请中芯片切筋之前的一种俯视结构示意图；
图4为本申请中芯片切筋之后的一种俯视结构示意图；
图5为本申请中功率半导体芯片未贴附高温胶膜的俯视结构示意图；
图6为本申请中功率半导体芯片贴附高温胶膜的俯视结构示意图。
图中：
1-电子封装基板；2-导线框架；3-功率半导体芯片；31-栅极；32-第一发射极；33-第二发射极；4-驱动控制芯片；5-金属引线；6-结合材；7-凹槽；8-环氧树脂；9-高温胶膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1结合图3及图5-图6所示，本申请提供了一种芯片的封装方法，用于解决导线框架2与芯片结合过程中产生的污染栅极31问题，其具体步骤如下：
S1：提供已切割的晶圆以制备功率半导体芯片3，功率半导体芯片3包括栅极31、第一发射极32和第二发射极33；
S2：在栅极31和第一发射极32表面贴附高温胶膜9；
S3：将功率半导体芯片3安装于电子封装基板1上；
S4：将电子封装基板1与导线框架2进行组装，实现电子封装基板1与功率半导体芯片3之间的电连接、电子封装基板1与导线框架2之间的电连接以及功率半导体芯片3与导线框架2之间的电连接；
S5：在导线框架2上安装驱动控制芯片4，并实现驱动控制芯片4与导线框架2之间的电连接；
S6：去除栅极31和第一发射极32上的高温胶膜9；
S7：在电子封装基板1与导线框架2之间焊接金属引线5以实现驱动控制芯片4的驱动电极与栅极31的连接、以及实现第一发射极32与导线框架2的连接；
S8：对电子封装基板1以及导线框架2进行塑封、后固化、去胶、电镀以及切筋。
上述芯片包括功率半导体芯片3和驱动控制芯片4，功率半导体芯片3安装于电子封装基板1上，驱动控制芯片4安装于导线框架2上，在电子封装基板1与导线框架2组装并实现电性能连接以实现芯片的封装，为了实现这一过程，首先在功率半导体芯片3安装到电子封装基板1之前，将功率半导体芯片3上的栅极31和第一发射极32贴附高温胶膜9，能够保证在组装和实现电性能连接的过程中栅极31不会被污染，当实现组装和电性能连接后，去除高温胶膜9，不会影响芯片的正常使用。上述封装方法，通过栅极31覆盖高温胶膜9工艺防止了导线框架2与电子封装基板1结合过程中产生的污染栅极31问题，增强栅极31焊线的可靠性。
此外，由于上述封装方法中采用了导线框架2与电子封装基板1的组装，使得芯片表面互联使用导线框架2，替代了铝线，能够使得芯片的散热效果更好，还可提升芯片的可靠性以及电流密度。且通过金属引线5实现驱动控制芯片4的驱动电极与栅极31之间的连接以及第一发射极32与导线框架2之间的连接，技术简单可靠，易实现，还可保证良好的连接。
具体地，为了实现电子封装基板1与功率半导体芯片3之间的电连接、电子封装基板1与导线框架2之间的电连接以及功率半导体芯片3与导线框架2之间的电连接，可采用以下方法：
在功率半导体芯片3安装到电子封装基板1上之前，在电子封装基板1上印刷结合材6，再将功率半导体芯片3安装到电子封装基板1上；之后在第二发射极33上印刷结合材6；再将导线框架2安装到电子封装基板1上；之后再导线框架2与电子封装基板1连接的部分印刷结合材6；之后进行对结合材6的高温固化，以实现各部件之间的电性连接。
同理，为了实现驱动控制芯片4与导线框架2之间的电性连接，可在上述结合材6高温固化后，在导线框架2安装驱动控制芯片4的部位印刷结合材6，并将驱动控制芯片4安装于导线框架2上，再进行结合材6的高温固化，以实现驱动控制芯片4与导线框架2之间的电性连接。
进一步地，上述电子封装基板1上设有凹槽7，当电子封装基板1与导线框架2组装时，将导线框架2的管脚嵌入该凹槽7中，可保证电子封装基板1与导线框架2之间的平行，可防止因电子封装基板1倾斜而导致的散热面的树脂溢胶问题，保证更好的散热功能。
具体地，当去除栅极31和第一发射极32上的高温胶膜9时，该步骤包括：利用紫外光线照射栅极31和第一发射极32上贴附的高温胶膜9，然后通过吸嘴吸附栅极31和第一发射极32上贴附的高温胶膜9，该步骤简单可靠，便于实施。
基于同一发明思路，如图2以及图4所示，本申请还提供一种通过上述封装方法制备而成的芯片，该芯片包括垂直互联的电子封装基板1和导线框架2，其中，电子封装基板1与导线框架2之间电连接；电子封装基板1上安装有多个功率半导体芯片3，每一个功率半导体芯片3包括：栅极31、第一发射极32和第二发射极33，且每一个功率半导体芯片3与电子封装基板1之间电连接；导线框架2上安装有多个驱动控制芯片4，每一个驱动控制芯片4与导线框架2之间电连接；每一个驱动控制芯片4的驱动电极与对应的功率半导体芯片3上的栅极31之间通过金属引线5连接。
上述芯片，包括功率半导体芯片3和驱动控制芯片4，通过芯片以电子封装基板1加导线框架2垂直互联结构，电子封装基板1为功率半导体芯片3的载体，导线框架2为驱动控制芯片4的载体，且导线框架2不仅实现了功率半导体芯片3的电性能连接，还可实现芯片高散热的性能。
此外，上述芯片通过本申请中的封装方法制备而成，通过印刷结合材6，高温固化的方法以实现功率半导体芯片3与电子封装基板1之间的电性连接、功率半导体芯片3与导线框架2之间的电性连接以及导线框架2管脚与电子封装基板1之间的电性连接，在此过程中避免了污染栅极31，增强了栅极31焊线的可靠性。
具体地，上述功率半导体芯片3所包括的栅极31的表面钝化层材料以及第一发射极32的表面钝化层材料为铝或铝合金，由于铝材料易被腐蚀，因此，通过贴附高温胶膜9的方法来实现芯片的封装，很好地避免了组装过程中产生的污染栅极31的问题，增强了栅极31焊线的可靠性；第二发射极33的表面钝化层材料为银或银合金，便于与结合材6连接。
进一步地，上述芯片在塑封时，采用了环氧树脂8，环氧树脂8在高温固化后，使得环氧树脂8胶膜充分反应，降低了内应力以及提高了树脂硬度，且环氧树脂8在熔融状态下将芯片及内部结构包裹起来，提供物理和电气保护，可有效防止外部环境的冲击。需要说明的是，电子封装基板1的背面不需要包裹环氧树脂8。
进一步地，上述芯片的电子封装基板1采用覆铜陶瓷基板，该基板具有高导热、高电绝缘、低膨胀、高导电性和有优异的焊接性等优点，能够更好地保证芯片的产品稳定性。
基于同一发明思路，本申请还提供了一种电子器件，包括上述芯片，由于上述芯片具有良好的散热性能以及过电流能力，提升了可靠性，保证了电子器件的功能稳定性。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种芯片的封装方法，其特征在于，包括：
提供已切割的晶圆以制备功率半导体芯片，所述功率半导体芯片包括栅极、第一发射极和第二发射极；
在所述栅极和所述第一发射极表面贴附高温胶膜；
将所述功率半导体芯片安装于电子封装基板上；
将所述电子封装基板与导线框架进行组装，实现所述电子封装基板与所述功率半导体芯片之间的电连接、所述电子封装基板与所述导线框架之间的电连接以及所述功率半导体芯片与所述导线框架之间的电连接；
在所述导线框架上安装驱动控制芯片，并实现所述驱动控制芯片与所述导线框架之间的电连接；
去除所述栅极和所述第一发射极上的高温胶膜；
在所述电子封装基板与所述导线框架之间焊接金属引线以实现所述驱动控制芯片的驱动电极与所述栅极的连接、以及实现所述第一发射极与所述导线框架的连接；
对所述电子封装基板以及所述导线框架进行塑封、后固化、去胶、电镀以及切筋。
2.根据权利要求1所述的芯片的封装方法，其特征在于，所述实现所述电子封装基板与所述功率半导体芯片之间的电连接、所述电子封装基板与所述导线框架之间的电连接以及所述功率半导体芯片与所述导线框架之间的电连接包括：
在所述电子封装基板与所述功率半导体芯片之间印刷结合材；
在每一个所述功率半导体芯片上的所述第二发射极上印刷结合材；
在所述电子封装基板与所述导线框架连接的部分印刷结合材；
对所述结合材进行高温回流固化。
3.根据权利要求1所述的芯片的封装方法，其特征在于，所述实现所述驱动控制芯片与所述导线框架之间的电连接，包括：
在所述导线框架与所述驱动控制芯片之间印刷结合材，并对所述结合材进行高温回流固化。
4.根据权利要求1所述的芯片的封装方法，其特征在于，所述电子封装基板上设有凹槽，当所述电子封装基板与所述导线框架组装时，将所述导线框架的管脚嵌入所述凹槽中。
5.根据权利要求1所述的芯片的封装方法，其特征在于，所述去除所述栅极和所述第一发射极上的高温胶膜，包括：
利用紫外光线照射所述栅极和所述第一发射极上贴附的高温胶膜；
通过吸嘴吸附所述栅极和所述第一发射极上贴附的高温胶膜。
6.一种如权利要求1-5任一项所述的封装方法制备的芯片，其特征在于，包括垂直互联的电子封装基板和导线框架，其中：
所述电子封装基板与所述导线框架之间电连接；
所述电子封装基板上安装有多个功率半导体芯片，每一个所述功率半导体芯片包括：栅极、第一发射极和第二发射极，且每一个所述功率半导体芯片与所述电子封装基板之间电连接；
所述导线框架上安装有多个驱动控制芯片，每一个所述驱动控制芯片与所述导线框架之间电连接；
每一个所述驱动控制芯片的驱动电极与对应的所述功率半导体芯片上的栅极之间通过金属引线连接。
7.根据权利要求6所述的芯片，其特征在于，所述栅极的表面钝化层材料和所述第一发射极的表面钝化层材料为铝或铝合金，所述第二发射极的表面钝化层材料为银或银合金。
8.根据权利要求6所述的芯片，其特征在于，所述电子封装基板和所述导线框架具有塑封层，所述塑封层的材料为环氧树脂。
9.根据权利要求6所述的芯片，其特征在于，所述电子封装基板为覆铜陶瓷基板。
10.一种电子器件，其特征在于，包括如权利要求6-9任一项所述的芯片。
CN202010164755.0A 2020-03-11 2020-03-11 一种芯片的封装方法、一种芯片及电子器件 Pending CN113394114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010164755.0A CN113394114A (zh) 2020-03-11 2020-03-11 一种芯片的封装方法、一种芯片及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010164755.0A CN113394114A (zh) 2020-03-11 2020-03-11 一种芯片的封装方法、一种芯片及电子器件

Publications (1)

Publication Number Publication Date
CN113394114A true CN113394114A (zh) 2021-09-14

Family

ID=77615302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010164755.0A Pending CN113394114A (zh) 2020-03-11 2020-03-11 一种芯片的封装方法、一种芯片及电子器件

Country Status (1)

Country Link
CN (1) CN113394114A (zh)

Similar Documents

Publication Publication Date Title
US10607957B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN110785838B (zh) 具有暴露的端子区域的树脂封装功率半导体模块
CN105826209B (zh) 一种封装结构及其制造方法
CN111599696A (zh) 半导体模块封装方法及半导体模块
US10937767B2 (en) Chip packaging method and device with packaged chips
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN112885804A (zh) 贴片式光伏旁路模块及其封装工艺
US20130228909A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN211350580U (zh) 一种芯片及电子器件
CN113394114A (zh) 一种芯片的封装方法、一种芯片及电子器件
CN213635958U (zh) 复合封装结构及复合封装结构模块
CN112582386B (zh) 功率模块及其制备方法、电器设备
CN114666975A (zh) 一种半导体电路结构及其制造方法
CN212113705U (zh) 一种功率半导体模块
CN112420649B (zh) 芯片封装结构及电子产品
JP2003218306A (ja) 半導体装置およびその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
CN219958979U (zh) 侧向设置散热片的芯片封装结构
CN116741766B (zh) 一种智能功率模块装置的制造方法
JPH08505266A (ja) 配置可能接着剤によりシールされた電子パッケージ
CN115050656B (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法
CN210628290U (zh) 功率模块及电器设备
CN114666974A (zh) 一种半导体电路及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination