CN113328751A - 一种混合交替采样*** - Google Patents

一种混合交替采样*** Download PDF

Info

Publication number
CN113328751A
CN113328751A CN202110514246.0A CN202110514246A CN113328751A CN 113328751 A CN113328751 A CN 113328751A CN 202110514246 A CN202110514246 A CN 202110514246A CN 113328751 A CN113328751 A CN 113328751A
Authority
CN
China
Prior art keywords
sampling
qiadc
sub
clock
subsystems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110514246.0A
Other languages
English (en)
Other versions
CN113328751B (zh
Inventor
赵贻玖
庄怡
郑彦泽
王厚军
蒋冬宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110514246.0A priority Critical patent/CN113328751B/zh
Publication of CN113328751A publication Critical patent/CN113328751A/zh
Application granted granted Critical
Publication of CN113328751B publication Critical patent/CN113328751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种混合交替采样***，采用多个QIADC子***(量化交替采样子***)基于时间交替采样方式构建。本发明中ADC数量N一定情况下，通过改变混合交替采样***通道数量能够实现采样率和分辨率可配置。同时本发明通道数量、QIADC子***的ADC数量根据输入信号的噪声方差确定，这样提供了最适合的采样率和分辨率，解决了采样***精度受限的问题，在不影响***整体结构的基础上，能够充分利用硬件资源，提高了采样***的采样性能，具有配置方法简单、采样性能好的特点。

Description

一种混合交替采样***
技术领域
本发明属于并行交替采样技术领域，更为具体地讲，涉及一种混合交替采样***。
背景技术
并行交替采样技术是一种有效提升采样***性能的采样方法，适用于多通道采样***。并行交替采样技术主要有两种：时间交替采样技术(Time-Interleaved ADC，简称TIADC)和量化交替采样技术(Quantization-Interleaved ADC，简称QIADC)。时间交替采样技术将满足奈奎斯特采样定理的高速采样时钟等分频成多个子时钟对输入信号进行并行采样，且保证每两个相邻子时钟之间的相位差均等，然后将每个通道采样到的数据进行交替式整合即可实现采样率的提升。量化交替采样技术原理框图如图1所示，采样***中每个通道对输入信号x进行不同程度的偏移，相邻两个通道之间依次偏移△，然后由Q片ADC对输入信号进行同步采样，然后将每个通道采样到的数据直接相加得到结果，这样可实现分辨率的提升。
实际采样***中不可避免的存在着输入噪声和量化噪声。由于提高采样率能够降低输入噪声，提高分辨率能够降低量化噪声，因此，必须在采样率和分辨率之间进行一定的权衡。
发明内容
针对不同输入信噪比的信号，为了提高信号重构精度以及采样***的性能，本发明提供了一种基于时间交替采样和量化交替采样的混合交替采样***，通过配置采样***的通道数量，实现采样率和分辨率可重构，在不影响***整体结构的基础上，提高了采样***的采样性能。
为实现上述发明目的，本发明混合交替采样***，其特征在于，包括：
M个QIADC子***，每个QIADC子***由Q个通道(ADC)组成，按照量化交替采样方式对输入信号x进行采样，其中，第一个、第二个、第三个、…、第M个QIADC子***采样输出为数据y1、y2、y3、…、yM；
一采样时钟产生和分配网络，用于产生M个子时钟，两个相邻子时钟之间的相位差为2π/M，其中，第一个子时钟的相位为0，第二个子时钟的相位为2π/M，第三个子时钟的相位为4π/M，…，第M个子时钟的相位为2π(M-1)/M，并分别作为第一个、第二个、第三个，…，第M个QIADC子***的采样时钟，使M个QIADC子***构成一个TIADC***；
一数据接收和拼接模块，用于M个QIADC子***采样输出的数据y1、y2、y3、…、yM的接收，并按时间先后进行拼接，得到采样数据y；
在混合交替采样***使用的ADC数量N一定的情况下，QIADC子***的个数M(即整个混合交替采样***的通道数量)以及每个QIADC子***的ADC数量Q根据以下准则确定：
Figure BDA0003061448660000021
Q＝N/M
其中，Round为四舍五入取整函数，σ2为输入信号的噪声方差，b为QIADC子***输出的采样数据的位数，Vref是量化参考电压。
本发明的发明目的是这样实现的：
本发明对多个QIADC子***(量化交替采样子***)，基于时间交替采样方式构建一个TIADC***(时间交替采样***)，从而形成本发明的基于时间交替采样和量化交替采样的混合交替采样***。本发明中ADC数量N一定情况下，通过改变混合交替采样***通道数量能够实现采样率和分辨率可配置。同时本发明通道数量、QIADC子***的ADC数量根据输入信号的噪声方差确定，这样提供了最适合的采样率和分辨率，解决了采样***精度受限的问题，在不影响***整体结构的基础上，能够充分利用硬件资源，提高了采样***的采样性能，具有配置方法简单、采样性能好的特点。
附图说明
图1是QIADC***的结构示意图；
图2是本发明混合交替采样***一种具体实施方式的结构示意图；
图3不同***通道数量下的噪声能量曲线图；
图4不同***通道数量下的输出信噪比曲线图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
本发明可以分为两个部分：基于多片ADC并行交替采样的方式构建混合交替采样***、针对输入信号的噪声方差配置混合交替***通道数量。
单片ADC的采样率为fs、量化位数为b，则由N片相同的ADC构成的混合交替采样***如图2所示，包括M个QIADC子***1、采样时钟产生和分配网络2以及数据接收和拼接模块3。
M个QIADC子***1中每个QIADC子***由Q个通道(ADC)组成，按照量化交替采样方式对输入信号x进行采样，其中，第一个、第二个、第三个、…、第M个QIADC子***采样输出为数据y1、y2、y3、…、yM。
采样时钟产生和分配网络2产生M个子时钟，两个相邻子时钟之间的相位差为2π/M，其中，第一个子时钟的相位为0，第二个子时钟的相位为2π/M，第三个子时钟的相位为4π/M，…，第M个子时钟的相位为2π(M-1)/M，并分别作为第一个、第二个、第三个，…，第M个QIADC子***的采样时钟，使M个QIADC子***构成一个TIADC***。
数据接收和拼接模块3对于M个QIADC子***采样输出的数据y1、y2、y3、…、yM进行接收，并按时间先后进行拼接，得到采样数据y。
从图2中可以看出，本发明混合交替采样***由M个QIADC子***构成，每个QIADC子***有Q个ADC，则ADC的总数N满足以下等式：
N＝M*Q (1)
本发明混合交替采样***对于采样率的提升效果类似于TIADC***，对于量化位数的提升效果类似于QIADC***，总采样率Fs和总有效量化位数B可表示为：
Fs＝M*fs (2)
Figure BDA0003061448660000041
对于混合交替采样***，Q为QIADC子***的通道数量，M为混合采集***整体通道数量。
混合交替采样***性能可以由输出信噪比OSNR来衡量，OSNR越大，***性能越好。输出信噪比定义如下：
Figure BDA0003061448660000042
式中，Ex、En、Eq分别表示信号能量、输入噪声能量和量化噪声能量。
输入信号的噪声是均值为零、方差为σ2的高斯白噪声，经过混合交替采样***后，***整体采样率提升了M倍，滤波之后的等效输入噪声能量
Figure BDA0003061448660000043
表示为：
Figure BDA0003061448660000044
量化噪声近似为均值为零、方差为Δ2/12的高斯白噪声，在混合交替采样***中，量化噪声的能量可表示为：
Figure BDA0003061448660000045
式中，Vref为量化参考电压。结合(3)和式(6)可得到如下关系式：
Figure BDA0003061448660000046
结合(5)和(7)可得到输出信噪比OSNR的表达式：
Figure BDA0003061448660000047
图3为不同***通道数量下的噪声能量曲线图，从图3中可以看出该混合交替采样***中等效输入噪声能量En与整体通道数量M成反比，而量化噪声能量Eq与整体通道数量M成正比。图4为不同***通道数量下的输出信噪比曲线，结合图3可以发现，当等效输入噪声能量近似等于量化噪声能量时(图3中)所对应的整体通道数量M的混合交替采样***具有最大的输出信噪比(图4中)。因此，为了使采样混合交替采样***的性能最好，可以建立如下关系式：
Figure BDA0003061448660000051
此时，整体通道数量M可表示为：
Figure BDA0003061448660000052
通过(10)即可得到使得***性能最佳的整体通道数量M。需要注意，在实际混合交替采样***中的通道数量M只能是一个整数，因此：
Figure BDA0003061448660000053
其中，Round为四舍五入取整函数。
在确定混合交替采样***中的通道数量M，就可以确定每个QIADC子***的ADC数量Q：Q＝N/M。
本发明采用多片ADC并行交替采样的方式构建采样率和分辨率可配置的混合交替采样***，在此***中，ADC总的数量一定，***整体通道数量以及QIADC子***通道数量可变，因此，该***可以充分利用硬件资源，实现采样率和分辨率的重构。在此基础上，根据混合交替采样***ADC总数以及信号输入信噪比，建立配置***通道数量的准则。本发明解决了采样***中采样率和分辨率的优先选择、采样精度受限的问题，通过本发明提出的采样率和分辨率可配置的混合交替采样***，能够充分利用硬件资源，同时具有配置方法简单、采样性能好的特点。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种混合交替采样***，其特征在于，包括：
M个QIADC子***，每个QIADC子***由Q个通道(ADC)组成，按照量化交替采样方式对输入信号x进行采样，其中，第一个、第二个、第三个、…、第M个QIADC子***采样输出为数据y1、y2、y3、…、yM；
一采样时钟产生和分配网络，用于产生M个子时钟，两个相邻子时钟之间的相位差为2π/M，其中，第一个子时钟的相位为0，第二个子时钟的相位为2π/M，第三个子时钟的相位为4π/M，…，第M个子时钟的相位为2π(M-1)/M，并分别作为第一个、第二个、第三个，…，第M个QIADC子***的采样时钟，使M个QIADC子***构成一个TIADC***；
一数据接收和拼接模块，用于M个QIADC子***采样输出的数据y1、y2、y3、…、yM的接收，并按时间先后进行拼接，得到采样数据y；
在混合交替采样***使用的ADC数量N一定的情况下，QIADC子***的个数M(即整个混合交替采样***的通道数量)以及每个QIADC子***的ADC数量Q根据以下准则确定：
Figure FDA0003061448650000011
Q＝N/M
其中，Round为四舍五入取整函数，σ2为输入信号的噪声方差，b为QIADC子***输出的采样数据的位数，Vref是量化参考电压。
CN202110514246.0A 2021-05-12 2021-05-12 一种混合交替采样*** Active CN113328751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110514246.0A CN113328751B (zh) 2021-05-12 2021-05-12 一种混合交替采样***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110514246.0A CN113328751B (zh) 2021-05-12 2021-05-12 一种混合交替采样***

Publications (2)

Publication Number Publication Date
CN113328751A true CN113328751A (zh) 2021-08-31
CN113328751B CN113328751B (zh) 2022-06-14

Family

ID=77415434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110514246.0A Active CN113328751B (zh) 2021-05-12 2021-05-12 一种混合交替采样***

Country Status (1)

Country Link
CN (1) CN113328751B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101674087A (zh) * 2009-09-27 2010-03-17 电子科技大学 一种时间交替adc***通道失配误差的获取方法
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样***的失配误差校准方法
GB201518997D0 (en) * 2015-10-27 2015-12-09 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
US20160020777A1 (en) * 2013-03-08 2016-01-21 Anacatum Design Ab Configurable time-interleaved analog-to-digital converter
US20160072520A1 (en) * 2009-06-26 2016-03-10 Syntropy Systems, Llc Sampling/Quantization Converters
CN106230437A (zh) * 2016-07-29 2016-12-14 电子科技大学 一种基于数理统计的tiadc偏置误差校正方法
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
CN107453755A (zh) * 2017-07-11 2017-12-08 电子科技大学 一种基于混合架构的高速高精度多通道并行采集***
CN109067397A (zh) * 2018-06-29 2018-12-21 电子科技大学 一种基于垂直交替的宽带信号高精度采集装置
CN110034759A (zh) * 2019-04-25 2019-07-19 合肥工业大学 前馈式全数字tiadc***的采样时间误差校准模块及其方法
CN111464184A (zh) * 2020-04-22 2020-07-28 电子科技大学 一种基于压缩感知的时间交织adc

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072520A1 (en) * 2009-06-26 2016-03-10 Syntropy Systems, Llc Sampling/Quantization Converters
CN101674087A (zh) * 2009-09-27 2010-03-17 电子科技大学 一种时间交替adc***通道失配误差的获取方法
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样***的失配误差校准方法
US20160020777A1 (en) * 2013-03-08 2016-01-21 Anacatum Design Ab Configurable time-interleaved analog-to-digital converter
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
GB201518997D0 (en) * 2015-10-27 2015-12-09 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
CN106230437A (zh) * 2016-07-29 2016-12-14 电子科技大学 一种基于数理统计的tiadc偏置误差校正方法
CN107453755A (zh) * 2017-07-11 2017-12-08 电子科技大学 一种基于混合架构的高速高精度多通道并行采集***
CN109067397A (zh) * 2018-06-29 2018-12-21 电子科技大学 一种基于垂直交替的宽带信号高精度采集装置
CN110034759A (zh) * 2019-04-25 2019-07-19 合肥工业大学 前馈式全数字tiadc***的采样时间误差校准模块及其方法
CN111464184A (zh) * 2020-04-22 2020-07-28 电子科技大学 一种基于压缩感知的时间交织adc

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIAN GAO 等: "Theory of Quantization-Interleaving ADC and Its Application in", 《IEEE ACCESS》 *
高舰: "基于阵列采样的宽带信号高精度获取技术研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 *

Also Published As

Publication number Publication date
CN113328751B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US7796078B2 (en) Enhanced time-interleaved A/D conversion using compression
CN107453755B (zh) 一种基于混合架构的高速高精度多通道并行采集***
EP2430760B1 (en) Sigma-delta converters and methods for analog-to-digital conversion
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
EP4068632A1 (en) Sampling clock phase mismatch error estimation method and apparatus, and storage medium
CN103532557A (zh) 一种基于压控振荡器的比较器的全并行模数转换器
CN107070457B (zh) 校准输出模拟数字转换器装置和方法
CN111064469A (zh) 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法
US8933833B2 (en) Conversion device
US20080024347A1 (en) High-resolution broadband ADC
CN113328751B (zh) 一种混合交替采样***
CN103840833B (zh) 一种红外焦平面阵列读出电路的模数转换电路
CN113167919A (zh) 高分辨率复用***
CN108183710B (zh) 基于fpga的时间交织模数转换器的校正方法及***
US9276604B2 (en) Feed forward double-sampling modulator
CN112104370B (zh) 高精度模数转换器转换速度提升电路
US7119727B2 (en) Analog-to-digital converter
US7729553B2 (en) Vector quantizer based on N-dimensional spatial dichotomy
Namgoong Finite-length synthesis filters for non-uniformly time-interleaved analog-to-digital converter
US20150236713A1 (en) Converter
Guo et al. Split-based time-interleaved ADC with digital background timing-skew calibration
KR20200082099A (ko) 시분할 아날로그-디지털 변환기의 타임 스큐 보상 장치 및 방법
KR101200942B1 (ko) 아날로그-디지털 변환 장치 및 방법
Guo et al. Background timing-skew mismatch calibration for time-interleaved ADCs
CN115629504A (zh) 并行解复用型光子模数转换相位失配实时反馈自校准方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant