CN113314409A - 一种手机vbat端低压保护芯片制造工艺 - Google Patents
一种手机vbat端低压保护芯片制造工艺 Download PDFInfo
- Publication number
- CN113314409A CN113314409A CN202110584920.2A CN202110584920A CN113314409A CN 113314409 A CN113314409 A CN 113314409A CN 202110584920 A CN202110584920 A CN 202110584920A CN 113314409 A CN113314409 A CN 113314409A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- mobile phone
- manufacturing process
- voltage protection
- protection chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052796 boron Inorganic materials 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 239000002253 acid Substances 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000005247 gettering Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于芯片制造技术领域，尤其是一种手机VBAT端低压保护芯片制造工艺，针对现有的芯片制作漏电流大，高温反偏及抗浪涌能力弱问题，现提出如下方案，其包括以下工艺步骤：S1：扩散前处理；S2：氧化；S3：光刻；S4：P+硼扩散；S5：N+淀积；S6：对氧化片加工；S7：对硅片进行加工，所述S1中准备并采用N型单晶硅片，通过酸、SC3#配方清洗工序，对硅片表面进行化学处理。本发明使用干法加湿法共同生长的氧化层作为隔离层，降低PN结侧面漏电；选用专用合适的N型衬底新材料，使用平面氧化层工艺降低漏电流；根据产品需求选用特定电阻率N型抛光片，背面采用合适的吸杂降低漏电。
Description
技术领域
本发明涉及芯片制造技术领域，尤其涉及一种手机VBAT端低压保护芯片制造工艺。
背景技术
手机芯片通常是指应用于手机通讯功能的芯片，包括基带、处理器、协处理器、RF、触摸屏控制器芯片等，手机芯片使用十分广泛，。
现有的芯片制作漏电流大，高温反偏及抗浪涌能力弱。
发明内容
本发明的目的是为了解决现有的芯片制作漏电流大，高温反偏及抗浪涌能力弱的缺点，而提出的一种手机VBAT端低压保护芯片制造工艺。
为了实现上述目的，本发明采用了如下技术方案：
一种手机VBAT端低压保护芯片制造工艺，包括以下工艺步骤：
S1：扩散前处理；
S2：氧化；
S3：光刻；
S4：P+硼扩散；
S5：N+淀积；
S6：对氧化片加工；
S7：对硅片进行加工。
优选的，所述S1中准备并采用N型单晶硅片，通过酸、SC3#配方清洗工序，对硅片表面进行化学处理。
优选的，所述S2中把扩散前处理的硅片在1150℃的氧化炉中氧化形成一层氧化层。
优选的，所述S3中把氧化后的硅片进行涂胶、曝光、显影、去氧化层工序，在正面刻出一次扩散图形：
涂胶，采用旋转涂抹的方式在氧化后的硅片表面进行均匀涂抹；
曝光，利用透明玻璃或不透明材料制作掩膜版投影到透镜上，透镜缩小掩膜版投影到光刻胶上的图形，利用紫外线对光刻胶进行照射形成聚合物；
显影，利用显影液将未被曝光区域去除。
优选的，所述S4中在硅片表面，用硼涂布源工艺进行涂布，在高温时，沉积100分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将P+深度推到本产品所需的合适深度，形成宽P+层区。
优选的，所述S5中在硅片的正面均匀涂布光刻胶，利用光刻胶对硅片正面进行保护，对硅片的背面用100％HF腐蚀干净，通过磷气态源使其形成高浓度的N+层。
优选的，所述S6中对氧化片进行再次光刻，并选择性地腐蚀掉氧化层，露出P+区域。
优选的，所述S7中在硅片上蒸发TI\NI\AG金属，通过金属光刻工艺刻出所需的焊接电极。
与现有技术相比，本发明的优点在于：
本发明使用干法加湿法共同生长的氧化层作为隔离层，降低PN结侧面漏电；选用专用合适的N型衬底新材料，使用平面氧化层工艺降低漏电流；根据产品需求选用特定电阻率N型抛光片，背面采用合适的吸杂降低漏电。
附图说明
图1为本发明提出的一种手机VBAT端低压保护芯片制造工艺的一种流程图；
图2为本发明提出的一种手机VBAT端低压保护芯片制造工艺的另一种流程图；
图3为本发明提出的实施例一的实验数据框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
参照图1，一种手机VBAT端低压保护芯片制造工艺，包括以下工艺步骤：
S1：扩散前处理；
S2：氧化；
S3：光刻；
S4：P+硼扩散；
S5：N+淀积；
S6：对氧化片加工；
S7：对硅片进行加工。
本实施例中，S1中准备并采用N型单晶硅片，通过酸、SC3#配方清洗工序，对硅片表面进行化学处理。
本实施例中，S2中把扩散前处理的硅片在1150℃的氧化炉中氧化形成一层氧化层。
本实施例中，S3中把氧化后的硅片进行涂胶、曝光、显影、去氧化层工序，在正面刻出一次扩散图形：
涂胶，采用旋转涂抹的方式在氧化后的硅片表面进行均匀涂抹；
曝光，利用透明玻璃或不透明材料制作掩膜版投影到透镜上，透镜缩小掩膜版投影到光刻胶上的图形，利用紫外线对光刻胶进行照射形成聚合物；
显影，利用显影液将未被曝光区域去除。
本实施例中，S4中在硅片表面，用硼涂布源工艺进行涂布，在高温时，沉积100分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将P+深度推到本产品所需的合适深度，形成宽P+层区。
本实施例中，S5中在硅片的正面均匀涂布光刻胶，利用光刻胶对硅片正面进行保护，对硅片的背面用100％HF腐蚀干净，通过磷气态源使其形成高浓度的N+层。
本实施例中，S6中对氧化片进行再次光刻，并选择性地腐蚀掉氧化层，露出P+区域。
本实施例中，S7中在硅片上蒸发TI\NI\AG金属，通过金属光刻工艺刻出所需的焊接电极。
实施例二
参考图2，一种手机VBAT端低压保护芯片制造工艺，包括以下步骤：
S1：制备硅片衬底；
S2：进行加工；
S3：电极生成。
本实施例中，S1中准备0.5-1.5mm厚的晶圆硅片，对晶圆硅片进行抛光、除尘、清洁操作，得到硅衬底。
本实施例中，S2中加工步骤包括：
第一，依次在硅衬底表面涂抹二氧化硅、氮化硅和光刻胶，形成二氧化硅层、氮化硅层和光刻胶层；
第二，利用透明玻璃或不透明材料制作掩膜版投影到透镜上，透镜缩小掩膜版投影到光刻胶上的图形，利用紫外线对光刻胶进行照射，光刻胶曝光的部分溶解，利用显影液将溶解部分去除；
第三，将暴露的氮化硅层和二氧化硅层刻蚀下去；
第四，去除全部的光刻胶，刻蚀暴露出来的硅；
第五，沉淀一层绝缘胶，使晶体管之间绝缘；
第六，利用刻蚀和研磨的工艺使得硅暴露处理，再次使用匀胶和曝光的方式，让光刻胶保护不想被掺杂的部分；
第七，将暴露出来的硅使用离子注入技术进行N型或P型掺杂；
第八，去除所有光刻胶，然后制作控制栅极；
第九，重复匀胶、曝光、离子注入步骤，制作晶体管的源极和漏极。
本实施例中，S3中端子电连线生成包括以下步骤：
第一，利用曝光和刻蚀的技术在氧化硅层开出连接用的通孔；
第二，利用金属钨填充通孔并连接电极片，得到若干个芯片晶圆；
第三，将芯片晶圆切割分开，即可得到单个的芯片。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种手机VBAT端低压保护芯片制造工艺，其特征在于，包括以下工艺步骤：
S1：扩散前处理；
S2：氧化；
S3：光刻；
S4：P+硼扩散；
S5：N+淀积；
S6：对氧化片加工；
S7：对硅片进行加工。
2.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S1中准备并采用N型单晶硅片，通过酸、SC3#配方清洗工序，对硅片表面进行化学处理。
3.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S2中把扩散前处理的硅片在1150℃的氧化炉中氧化形成一层氧化层。
4.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S3中把氧化后的硅片进行涂胶、曝光、显影、去氧化层工序，在正面刻出一次扩散图形：
涂胶，采用旋转涂抹的方式在氧化后的硅片表面进行均匀涂抹；
曝光，利用透明玻璃或不透明材料制作掩膜版投影到透镜上，透镜缩小掩膜版投影到光刻胶上的图形，利用紫外线对光刻胶进行照射形成聚合物；
显影，利用显影液将未被曝光区域光刻胶去除。
5.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S4中在硅片表面，用硼涂布源工艺进行涂布，在高温时，沉积100分钟左右，可得到合适的低浓度沉积层，借助后道推进流程，将P+深度推到本产品所需的合适深度，形成宽P+层区。
6.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S5中在硅片的正面均匀涂布光刻胶，利用光刻胶对硅片正面进行保护，对硅片的背面用100％HF腐蚀干净，通过磷气态源使其形成高浓度的N+层。
7.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S6中对氧化片进行再次光刻，并选择性地腐蚀掉氧化层，露出P+区域。
8.根据权利要求1所述的一种手机VBAT端低压保护芯片制造工艺，其特征在于，所述S7中在硅片上蒸发TI\NI\AG金属，通过金属光刻工艺刻出所需的焊接电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110584920.2A CN113314409A (zh) | 2021-05-27 | 2021-05-27 | 一种手机vbat端低压保护芯片制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110584920.2A CN113314409A (zh) | 2021-05-27 | 2021-05-27 | 一种手机vbat端低压保护芯片制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113314409A true CN113314409A (zh) | 2021-08-27 |
Family
ID=77375492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110584920.2A Pending CN113314409A (zh) | 2021-05-27 | 2021-05-27 | 一种手机vbat端低压保护芯片制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113314409A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078353A (zh) * | 2013-03-28 | 2014-10-01 | 上海瞬雷电子科技有限公司 | 一种汽车模组中反向gpp高压二极管芯片及生产工艺 |
| CN104485282A (zh) * | 2014-12-18 | 2015-04-01 | 常熟市聚芯半导体科技有限公司 | 一种放电管芯片的制造方法 |
| CN104505341A (zh) * | 2014-12-18 | 2015-04-08 | 常熟市聚芯半导体科技有限公司 | 一种半导体放电管的制造方法 |
| WO2017148131A1 (zh) * | 2016-02-29 | 2017-09-08 | 重庆平伟实业股份有限公司 | 一种扩散型高压大电流肖特基芯片的生产工艺 |
-
2021
- 2021-05-27 CN CN202110584920.2A patent/CN113314409A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078353A (zh) * | 2013-03-28 | 2014-10-01 | 上海瞬雷电子科技有限公司 | 一种汽车模组中反向gpp高压二极管芯片及生产工艺 |
| CN104485282A (zh) * | 2014-12-18 | 2015-04-01 | 常熟市聚芯半导体科技有限公司 | 一种放电管芯片的制造方法 |
| CN104505341A (zh) * | 2014-12-18 | 2015-04-08 | 常熟市聚芯半导体科技有限公司 | 一种半导体放电管的制造方法 |
| WO2017148131A1 (zh) * | 2016-02-29 | 2017-09-08 | 重庆平伟实业股份有限公司 | 一种扩散型高压大电流肖特基芯片的生产工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI277180B (en) | Semiconductor device and the manufacturing method thereof | |
| CN101872742A (zh) | 半导体装置及其制造方法 | |
| JPS60147122A (ja) | 半導体装置の製造方法 | |
| TW200413863A (en) | H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip | |
| JP2008186927A (ja) | 裏面接合型太陽電池とその製造方法 | |
| CN105118807A (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US7863147B2 (en) | Semiconductor device and fabrication method thereof | |
| WO2019041858A1 (zh) | 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置 | |
| CN113314409A (zh) | 一种手机vbat端低压保护芯片制造工艺 | |
| CN106298966B (zh) | 半导体器件及其制备方法和电子装置 | |
| CN111308867A (zh) | 光刻胶剥离去除方法 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| KR100587677B1 (ko) | 전계효과 트랜지스터 구조 및 그의 제조방법 | |
| TW200402099A (en) | Method of etching a dielectric material in the presence of polysilicon | |
| CN113314410A (zh) | 一种大功率放电管芯片制造工艺 | |
| CN108780825A (zh) | 太阳能电池的制造方法 | |
| CN110047800A (zh) | 阵列基板及其制备方法 | |
| CN117954483B (zh) | 一种横向结构的可控硅芯片及其制造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| CN103681248A (zh) | 一种半导体器件的制造方法 | |
| CN106910712B (zh) | 阵列基板的制作方法 | |
| KR100532368B1 (ko) | 전력용 반도체 소자의 제조방법 | |
| KR100186511B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR100320677B1 (ko) | 사이리스터 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210827 |