CN106298966B - 半导体器件及其制备方法和电子装置 - Google Patents
半导体器件及其制备方法和电子装置 Download PDFInfo
- Publication number
- CN106298966B CN106298966B CN201510270513.9A CN201510270513A CN106298966B CN 106298966 B CN106298966 B CN 106298966B CN 201510270513 A CN201510270513 A CN 201510270513A CN 106298966 B CN106298966 B CN 106298966B
- Authority
- CN
- China
- Prior art keywords
- well region
- conductivity type
- region
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 description 38
- 239000012535 impurity Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 24
- 229910052785 arsenic Inorganic materials 0.000 description 17
- -1 arsenic ions Chemical class 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件的制备方法，包括：提供半导体衬底；使用第一光罩进行第一离子注入，以在所述半导体衬底内形成具有第一导电类型的第一阱区；使用第二光罩进行第二离子注入，以在所述半导体衬底内形成具有第一导电类型的第二阱区；在所述第一阱区内形成第二导电类型的第一扩散区；在所述第二阱区内形成第一导电类型的第二扩散区，其中所述第二阱区位于所述第一阱区的外侧，所述第一阱区内的第一导电类型的离子浓度低于所述第二阱区内的第一导电类型的离子浓度。本发明还包括所述方法制备得到的半导体器件和电子装置。与现有技术相比，根据本发明的制作方法所制备的半导体二极管器件及其电子装置能够提高ESD电压耐受及电流耐受能力，并且有效地减少漏电，提高器件的ESD性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点。然而，这种进步趋势对终端产品的可靠性会产生不利的影响：在半导体技术领域中，静电放电(ESD)现象是对集成电路的一大威胁，其能够击穿集成电路和半导体元件，促使元件老化，降低生产成品率。因此，随着半导体制程工艺尺寸的不断减小，ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。
在现有技术中，多层金属氧化物器件、陶瓷电容以及二极管都可以有效地起到ESD防护作用。其中现有技术通常使用MOS结构二极管来进行ESD防护。但由于MOS结构二极管的耐受电流由通道宽度决定，导致其耐受电流相对较低。因此，有必要提出一种新的ESD二极管器件制备方法，提高ESD电压耐受及电流耐受能力，并减少漏电。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种半导体器件制备方法，包括：
步骤1：提供半导体衬底；
步骤2：使用第一光罩进行第一离子注入，以在所述半导体衬底内形成具有第一导电类型的第一阱区；
步骤3：使用第二光罩进行第二离子注入，以在所述半导体衬底内形成具有第一导电类型的第二阱区；
步骤4：在所述第一阱区内形成第二导电类型的第一扩散区；
步骤5：在所述第二阱区内形成第一导电类型的第二扩散区，其中所述第二阱区位于所述第一阱区的外侧，所述第一阱区内的第一导电类型的离子浓度低于所述第二阱区内的第一导电类型的离子浓度。
其中，所述第二光罩与第一光罩的透光区形状彼此互补。
其中，所述步骤3与步骤2的顺序互调。
其中，所述第一导电类型为N型，所述第二导电类型为P型。
其中，所述第二导电类型的第一扩散区和所述第一导电类型的第一阱区构成用于静电放电保护电路的二极管。
其中，所述第一离子注入的浓度为2E12。
其中，所述第一离子注入包括两次磷离子注入。
其中，所述两次磷离子注入的能量分别为140±10Kev和440±30Kev，剂量分别为1E12±0.2E12和1E12±0.2E12。
本发明还提供一种用所述方法制备得到半导体器件的方法。
本发明还提供一种电子装置，包括用所述方法制备得到的半导体器件以及与所述半导体器件相连接的电子组件。
综上所述，本发明的半导体器件制备方法包括一种半导体器件及其制备方法和电子装置。与现有技术相比，根据本发明的制作方法所制备的半导体二极管器件及其电子装置能够提高ESD电压耐受及电流耐受能力，并且有效地减少漏电，提高器件的ESD性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了一种现有ESD二极管结构的剖面示意图；
图2示出了根据本发明的一个具体实施方式的制备方法的相关步骤以及所获得的ESD二极管的剖面示意图。
图3示出了磷和砷离子在不同结深下的杂质分布浓度模拟图。
图4示出了根据本发明的一个具体实施方式的制备方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，将参照图1、图2对本发明的半导体器件制备方法做详细描述。
如图1所示，现有技术的半导体器件包括半导体衬底100。所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底优选为掺杂B或Ga元素的P型衬底。随后在P型衬底上做出N阱105。
N阱105可以通过在P型衬底表面生长一层SiO2，在SiO2上涂覆光刻胶以进行光刻，形成N阱掺杂窗口，随后用HF刻蚀窗口处的SiO2并去胶。此时可以在窗口处注入N型杂质形成N阱。所述N型杂质优选采用高能磷(P)或砷(As)离子。掺杂注入剂量是指杂质原子注入的浓度，其决定了掺杂层导电的强弱，作为示例，所述N型杂质的注入剂量约为2E13。
在所述半导体衬底100上还可以包括浅沟槽隔离(STI)结构101。通常，STI结构101的形成基本流程为：在H2O或O2通气情况下对衬底进行热氧化，形成SiO2薄层，厚度约为20nm。随后在SiO2薄层上用CVD先淀积厚度约为250nm的氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积(CVD)法在沟槽中淀积厚度约为0.5-1.0μm的SiO2，最后通过化学机械抛光(CMP)法进行平坦化，除去表面氧化层直至氮化硅层为止，随后使用热磷酸等湿法刻蚀在180℃下进行刻蚀除去氮化硅层，最终形成沟槽隔离区101和有源区。需要注意的是，形成浅槽隔离结构的步骤可以在形成N阱200的步骤之前。
随后，使用N+掩膜版进行N+离子注入掺杂和扩散推进，形成N扩散区102，其中N+离子主要是磷或砷。同理，使用P+掩膜版进行P+离子注入掺杂和扩散推进，形成P扩散区103，其中P+离子主要是硼或镓。
图2示出了本发明所述的ESD二极管的制备方法。在一个示例中，首先在H2O或O2通气情况下对半导体衬底200进行热氧化，形成SiO2薄层，厚度约为20nm。随后在SiO2薄层上用CVD先淀积厚度约为250nm的氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再用化学气相沉积(CVD)法在沟槽中淀积厚度约为0.5-1.0μm的SiO2，最后通过化学机械抛光(CMP)法进行平坦化，除去表面氧化层直至氮化硅层为止，随后使用热磷酸等湿法刻蚀在180℃下进行刻蚀除去氮化硅层，最终形成沟槽隔离区201和有源区。需要注意的是，形成浅槽隔离结构的步骤可以在后续形成第一阱区和第二阱区之后进行。
随后，进行本发明所述的ESD二极管制备方法的关键步骤。作为示例，在P型衬底表面生长一层SiO2，在SiO2上覆盖第一光罩以进行光刻，随后刻蚀窗口处的SiO2并去除光罩后，进行第一离子注入，在所述半导体衬底内形成具有第一导电类型的第一阱区205；进行表面清洗以去除表面杂质和氧化物后；在表面生长另一SiO2保护层，在SiO2上覆盖第二光罩进行光刻，刻蚀该窗口处的SiO2并去除光罩后，进行第二离子注入，以在所述半导体衬底内的所述第一阱区205的外侧形成具有第一导电类型的第二阱区210。需要注意的是，第一光罩在如图2所示的210区域的部分表面不透光，使得该210区域无法接受第一离子注入；第二光罩在210区域的表面透光，该层光罩能够使得图2中所示的210区域接受第二离子注入，形成如图2所示的第二阱区210区域。
所述第一光罩和第二光罩(光掩膜版、掩膜版)主要由石英玻璃、金属铬和感光胶组成。其中，石英玻璃用作衬底，在所述石英玻璃上镀一层金属铬和感光胶，使之成为感光材料。所述光罩的预定义图形通过电子激光设备被曝光在感光胶上,被曝光的区域会被显影出来，在金属铬上形成该预定义图形，成为类似曝光后的底片的光掩模版，然后应用于投影定位，通过光刻机对所投影的预定义图形进行光蚀刻，其生产加工工序为：曝光，显影，去感光胶，最后应用于光蚀刻。
在设置第一光罩后，作为示例，在透光区向区域205进行第一离子注入，所述第一注入的离子为N-离子，以形成在所述半导体衬底内的具有第一导电类型的第一阱区205。掺杂注入剂量是指杂质原子注入的浓度，其决定了掺杂层导电的强弱。第一离子注入的离子典型为磷或砷离子。作为示例，所述第一离子注入包括两次磷离子注入，两次磷离子注入的能量分别为140±10Kev和440±30Kev，剂量分别为1E12±0.2E12和1E12±0.2E12。作为替代，所述离子注入过程使用的离子还可以是砷(As)离子等V族离子。
在设置第二光罩后，作为示例，在透光区对P型衬底进行第二离子注入，所述N型杂质优选采用高能磷(P)或砷(As)离子，以在所述半导体衬底内的第一阱区205的外侧形成与第一阱区205离子浓度不同的第二阱区210。作为示例，所述第二次离子注入的N型杂质的注入剂量约为2E13。作为替代，所述第二离子注入过程使用的离子还可以是砷(As)离子等V族离子。
需要注意的是，所述第一阱区205的离子浓度低于第二阱区210的离子浓度。第一光罩与第二光罩的透光区形状互补，由此在半导体衬底上形成相接的第一阱区205和第二阱区210。
在所述离子注入过程中，通过高能磷或砷离子束轰击硅片表面，经过以上两层光罩对光刻蚀进行控制，形成掺杂窗口。在第一阱区205区域的掺杂窗口处，杂质磷或砷离子被注入硅本体，而在如210区域等的其他部位，杂质磷或砷离子被硅表面的保护层SiO2屏蔽，完成选择掺杂的过程。进入硅中的杂质磷或砷离子在一定的位置形成一定的分布。通常，离子注入的深度(平均射程)较浅且浓度较大，必须重新使它们再分布。掺杂的深度由注入杂质离子的能量和质量决定，掺杂的浓度由注入杂质离子的数目(剂量)决定。
另外需要注意的是，进行所述第一次离子注入并形成第一阱区205的过程与进行所述第二次离子注入并形成第二阱区210的过程可以对调，即可以先进行第二次离子注入并成型第二阱区210，然后再进行第一次离子注入并形成第一阱区205。
随后，在所述第一阱区205内形成第二导电类型的第一扩散区203；在所述第二阱区210内形成第一导电类型的第二扩散区202。第二导电类型的第一扩散区203和所述第一导电类型的第一阱区205构成用于静电放电保护电路的二极管。作为示例，第二导电类型为P型，第一导电类型为N型。还包括在所述半导体衬底上形成与所述第二导电类型的第一扩散区相连的第一电接触204和与所述第一导电类型的第二扩散区相连的第二电接触208。此外，该静电放电保护二极管作为一种电子器件和与其相连接的电子组件可以组成静电防护电子装置。
在离子注入后，还可以进行退火步骤。退火步骤优选在600-1000℃的H2环境中加热，用于修复离子注入造成的Si表面晶体损伤并电激活注入杂质，同时，退火也会使得掺杂杂质进一步扩散。退火步骤优选使用快速加热工艺(RTP)，以减少杂质扩散。
在所述二极管制备工艺中，其中，结深X被定义为从硅中表面到扩散层浓度等于衬底浓度处之间的距离，一般以微米为单位计量。因此，当集成电路的尺寸等比例缩小的前提下，等电场要求结深X同时缩小相同的倍数，而现代技术对器件电阻的要求则是尽量小，因此需要同时满足浅结深和高掺杂两方面的要求。根据不同结深的离子掺杂浓度，可以做出杂质分布形状图(doping profile)，以获知不同结深情况下不同掺杂离子的分布状况，从而有利于根据不同结深的工艺要求对掺杂离子进行选择和工艺优化。
图3示出了根据本发明所述的具体实施方式的磷和砷离子在不同结深下的杂质分布浓度模拟图。掺杂离子磷和砷以离子束的形式注入半导体内，杂质浓度在半导体内产生峰值分布，杂质分布主要由离子质量和注入能量所决定。在图3中，横轴为以微米计量的结深X，纵轴为每立方厘米中的掺杂离子浓度，其中深红色曲线代表磷离子掺杂，而浅绿色曲线代表砷离子掺杂。从图3中可以看出，砷离子在结深约0.15μm以下时掺杂浓度较高，而磷离子在结深约0.15μm以上时的掺杂浓度较高。
如下表1，示出了根据本发明所述半导体器件工艺制备的ESD防护二极管的漏电模拟数据。从表中可见，根据本发明所述的半导体器件工艺所制备的ESD防护二极管的漏电量相比基准情况减少了约3.6倍，有效地减少了二极管的漏电。
表1：二极管漏电模拟数据
图4示出了根据本发明的一个具体实施方式的制备方法的流程图。其中，S401提供半导体衬底；S402使用第一光罩进行第一离子注入，以在所述半导体衬底内形成具有第一导电类型的第一阱区；S403使用第二光罩进行第二离子注入，以在所述半导体衬底内的所述第一阱区的外侧形成具有第一导电类型的第二阱区；S404在第一阱区内形成第二导电类型的第一扩散区；S405在第二阱区内形成第一导电类型的第二扩散区，其中所述第一阱区内的第一导电类型的离子浓度低于所述第二阱区内的第一导电类型的离子浓度。
实施例二
下面，将参照图2对本发明的半导体器件做详细描述。
如图2所示，本发明的半导体器件包括半导体衬底200。所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底优选为掺杂B或Ga元素的P型衬底。
在所述半导体衬底上还可以包括浅沟槽隔离(STI)结构201。通常，STI结构201的形成基本流程为：在H2O或O2通气情况下对衬底进行热氧化，形成SiO2薄层，厚度约为20nm。随后在SiO2薄层上用CVD先淀积厚度约为250nm的氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积(CVD)法在沟槽中淀积厚度约为0.5-1.0μm的SiO2，最后通过化学机械抛光(CMP)法进行平坦化，除去表面氧化层直至氮化硅层为止，随后使用热磷酸等湿法刻蚀在180℃下进行刻蚀除去氮化硅层，最终形成沟槽隔离区201和有源区。
本发明的半导体器件包括在所述半导体衬底内的具有第一导电类型的第一阱区205；在所述半导体衬底内的具有第一导电类型的第一阱区205内具有注入的N-离子，典型为磷或砷离子。作为示例，所述第一阱区可以包括分为两次注入的磷离子，两次注入的磷离子的能量分别为140±10Kev和440±30Kev，剂量分别为1E12±0.2E12和1E12±0.2E12。作为替代，所述注入的离子还可以是砷(As)离子等V族离子。
本发明的半导体器件还包括在所述半导体衬底内的第一阱区205的外侧形成的、与第一阱区205离子浓度不同的第二阱区210。在所述半导体衬底内的第一阱区205的外侧形成的、与第一阱区205离子浓度不同的第二阱区210内具有N型杂质，所述N型杂质优选采用高能磷(P)或砷(As)离子，以作为示例，所述N型杂质的注入剂量约为2E13。作为替代，所述N型杂质还可以是砷(As)离子等V族离子。
需要注意的是，所述第一阱区205的离子浓度低于第二阱区210的离子浓度。且在半导体衬底上形成的第一阱区205和第二阱区210彼此相接。并且，形成第一阱区205和第二阱区210的步骤顺序是可以交换的。
此外，本发明的半导体器件还包括在所述第一阱区205内形成的第二导电类型的第一扩散区203，以及在所述第二阱区210内形成第一导电类型的第二扩散区202。第二导电类型的第一扩散区203和所述第一导电类型的第一阱区205构成用于静电放电保护电路的二极管。作为示例，第二导电类型为P型，第一导电类型为N型。
在另一个实施例中，还包括在所述半导体衬底上形成的、与所述第二导电类型的第一扩散区相连的第一电接触204和与所述第一导电类型的第二扩散区相连的第二电接触208。
采用本发明的制作方法形成的ESD防护二极管器件包括位于半导体衬底内的第一阱区和第二阱区，第一阱区和第二阱区具有不同的掺杂浓度，在第一阱区及第二阱区内还形成有扩散区，扩散区与阱区共同形成ESD二极管，用于静电放电保护。与现有技术相比，本发明的第一阱区具有较低的掺杂浓度，降低了器件的漏电量，因此通过本发明的制备工艺形成的半导体器件具有较强的ESD防护特性和鲁棒性，可以提供更好的ESD防护性能。
实施例三
本发明还提供一种电子装置，该电子装置包括实施例二中所述的半导体器件以及与所述半导体器件相连接的电子组件。
其中所述半导体器件包括：半导体衬底；在所述半导体衬底内形成的具有第一导电类型的第一阱区；在所述半导体衬底内的所述第一阱区的外侧形成的具有第一导电类型的第二阱区；在所述第一阱区内形成的第二导电类型的第一扩散区；在所述第二阱区内形成的第一导电类型的第二扩散区,其中所述第一阱区内的第一导电类型的离子浓度低于所述第二阱区内的第一导电类型的离子浓度。第二导电类型的第一扩散区和所述第一导电类型的第一阱区共同构成用于静电放电保护电路的二极管。此外还可以包括在所述半导体衬底上形成与所述第二导电类型的第一扩散区相连的第一电接触和与所述第一导电类型的第二扩散区相连的第二电接触。
或者，该电子装置包括实施例一中所述的方法制作的半导体器件以及与该半导体器件相连接的电子组件。
由于包括的半导体器件具有更好的ESD防护性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (7)
1.一种半导体器件的制备方法，其特征在于，包括：
步骤1：提供半导体衬底；
步骤2：使用第一光罩进行第一离子注入，以在所述半导体衬底内形成具有第一导电类型的第一阱区，所述第一离子注入包括两次磷离子注入，所述两次磷离子注入的能量分别为140±10Kev和440±30Kev，剂量分别为1E12±0.2E12 atoms / cm2和1E12±0.2E12atoms / cm2；
步骤3：使用第二光罩进行第二离子注入，以在所述半导体衬底内形成具有第一导电类型的第二阱区；
步骤4：在所述第一阱区内形成第二导电类型的第一扩散区；
步骤5：在所述第二阱区内形成第一导电类型的第二扩散区，其中所述第二阱区位于所述第一阱区的外侧，所述第一阱区内的第一导电类型的离子浓度低于所述第二阱区内的第一导电类型的离子浓度;
所述第二导电类型的第一扩散区和所述第一导电类型的第一阱区构成用于静电放电保护电路的二极管。
2.根据权利要求1所述的制备方法，其中所述第二光罩与第一光罩的透光区形状彼此互补。
3.根据权利要求1所述的制备方法，其中所述步骤3与步骤2的顺序互调。
4.根据权利要求1所述的制备方法，其中所述第一导电类型为N型，所述第二导电类型为P型。
5.根据权利要求1所述的制备方法，其中所述第一离子注入的浓度为2E12 atoms /cm2。
6.一种采用权利要求1-5之一所述方法制备得到的半导体器件。
7.一种电子装置，包括权利要求6所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510270513.9A CN106298966B (zh) | 2015-05-25 | 2015-05-25 | 半导体器件及其制备方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510270513.9A CN106298966B (zh) | 2015-05-25 | 2015-05-25 | 半导体器件及其制备方法和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298966A CN106298966A (zh) | 2017-01-04 |
| CN106298966B true CN106298966B (zh) | 2020-05-12 |
Family
ID=57634554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510270513.9A Active CN106298966B (zh) | 2015-05-25 | 2015-05-25 | 半导体器件及其制备方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298966B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054215B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 结型场效应晶体管及其制作方法 |
| CN114520268B (zh) * | 2020-11-19 | 2024-01-30 | 无锡华润微电子有限公司 | 光电二极管单元及光电二极管阵列 |
| CN113791276A (zh) * | 2021-09-16 | 2021-12-14 | 长鑫存储技术有限公司 | 电阻阻值的测试方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1482680A (zh) * | 2002-09-10 | 2004-03-17 | 萨尔诺夫公司 | 硅-锗技术的静电放电保护硅控整流器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| JP5567927B2 (ja) * | 2010-07-29 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2015
- 2015-05-25 CN CN201510270513.9A patent/CN106298966B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1482680A (zh) * | 2002-09-10 | 2004-03-17 | 萨尔诺夫公司 | 硅-锗技术的静电放电保护硅控整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298966A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101879929B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US10418283B2 (en) | Method and device to improve shallow trench isolation | |
| US20190006351A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN106298966B (zh) | 半导体器件及其制备方法和电子装置 | |
| US20110179394A1 (en) | Method for Reducing Plasma Discharge Damage During Processing | |
| US9012244B2 (en) | Method to form multiple trenches utilizing a grayscale mask | |
| CN106601687B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US10692731B2 (en) | Semiconductor structure and fabrication method with precise patterning thereof | |
| US8809172B2 (en) | Self-aligned patterning for deep implantation in a semiconductor structure | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| TWI613708B (zh) | 半導體元件及其製造方法 | |
| US8872311B2 (en) | Semiconductor device and a method of manufacture therefor | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| JP2004356386A (ja) | 半導体装置およびその製造方法 | |
| KR101043740B1 (ko) | 반도체 장치 제조방법 | |
| US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| KR100491862B1 (ko) | 이미지센서 제조방법 | |
| CN113611605B (zh) | 图案化结构的制作方法 | |
| US8729645B2 (en) | Substrate backside peeling control | |
| WO2022062373A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008166704A (ja) | 高電圧シーモス素子及びその製造方法 | |
| TWI685061B (zh) | 半導體元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |