CN113314071B - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底基板以及设置在衬底基板上的多个子像素。至少一个子像素包括：像素电路以及与像素电路连接的发光元件。像素电路至少包括：开关晶体管、驱动晶体管、存储电容以及形成在开关晶体管的控制极和驱动晶体管的控制极之间的第一寄生电容。

Description

显示基板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开至少一实施例提供一种显示基板及显示装置。

一方面，本公开实施例提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的多个子像素。至少一个子像素包括：像素电路以及与所述像素电路连接的发光元件；所述像素电路至少包括：开关晶体管、驱动晶体管、存储电容以及形成在开关晶体管的控制极和驱动晶体管的控制极之间的第一寄生电容。

在一些示例性实施方式中，相同颜色子像素的像素电路的第一寄生电容的电容值相同，不同颜色子像素的像素电路的第一寄生电容的电容值不同或者部分相同。

在一些示例性实施方式中，多个子像素包括：红色子像素、白色子像素、蓝色子像素和绿色子像素。所述白色子像素的像素电路的第一寄生电容的电容值大于蓝色子像素的像素电路的第一寄生电容的电容值，所述蓝色子像素的像素电路的第一寄生电容的电容值大于绿色子像素的像素电路的第一寄生电容的电容值，所述绿色子像素的像素电路的第一寄生电容的电容值大于红色子像素的像素电路的第一寄生电容的电容值。

在一些示例性实施方式中，所述开关晶体管的第二极与驱动晶体管的控制极连接。所述第一寄生电容的电容值取决于开关晶体管的控制极连接的第一辅助电极和开关晶体管的有源层的第二掺杂区在衬底基板上的正投影的交叠面积。

在一些示例性实施方式中，所述第一辅助电极位于所述开关晶体管的控制极远离所述衬底基板的一侧，所述开关晶体管的有源层位于所述开关晶体管的控制极靠近所述衬底基板的一侧。

在一些示例性实施方式中，在垂直于显示基板的方向上，所述显示基板包括：设置在所述衬底基板上的第一导电层、第二导电层、半导体层、第三导电层和第四导电层。所述第一导电层至少包括：所述像素电路的存储电容的第二极。所述第二导电层至少包括：连接第一导电层和第四导电层的多个连接电极。所述半导体层至少包括：所述像素电路的多个晶体管的有源层、所述存储电容的第一极。所述第三导电层至少包括：所述像素电路的多个晶体管的控制极。所述第四导电层至少包括：所述像素电路的多个晶体管的第一极和第二极、以及与所述像素电路的开关晶体管的控制极连接的第一辅助电极。

在一些示例性实施方式中，所述像素电路的开关晶体管的控制极与第一扫描线连接，所述开关晶体管的第一极与数据线连接，所述开关晶体管的第二极与驱动晶体管的控制极连接；所述驱动晶体管的第一极与第一电源线连接，所述驱动晶体管的第二极与存储电容的第二极连接；所述存储电容的第一极与驱动晶体管的控制极连接。所述第一扫描线设置在第三导电层，所述数据线和第一电源线设置在第四导电层。

在一些示例性实施方式中，存储电容的第一极与开关晶体管的有源层为一体结构。

在一些示例性实施方式中，所述第二导电层还包括遮光电极，所述遮光电极在衬底基板上的正投影包含驱动晶体管的有源层在衬底基板上的正投影。

在一些示例性实施方式中，所述像素电路还包括补偿晶体管；所述补偿晶体管的控制极与第二扫描线连接，所述补偿晶体管的第一极与感测补偿线连接，所述补偿晶体管的第二极与驱动晶体管的第二极连接。所述第二扫描线设置在第三导电层，所述感测补偿线设置在第四导电层。

在一些示例性实施方式中，一个像素单元包括沿第一方向依次排布的第一子像素、第二子像素、第三子像素和第四子像素；所述像素单元的四个子像素与同一条感测补偿线连接，所述感测补偿线沿第二方向延伸，且在第一方向上位于第二子像素和第三子像素之间；所述第一方向与第二方向交叉。

在一些示例性实施方式中，所述第一子像素和第二子像素与第一条第一电源线连接，且所述第一条第一电源线在所述第一方向上位于第一子像素远离第二子像素的一侧；所述第三子像素和第四子像素与第二条第一电源线连接，且所述第二条第一电源线在第一方向上位于第三子像素远离第四子像素的一侧。

在一些示例性实施方式中，所述第一子像素连接的数据线和第二子像素连接的数据线在第一方向上位于第一子像素和第二子像素之间且相邻，所述第三子像素连接的数据线和第四子像素连接的数据线在第一方向上位于第三子像素和第四子像素之间且相邻。

在一些示例性实施方式中，所述显示基板还包括：第五导电层，位于所述第四导电层远离衬底基板的一侧。所述第五导电层至少包括：所述发光元件的第一极；所述发光元件的第一极与驱动晶体管的第二极连接。

另一方面，本公开实施例还提供一种显示装置，包括如上所述的显示基板。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为本公开至少一实施例的显示装置的结构示意图；

图2为本公开至少一实施例的显示基板的平面结构示意图；

图3为本公开至少一实施例的像素电路的等效电路示意图；

图4为本公开至少一实施例的显示基板的一个子像素的俯视图；

图5A为图4中沿Q-Q’方向的局部剖面示意图；

图5B为图4中沿R-R’方向的局部剖面示意图；

图6A为本公开至少一实施例的形成第一导电层后的子像素的俯视图；

图6B为本公开至少一实施例的形成第二导电层后的子像素的俯视图；

图6C为本公开至少一实施例的形成半导体层后的子像素的俯视图；

图6D为本公开至少一实施例的形成第三导电层后的子像素的俯视图；

图6E为本公开至少一实施例的形成第四绝缘层后的子像素的俯视图；

图6F为本公开至少一实施例的形成第四导电层后的子像素的俯视图；

图6G为本公开至少一实施例的形成第五导电层后的子像素的俯视图；

图7为本公开至少一实施例的显示基板的一个像素单元的俯视图；

图8A为本公开至少一实施例的形成第一导电层后的像素单元的俯视图；

图8B为本公开至少一实施例的形成第二导电层后的像素单元的俯视图；

图8C为本公开至少一实施例的形成半导体层后的像素单元的俯视图；

图8D为本公开至少一实施例的形成第三导电层后的像素单元的俯视图；

图8E为本公开至少一实施例的形成第四导电层后的像素单元的俯视图；

图8F为本公开至少一实施例的形成第五导电层后的像素单元的俯视图；

图8G为本公开至少一实施例的形成像素定义层后的像素单元的俯视图；

图9为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，晶体管是指至少包括栅极(栅电极)、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。另外，栅极还可以称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。

在本说明书中，“连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

针对以OLED为发光元件的子像素，采用蒸镀或打印方式制备OLED之后，不同颜色子像素的发光效率相差较大，导致不同颜色子像素的发光电流产生差异。OLED发光电流由以下式子确定：

Ioled＝K(Vgs-Vth)²；

其中，K＝u*Cox*W/L，u为驱动晶体管的沟道迁移率，W和L分别为驱动晶体管的沟道宽度和沟道长度，Cox为驱动晶体管单位面积的沟道电容，Vgs为驱动晶体管的栅源电压差，Vth为驱动晶体管的阈值电压。

根据以上发光电流的式子可知，通过调节驱动晶体管的沟道宽长比W/L，可以匹配不同颜色子像素的灰阶电压，使得在显示基板的发光亮度规格下，不同颜色子像素的发光电流对应的灰阶电压相近，从而实现灰阶一致性显示，以提升产品显示效果。然而，随着显示产品的像素分辨率(PPI，Pixel per Inch)的增加，子像素的排布空间受限，而且驱动晶体管的沟道长度L与晶体管特性相关性较强，导致难以通过调节驱动晶体管的沟道宽长比来实现灰阶一致性。

本公开至少一实施例提供一种显示基板，包括：衬底基板以及设置在衬底基板上的多个子像素。至少一个子像素包括：像素电路以及与像素电路连接的发光元件。至少一个子像素的像素电路至少包括：开关晶体管、驱动晶体管、存储电容以及形成在开关晶体管的控制极和驱动晶体管的控制极之间的第一寄生电容。

本实施例提供的显示基板，通过在像素电路的开关晶体管的控制极和驱动晶体管的控制极之间增加第一寄生电容，利用电容耦合效应，调节子像素的灰阶电压，以实现不同颜色子像素的灰阶一致性显示，从而提升产品显示效果。

在一些示例性实施方式中，相同颜色子像素的像素电路的第一寄生电容的电容值相同，不同颜色子像素的像素电路的第一寄生电容的电容值不同或部分相同。例如，四种不同颜色的子像素的像素电路的第一寄生电容的电容值均不同；或者，四种不同颜色子像素的像素电路中的两种颜色子像素的第一寄生电容的电容值可以相同，且不同于另外两种颜色子像素的像素电路中的第一寄生电容的电容值。然而，本实施例对此并不限定。

在一些示例性实施方式中，多个子像素包括：红色子像素、白色子像素、蓝色子像素和绿色子像素。白色子像素的像素电路的第一寄生电容的电容值大于蓝色子像素的像素电路的第一寄生电容的电容值，蓝色子像素的像素电路的第一寄生电容的电容值大于绿色子像素的像素电路的第一寄生电容的电容值，绿色子像素的像素电路的第一寄生电容的电容值大于红色子像素的像素电路的第一寄生电容的电容值。换言之，四种颜色子像素的像素电路的第一寄生电容的电容值从大到小的顺序为：白色子像素、蓝色子像素、绿色子像素、红色子像素。然而，本实施例对此并不限定。

在一些示例性实施方式中，开关晶体管的第二极与驱动晶体管的控制极连接。第一寄生电容的电容值取决于开关晶体管的控制极连接的第一辅助电极和开关晶体管的有源层的第二掺杂区在衬底基板上的正投影的交叠面积。例如，交叠面积越大，第一寄生电容的电容值越大。

在一些示例性实施方式中，第一辅助电极位于开关晶体管的控制极远离衬底基板的一侧，开关晶体管的有源层位于开关晶体管的控制极靠近衬底基板的一侧。然而，本实施例对此并不限定。

在一些示例性实施方式中，在垂直于显示基板的方向上，显示基板包括：设置在衬底基板上的第一导电层、第二导电层、半导体层、第三导电层和第四导电层。第一导电层至少包括：像素电路的存储电容的第二极。第二导电层至少包括：连接第一导电层和第四导电层的多个连接电极。半导体层至少包括：像素电路的多个晶体管的有源层、存储电容的第一极。第三导电层至少包括：像素电路的多个晶体管的控制极。第四导电层至少包括：像素电路的多个晶体管的第一极和第二极、以及与像素电路的开关晶体管的控制极连接的第一辅助电极。在一些示例中，第一导电层可以采用透明导电材料，第二导电层、第三导电层和第四导电层可以采用金属材料。然而，本实施例对此并不限定。

在一些示例性实施方式中，像素电路的开关晶体管的控制极与第一扫描线连接，开关晶体管的第一极与数据线连接，开关晶体管的第二极与驱动晶体管的控制极连接。驱动晶体管的第一极与第一电源线连接，驱动晶体管的第二极与存储电容的第二极连接。存储电容的第一极与驱动晶体管的控制极连接。第一扫描线设置在第三导电层，数据线和第一电源线设置在第四导电层。例如，第一扫描线沿第一方向延伸，数据线和第一电源线沿第二方向延伸。第一方向与第二方向交叉。然而，本实施例对此并不限定。

在一些示例性实施方式中，存储电容的第一极与开关晶体管的有源层为一体结构。

在一些示例性实施方式中，第二导电层还包括遮光电极。遮光电极在衬底基板上的正投影包含驱动晶体管的有源层在衬底基板上的正投影。利用遮光电极可以保护驱动晶体管的有源层。

在一些示例性实施方式中，像素电路还包括补偿晶体管。补偿晶体管的控制极与第二扫描线连接，补偿晶体管的第一极与感测补偿线连接，补偿晶体管的第二极与驱动晶体管的第二极连接。第二扫描线设置在第三导电层，感测补偿线设置在第四导电层。例如，第二扫描线沿第一方向延伸，感测补偿线沿第二方向延伸。然而，本实施例对此并不限定。

在一些示例性实施方式中，一个像素单元包括沿第一方向依次排布的第一子像素、第二子像素、第三子像素和第四子像素。像素单元的四个子像素与同一条感测补偿线连接，感测补偿线沿第二方向延伸，且在第一方向上位于第二子像素和第三子像素之间。第一方向与第二方向交叉。

在一些示例性实施方式中，第一子像素和第二子像素与第一条第一电源线连接，且第一条第一电源线在第一方向上位于第一子像素远离第二子像素的一侧。第三子像素和第四子像素与第二条第一电源线连接，且第二条第一电源线在第一方向上位于第三子像素远离第四子像素的一侧。在本示例中，像素单元在第一方向上位于两条第一电源线之间。

在一些示例性实施方式中，第一子像素连接的数据线和第二子像素连接的数据线在第一方向上位于第一子像素和第二子像素之间且相邻，第三子像素连接的数据线和第四子像素连接的数据线在第一方向上位于第三子像素和第四子像素之间且相邻。在本公开中，A和B相邻表示A和B之间没有其余晶体管或电容结构。

在一些示例性实施方式中，显示基板还包括：第五导电层，第五导电层位于第四导电层远离衬底基板的一侧。第五导电层至少包括：发光元件的第一极。发光元件的第一极与驱动晶体管的第二极连接。

下面通过一些示例对本实施例的方案进行举例说明。

图1为本公开至少一实施例的显示装置的结构示意图。如图1所示，本实施例的显示装置可以包括：时序控制器、数据驱动器、扫描驱动器和像素阵列。像素阵列可以包括多个第一扫描线、多个第二扫描线、多个数据线和多个子像素。在一些示例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据线DL1至DLn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据电压施加到数据线DL1至DLn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到第一扫描线GL1至GLm的第一扫描信号，以及将提供到第二扫描线SL1至SLm的第二扫描信号，m可以是自然数。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到第一扫描线GL1至GLm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。子像素阵列可以包括多个像素子PXij。每个像素子PXij可以连接到对应的数据线和对应的扫描线，i和j可以是自然数。

图2为本公开至少一实施例的显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P。多个像素单元的至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和出射第四颜色光线的第四子像素P4。第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4均包括像素电路和与像素电路连接的发光元件。第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4中的像素电路分别与第一扫描线、第二扫描线和数据线连接。像素电路可以被配置为在第一扫描线的控制下，接收数据线传输的数据电压，向所连接的发光元件输出相应的电流。第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4中的发光元件分别与所在子像素的像素电路连接，发光元件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。

在一些示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素、蓝色(B)子像素和白色(W)子像素，或者可以包括红色子像素、绿色子像素和蓝色子像素，本公开在此不做限定。在一些示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。例如，一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本公开在此不做限定。

在一些示例性实施方式中，像素电路可以是2T1C、3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图3为本公开至少一实施例的像素电路的一种等效电路示意图。如图3所示，本示例性实施例的像素电路为3T1C结构，可以包括3个晶体管(开关晶体管T1、驱动晶体管T2和补偿晶体管T3)、1个存储电容Cst和6个信号线(数据线DL、第一扫描线GL、第二扫描线SL、感测补偿线SE、第一电源线PL1和第二电源线PL2)。开关晶体管T1的控制极与驱动晶体管T2的控制极之间形成第一寄生电容Cp。在一些示例中，驱动晶体管T2的控制极和第一极之间可以形成第二寄生电容Cgs。第二寄生电容Cgs可以为驱动晶体管T2的控制极与第一极之间形成的边缘场寄生电容。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图3所示，开关晶体管T1的控制极与第一扫描线GL连接，开关晶体管T1的第一极与数据线DL连接，开关晶体管T1的第二极与驱动晶体管T2的控制极连接。驱动晶体管T2的第一极与第一电源线PL1连接，驱动晶体管T2的第二极与发光元件EL的第一极连接。补偿晶体管T3的控制极与第二扫描线SL连接，补偿晶体管T3的第一极与感测补偿线SE连接，补偿晶体管T3的第二极与驱动晶体管T2的第二极连接。存储电容Cst的第一极与驱动晶体管T2的控制极连接，存储电容Cst的第二极与驱动晶体管T2的第二极连接。发光元件EL的第二极与第二电源线PL2连接。在一些示例中，发光元件EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

在一些示例性实施方式中，如图3所示，开关晶体管T1配置为在第一扫描线GL的控制下，接收数据线DL传输的数据电压，使驱动晶体管T2的控制极接收所述数据电压。驱动晶体管T2配置为在其控制极所接收的数据电压的控制下，在第二极产生相应的电流。补偿晶体管T3配置为在第二扫描线SL的控制下，提取驱动晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。存储电容Cst配置为存储驱动晶体管T2的控制极的电位。发光元件EL配置为响应驱动晶体管T2的第二极的电流而发出相应亮度的光。

在一些示例性实施方式中，第一电源线PL1可以持续提供高电平信号，第二电源线PL2可以持续提供低电平信号。在一些示例中，开关晶体管T1、驱动晶体管T2和补偿晶体管T3可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。

在一些示例性实施方式中，开关晶体管T1、驱动晶体管T2和补偿晶体管T3可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LowTemperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点。在一些示例性实施方式中，可以将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现高分辨率，低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，以图3所示的像素电路的晶体管均为N型晶体管为例进行说明。图3所示的像素电路的工作过程可以包括以下阶段。

在数据写入阶段，第一扫描线GL输入高电平信号，第二扫描线SL输入高电平信号，开关晶体管T1导通，补偿晶体管T3导通。数据线DL提供的数据电压Vdata传递至驱动晶体管T2的控制极。即，驱动晶体管T2的控制极电压Vg＝Vdata。驱动晶体管T2的第二极电压Vs＝Vsen+ΔV。其中，Vsen为感测补偿线SE提供的补偿电压；ΔV为数据写入阶段，由于驱动晶体管T2导通产生的驱动晶体管T2的第二极的电压变化量。

在发光阶段，第一扫描线GL输入低电平信号，第二扫描线SL输入低电平信号。开关晶体管T1断开，补偿晶体管T3断开。在数据电压Vdata的控制下，驱动晶体管T2可以将第一电源线PL1提供的第一电源电压传递至驱动晶体管T2的第二极，以此来驱动发光元件EL发光。

从数据写入阶段到发光阶段，驱动晶体管T2的控制极的电压变化量

驱动晶体管T2的第二极的电压变化量ΔVs＝Voled-(Vsen+ΔV)。

其中，

Cst表示存储电容的电容值，Cp表示第一寄生电容的电容值，Cgs表示第二寄生电容的电容值，Voled为发光状态下的发光元件EL的第一极和第二极之间的跨压。ΔU＝VGH-VGL，即在开关晶体管T1的控制极导通时，开关晶体管T1的第二极从第一电源电压VGH到第二电源电压VGL的过程，此电压变化会对驱动晶体管T2的控制极产生一个电压耦合影响，即ΔVp。

在发光阶段，驱动晶体管T2的控制极和第二极之间的电压差Vgs＝Vg+ΔVg-(Vs+ΔVs)。即可以得到以下式子：

根据以上式子可以看出，Vgs随着第一寄生电容Cp的电容值变大呈变小趋势，需增加数据电压Vdata来保证Vgs不变。即，通过增加第一寄生电容Cp的电容值，可以进一步增加显示灰阶，从而可以实现不同子像素的灰阶均一性。

本示例性实施例提供的显示基板，通过在子像素的像素电路增加第一寄生电容，并调节第一寄生电容的电容值来匹配实现不同子像素的显示灰阶均一性，从而提高显示效果。

图4为本公开至少一实施例的显示基板的一个子像素的俯视图。图5A为图4中沿Q-Q’方向的局部剖面示意图。图5B为图4中沿R-R’方向的局部剖面示意图。如图4至图5B所示，在垂直于显示基板的平面内，本示例性实施方式提供的显示基板的显示区域包括：衬底基板60、依次设置在衬底基板60上的第一导电层、第二导电层、半导体层、第三导电层、第四导电层和第五导电层。第一导电层和第二导电层之间设置有第一绝缘层61，第二导电层和半导体层之间设置有第二绝缘层62，半导体层和第三导电层之间设置有第三绝缘层63，第三导电层和第四导电层之间设置有第四绝缘层64，第四导电层和第五导电层之间设置有第五绝缘层65和第六绝缘层66。第五绝缘层65位于第六绝缘层66靠近衬底基板60的一侧。在一些示例中，第一绝缘层61、第二绝缘层62、第三绝缘层63、第四绝缘层64和第五绝缘层65可以为无机绝缘层，第六绝缘层66可以为有机绝缘层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图4和图5B所示，第五导电层可以包括发光元件的第一极25。第五导电层远离衬底基板60的一侧可以设置像素定义层(PDL)。发光元件可以包括：叠设在第六绝缘层66上的第一极25、有机发光层和第二极。在一些示例中，本实施例提供的显示基板可以为底发射型显示基板，其中，发光元件的第一极可以为透明阳极，发光元件的第二极可以为反射阴极。然而，本实施例对此并不限定。例如，发光元件的第一极可以为反射阳极，发光元件的第二极可以为透明阴极或半透半反阴极。发光元件的第一极可以通过第五绝缘层和第六绝缘层上的过孔与第四导电层连接。

图6A为本公开至少一实施例的形成第一导电层后的子像素的俯视图。如图4至图6A所示，本示例性实施例的显示区域的第一导电层至少包括：像素电路的存储电容Cst的第二极。例如，第一导电层可以包括：第一连接电极11、第二连接电极12、第三连接电极13和存储电容Cst的第二极42。其中，第二连接电极12和第三连接电极13在第一方向X上相邻。在第二方向Y上，第一连接电极11位于存储电容Cst的第二极42远离第三连接电极13的一侧。第一方向X与第二方向Y交叉，例如，第一方向X垂直于第二方向Y。在一些示例中，第一导电层可以采用透明导电材料，以实现从衬底基板60一侧出光。

图6B为本公开至少一实施例的形成第二导电层后的子像素的俯视图。如图4至图6B所示，本示例性实施例的显示区域的第二导电层至少包括：多个连接电极和遮光电极。例如，第二导电层可以包括：遮光电极20、第四连接电极14、第五连接电极15、第六连接电极16和第七连接电极17。在一些示例中，第二导电层可以采用金属材料，例如可以为钼等透光率较差的材料。

在一些示例性实施方式中，如图6B所示，第六连接电极16、第五连接电极15、第七连接电极17、遮光电极20和第四连接电极14在第二方向Y上依次排布。在第二方向Y上，第七连接电极17与遮光电极20之间的距离大于遮光电极20与第四连接电极14之间的距离。在本公开中，A与B之间的距离可以指A靠近B一侧的边缘与B靠近A一侧的边缘之间的距离。

在一些示例性实施方式中，如图6B所示，第四连接电极14、第五连接电极15、第六连接电极16和第七连接电极17均沿第一方向X延伸。第一绝缘层61上开设有第一过孔K1、第二过孔K2、第三过孔K3、第四过孔K4和第五过孔K5。第四连接电极14通过第一过孔K1与第一连接电极11连接。第五连接电极15通过第二过孔K2与第二连接电极12连接。第六连接电极16通过第三过孔K3与第三连接电极13连接。第七连接电极17通过第四过孔K4与存储电容Cst的第二极42连接，遮光电极20通过第五过孔K5与存储电容Cst的第二极42连接。

在一些示例性实施方式中，如图6B所示，第四连接电极14在衬底基板60上的正投影覆盖第一连接电极11在衬底基板60上的正投影。第五连接电极15在衬底基板60上的正投影覆盖第二连接电极12在衬底基板60上的正投影。第六连接电极16在衬底基板60上的正投影覆盖第三连接电极13在衬底基板60上的正投影。存储电容Cst的第二极42在衬底基板60上的正投影与第七连接电极17在衬底基板60上的正投影存在交叠，还与遮光电极20在衬底基板60上的正投影存在交叠。

图6C为本公开至少一实施例的形成半导体层后的子像素的俯视图。如图4至图6C所示，本示例性实施例的显示区域的半导体层至少包括：像素电路的驱动晶体管T2的有源层T20、开关晶体管T1的有源层T10、补偿晶体管T3的有源层T30、以及存储电容Cst的第一极41。开关晶体管T1的有源层T10包括：沟道区T10a、位于沟道区T10a两端的第一掺杂区T10b和第二掺杂区T10c。驱动晶体管T2的有源层T20包括：沟道区T20a、位于沟道区T20a两端的第一掺杂区T20b和第二掺杂区T20c。补偿晶体管T3的有源层T30包括：沟道区T30a、位于沟道区T30a两端的第一掺杂区T30b和第二掺杂区T30c。

在一些示例性实施方式中，如图6C所示，开关晶体管T1的有源层T10和存储电容Cst的第一极41可以为一体结构。开关晶体管T1的有源层T10的第二掺杂区域T10c与存储电容Cst的第一极41连接。

在一些示例性实施方式中，有源层的沟道区具有半导体特性，第一掺杂区和第二掺杂区具有导电性。有源层的第一掺杂区或第二掺杂区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。在一些示例中，半导体层的材料可以包括金属氧化物，例如IGZO。然而，本实施例对此并不限定。例如，半导体层的材料例如可以包括多晶硅。

在一些示例性实施方式中，如图6B和6C所示，遮光电极20在衬底基板60上的正投影包含驱动晶体管T2的有源层T20在衬底基板60上的正投影。本示例性实施方式可以防止外界光线自衬底基板60的下方入射驱动晶体管的有源层的沟道区，产生热生载流子，引起热噪声，由此造成驱动晶体管的阈值电压偏移。

在一些示例性实施方式中，如图6A至图6C所示，存储电容Cst的第一极41和第二极42在衬底基板60上的正投影存在交叠。在本示例中，存储电容Cst的两极分别位于第一导电层和半导体层。然而，本实施例对此并不限定。

图6D为本公开至少一实施例的形成第三导电层后的子像素的俯视图。如图4至图6D所示，本示例性实施例的显示区域的第三导电层至少包括：像素电路的多个晶体管的控制极、第一扫描线GL以及第二扫描线SL。例如，第三导电层可以包括：开关晶体管T1的控制极T13、驱动晶体管T2的控制极T23、补偿晶体管T3的控制极T33、第一扫描线GL、第二扫描线SL、第三辅助电极23和第四辅助电极24。第三辅助电极23和第四辅助电极24在第一方向X上位于存储电容Cst的相对两侧。

在一些示例性实施方式中，第二扫描线SL与补偿晶体管T3的控制极T33可以为一体结构，第一扫描线GL与开关晶体管T1的控制极T13可以为一体结构。补偿晶体管T3的控制极T33与补偿晶体管T3的有源层T30在衬底基板上的正投影的交叠区域为补偿晶体管T3的有源层T30的沟道区T30a。开关晶体管T1的控制极T13与开关晶体管T1的有源层T10在衬底基板上的正投影的交叠区域为开关晶体管T1的有源层T10的沟道区T10a。驱动晶体管T2的控制极T23与驱动晶体管T2的有源层T20在衬底基板上的正投影的交叠区域为驱动晶体管T2的有源层T20的沟道区T20a。

图6E为本公开至少一实施例的形成第四绝缘层后的子像素的俯视图。如图4至图6E所示，本示例性实施例的显示区域的第四绝缘层64上形成有多个过孔。例如，多个过孔可以包括：第六过孔H1至第九过孔H4、第十过孔D1和第十一过孔D2、第十二过孔V1至第十七过孔V6。第六过孔H1至第九过孔H4内的第四绝缘层64被刻蚀掉，暴露出第三导电层的表面。第十过孔D1和第十一过孔D2内的第四绝缘层64、第三绝缘层63和第二绝缘层62被刻蚀掉，暴露出第二导电层的表面。第十二过孔V1和第十三过孔V2内的第四绝缘层64和第三绝缘层63被刻蚀掉，暴露出半导体层的表面。第十四过孔V3至第十六过孔V5内一半区域的第四绝缘层64和第三绝缘层63被刻蚀掉，暴露出半导体层的表面，另一半区域内的第四绝缘层64、第三绝缘层63和第二绝缘层62被刻蚀掉，暴露出第二导电层的表面。第十七过孔V6的三分之一区域内的第四绝缘层被64刻蚀掉，暴露出第三导电层的表面，另外三分之二区域内的第四绝缘层64和第三绝缘层63被刻蚀掉，暴露出半导体层的表面。然而，本实施例对此并不限定。

图6F为本公开至少一实施例的形成第四导电层后的子像素的俯视图。如图4至图6F所示，本示例性实施例的显示区域的第四导电层至少包括：像素电路的多个晶体管的第一极和第二极、数据线DL、第一电源线PL1和第一辅助电极21。例如，第四导电层可以包括：开关晶体管T1的第一极T11和第二极T12、驱动晶体管T2的第一极T21和第二极T22、补偿晶体管T3的第一极T31和第二极T32、数据线DL、第一电源线PL1、第一辅助电极21、以及第二辅助电极22。数据线DL和第一电源线PL1沿第二方向Y延伸。开关晶体管T1的第一极T11和第二极T12、驱动晶体管T2的第一极T21和第二极T22、补偿晶体管T3的第一极T31和第二极T32、第一辅助电极21和第二辅助电极22位于数据线DL和第一电源线PL1之间。

在一些示例性实施方式中，如图6F和图6E所示，开关晶体管T1的第一极T11通过第十二过孔V1与开关晶体管T1的有源层T10的第一掺杂区T10b连接。开关晶体管T1的第二极T12通过第十七过孔V6与开关晶体管T1的有源层T10的第二掺杂区T10c以及驱动晶体管T2的控制极T23连接。驱动晶体管T2的第一极T21通过第十三过孔V2与驱动晶体管T2的有源层T20的第一掺杂区T20b连接。驱动晶体管T2的第二极T22通过第十四过孔V3与驱动晶体管T2的有源层T20的第二掺杂区T20c以及遮光电极20连接。由于遮光电极20与存储电容Cst的第二极42连接，可以通过遮光电极20实现驱动晶体管T2的第二极T22与存储电容Cst的第二极42的连接。补偿晶体管T3的第一极T31通过第十六过孔V5与补偿晶体管T3的有源层T30的第一掺杂区T30b以及第五连接电极15连接。第五连接电极15可以与相邻子像素的补偿晶体管的第一极连接，并连接至感测补偿线。补偿晶体管T3的第二极T32通过第十五过孔V4与补偿晶体管T3的有源层T30的第二掺杂区T30c以及第七连接电极17连接。由于第七连接电极17与存储电容Cst的第二极42连接，通过第七连接电极17可以实现补偿晶体管T3的第二极T32与存储电容Cst的第二极42的连接。第一电源线PL1通过第十过孔D1与第四连接电极14连接，还通过第十一过孔D2与第六连接电极16连接。通过第四连接电极14和第六连接电极16可以向相邻子像素提供第一电源电压，实现多个子像素共用第一电源线PL1。

在一些示例性实施方式中，第一辅助电极21可以通过沿第一方向X依次设置的多个第六过孔H1(例如，三个第六过孔)与第一扫描线GL连接。第二辅助电极22可以通过第九过孔H4与第二扫描线SL连接。数据线DL可以通过沿第二方向Y依次设置的多个第七过孔H2(例如，七个第七过孔)与第三辅助电极23连接。第一电源线PL1可以通过沿第二方向Y依次设置的多个第八过孔H3(例如，十二个第八过孔)与第四辅助电极24连接。第一电源线PL1通过与第四辅助电极24连接，可以减小电阻，提高导电性；数据线DL通过与第三辅助电极23连接，可以减小电阻，提高导电性。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图5A和图6F所示，第一辅助电极21在衬底基板60上的正投影与开关晶体管T1的有源层T10的第二掺杂区T10c在衬底基板60上的正投影存在交叠，形成第一寄生电容Cp。第一寄生电容Cp的电容值可以取决于所述交叠面积的大小。其中，交叠面积越大，第一寄生电容Cp的电容值越大。

图6G为本公开至少一实施例的形成第五导电层后的子像素的俯视图。如图4至图6G所示，本示例性实施例的显示区域的第五导电层至少包括：发光元件的第一极25。第六绝缘层66上开设有第十八过孔F1，第十八过孔F1内的第六绝缘层66被刻蚀掉。第五绝缘层65上开设有第十九过孔F2，第十九过孔F2内的第五绝缘层65被刻蚀掉，暴露出第四导电层的表面。第十八过孔F1在衬底基板60上的正投影包含第十九过孔F2在衬底基板60上的正投影。发光元件的第一极25通过第十八过孔F1和第十九过孔F2与驱动晶体管T2的第二极T22连接。

本示例性实施方式提供的显示基板中，第一寄生电容Cp的电容值可以通过调节第一辅助电极21和开关晶体管T1的有源层T10的第二掺杂区T10c在衬底基板60上的正投影的交叠面积来实现。通过调节第一寄生电容Cp的电容值，可以调节子像素的灰阶电压。

在一些示例性实施方式中，以一个像素单元包括红色、白色、绿色和蓝色四个子像素为例，在匹配四色子像素的驱动晶体管的沟道宽长比后，四色子像素在发光亮度为150尼特(nit)时对应的数据电压分别为6.30V、6.24V、6.07V和5.96V，如表1所示。

表1

由于高像素分辨率导致空间排布受限，红色子像素的驱动晶体管的沟道宽度已调整至最大，红色子像素的数据电压无法通过沟道宽度的增大而降低；白色子像素的驱动晶体管的沟道宽度在确保晶体管特性的基础上，已调至最小，白色子像素的数据电压无法通过沟道宽度减小而增大。本示例性实施方式通过调节不同颜色子像素的像素电路的第一寄生电容的电容值来实现不同颜色子像素的显示灰阶一致性。

图7为本公开至少一实施例的显示基板的一个像素单元的俯视图。图8A为本公开至少一实施例的形成第一导电层后的像素单元的俯视图。图8B为本公开至少一实施例的形成第二导电层后的像素单元的俯视图。图8C为本公开至少一实施例的形成半导体层后的像素单元的俯视图。图8D为本公开至少一实施例的形成第三导电层后的像素单元的俯视图。图8E为本公开至少一实施例的形成第四导电层后的像素单元的俯视图。图8F为本公开至少一实施例的形成第五导电层后的像素单元的俯视图。图8G为本公开至少一实施例的形成像素定义层后的像素单元的俯视图。

在一些示例性实施方式中，如图7至图8G所示，在平行于显示基板的平面内，红色(R)子像素、白色(W)子像素、绿色(G)子像素和蓝色(B)子像素沿第一方向X依次排布。像素单元在第一方向X上位于第一条第一电源线PL1a和第二条第一电源线PL1b之间。红色子像素的像素电路在第一方向X上位于第一条第一电源线PL1a和红色子像素所连接的数据线DL_R之间，白色子像素的像素电路在第一方向X上位于白色子像素所连接的数据线DL_W和感测补偿线SE之间，绿色子像素的像素电路在第一方向X上位于感测补偿线SE和绿色子像素所连接的数据线DL_G之间，蓝色子像素的像素电路在第一方向X上位于蓝色子像素所连接的数据线DL_B和第二条第一电源线PL1b之间。红色子像素所连接的数据线DL_R和白色子像素所连接的数据线DL_W在第一方向上相邻，绿色子像素所连接的数据线DL_G和蓝色子像素所连接的数据线DL_B在第一方向上相邻。感测补偿线SE通过第五连接电极15与像素单元的四个子像素连接。感测补偿线SE在第一方向D1上位于白色子像素的像素电路和绿色子像素的像素电路之间。第一条第一电源线PL1a可以通过第六连接电极16与红色子像素和白色子像素的像素电路连接，第二条第二电源线PL1b可以通过第六连接电极16与绿色子像素和蓝色子像素的像素电路连接。换言之，一个像素单元中的相邻两个子像素的像素电路与同一条第一电源线连接。

在一些示例性实施方式中，如图7至图8G所示，在平行于显示基板的平面内，红色子像素的开关晶体管T1_R与红色子像素所连接的数据线DL_R在第一方向X上相邻，红色子像素的驱动晶体管T2_R与第一条第一电源线PL1a在第一方向X上相邻，红色子像素的补偿晶体管T3_R在第二方向Y上位于存储电容Cst_R远离驱动晶体管T2_R和开关晶体管T1_R的一侧。白色子像素的开关晶体管T1_W与白色子像素所连接的数据线DL_W在第一方向X上相邻，白色子像素的驱动晶体管T2_W与感测补偿线SE在第一方向X上相邻，白色子像素的补偿晶体管T3_W在第二方向Y上位于存储电容Cst_W远离驱动晶体管T2_W和开关晶体管T1_W的一侧。绿色子像素的开关晶体管T1_G与绿色子像素所连接的数据线DL_G在第一方向X上相邻，绿色子像素的驱动晶体管T2_G与感测补偿线SE在第一方向X上相邻，绿色子像素的补偿晶体管T3_G在第二方向Y上位于存储电容Cst_G远离驱动晶体管T2_G和开关晶体管T1_G的一侧。蓝色子像素的开关晶体管T1_B与蓝色子像素所连接的数据线DL_B在第一方向X上相邻，蓝色子像素的驱动晶体管T2_B与第二条第一电源线PL1b在第一方向X上相邻，蓝色子像素的补偿晶体管T3_B在第二方向Y上位于存储电容Cst_B远离驱动晶体管T2_B和开关晶体管T1_B的一侧。

在一些示例性实施方式中，如图7至图8G所示，白色子像素的第一寄生电容Cp_W的电容值大于绿色子像素的第一寄生电容Cp_G的电容值，绿色子像素的第一寄生电容Cp_G的电容值大于蓝色子像素的第一寄生电容Cp_B的电容值，蓝色子像素的第一寄生电容Cp_B的电容值大于红色子像素的第一寄生电容Cp_R的电容值。在本示例中，红色子像素的第一寄生电容Cp_R的电容值可以为零，即红色子像素的开关晶体管T1_R的控制极和驱动晶体管T2_R的控制极之间可以不形成第一寄生电容。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图7至图8G所示，白色子像素的第一寄生电容Cp_W由白色子像素的第一辅助电极21_R和白色子像素的开关晶体管T1_W的有源层T10_W的第二掺杂区交叠形成。绿色子像素的第一寄生电容Cp_G由绿色子像素的第一辅助电极21_G和绿色子像素的开关晶体管T1_G的有源层T10_G的第二掺杂区交叠形成。蓝色子像素的第一寄生电容Cp_B由蓝色子像素的第一辅助电极21_B和蓝色子像素的开关晶体管T1_B的有源层T10_B的第二掺杂区交叠形成。红色子像素的第一辅助电极21_R和红色子像素的开关晶体管T1_R的有源层T10_R的第二掺杂区在衬底基板上的正投影没有交叠。

在一些示例性实施方式中，以表1所示的像素单元为例，本示例性实施方式通过调节四色子像素的第一寄生电容的电容值，可以匹配四色子像素在发光亮度为150nit时的数据电压均为6.30V，从而实现灰阶均一性显示，以提高显示效果。

下面通过显示基板的制备过程的示例说明显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶处理。沉积可以采用溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用喷涂和旋涂中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程中该“薄膜”需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。

本公开所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“A的投影包含B的投影”，是指B的投影的边界落入A的投影的边界范围内，或者A的投影的边界与B的投影的边界重叠。

在一些示例性实施方式中，显示基板的制备过程可以包括如下操作，如图7至图8G所示。本示例性实施方式中以显示基板为底发射型显示基板，并以一个像素单元为例进行说明。

(1)、形成第一导电层图案。

在一些示例性实施方式中，在衬底基板60上沉积第一导电薄膜，通过构图工艺对第一导电薄膜进行构图，形成第一导电层图案。如图8A所示，第一导电层图案至少包括：多个像素电路的存储电容的第二极(例如，红色子像素的存储电容的第二极42_R、白色子像素的存储电容的第二极42_W、蓝色子像素的存储电容的第二极42_B以及绿色子像素的存储电容的第二极42_G)、以及多个连接电极。

在一些示例性实施方式中，衬底基板60可以为刚性衬底或柔性衬底。刚性衬底可以包括玻璃、金属箔片中的一种或多种。柔性衬底可以包括聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。然而，本实施例对此并不限定。

(2)、形成第二导电层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，沉积第一绝缘薄膜，通过构图工艺对第一绝缘薄膜进行构图，形成覆盖前述结构的第一绝缘层图案。第一绝缘层61上开设有多个过孔图案。多个过孔内的第一绝缘层61被刻蚀掉，暴露出第一导电层的表面。多个过孔在衬底基板60上的正投影可以呈矩形或圆形。然而，本实施例对此并不限定。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，沉积第二导电薄膜，通过构图工艺对第二导电薄膜进行构图，在第一绝缘层61上形成第二导电层图案。如图8B所示，第二导电层图案至少包括：连接第一导电层和第四导电层的多个连接电极(例如，第四连接电极14、第五连接电极15和第六连接电极16)、以及多个遮光电极(例如，遮光电极20_R、20_W、20_G、20_B)。第四连接电极14和第六连接电极16可以实现第一电源线与两个子像素的像素电路的连接，第五连接电极15可以实现感测补偿线SE与四个子像素的像素电路的连接。利用遮光电极可以保护子像素的驱动晶体管的有源层。

(3)、形成半导体层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，依次沉积第二绝缘薄膜和半导体薄膜，通过构图工艺对半导体薄膜进行构图，形成第二绝缘层以及形成在第二绝缘层上的半导体层图案。如图8C所示，半导体层可以具有弯曲或弯折形状。半导体层图案包括多个像素电路的多个晶体管的有源层(例如，红色子像素的驱动晶体管的有源层T20_R、开关晶体管的有源层T10_R和补偿晶体管的有源层T30_R，白色子像素的驱动晶体管的有源层T20_W、开关晶体管的有源层T10_W和补偿晶体管的有源层T30_W，绿色子像素的驱动晶体管的有源层T20_G、开关晶体管的有源层T10_G和补偿晶体管的有源层T30_G，蓝色子像素的驱动晶体管的有源层T20_B、开关晶体管的有源层T10_B和补偿晶体管的有源层T30_B)以及存储电容的第一极(例如，红色像素的存储电容的第一极41_R、白色像素的存储电容的第一极41_W、绿色像素的存储电容的第一极41_G、蓝色像素的存储电容的第一极41_B)。

(4)、形成第三导电层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，依次沉积第三绝缘薄膜和第三导电薄膜，通过构图工艺对第三导电薄膜进行构图，形成第三绝缘层以及形成在第三绝缘层上的第三导电层。如图8D所示，第三导电层图案至少包括：多个像素电路的晶体管的控制极(例如，红色子像素的驱动晶体管的控制极T23_R、开关晶体管的控制极T13_R和补偿晶体管的控制极T33_R，白色子像素的驱动晶体管的控制极T23_W、开关晶体管的控制极T13_W和补偿晶体管的控制极T33_W，绿色子像素的驱动晶体管的控制极T23_G、开关晶体管的控制极T13_G和补偿晶体管的控制极T33_G，蓝色子像素的驱动晶体管的控制极T23_B、开关晶体管的控制极T13_B和补偿晶体管的控制极T33_B)、第一扫描线GL和第二扫描线SL。在一些示例中，第一扫描线GL与红色子像素的开关晶体管的控制极T13_R、白色子像素的开关晶体管的控制极T13_W、绿色子像素的开关晶体管的控制极T13_G和蓝色子像素的开关晶体管的控制极T13_B可以为一体结构。第二扫描线SL与红色子像素的补偿晶体管的控制极T33_R、白色子像素的补偿晶体管的控制极T33_W、绿色子像素的补偿晶体管的控制极T33_G和蓝色子像素的补偿晶体管的控制极T33_B可以为一体结构。

(5)、形成第四导电层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成第四绝缘层64图案。第四绝缘层64上开设有多个过孔图案。多个过孔内的第四绝缘层64被刻蚀掉，或者，第三绝缘层63和第四绝缘层64被刻蚀掉，或者，第三绝缘层63、第四绝缘层64和第二绝缘层62被刻蚀掉。多个过孔在衬底基板60上的正投影可以呈矩形或圆形。然而，本实施例对此并不限定。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，沉积第四导电薄膜，通过构图工艺对第四导电薄膜进行构图，在第四绝缘层64上形成第四导电层图案。如图8E所示，第四导电层图案可以包括：多个像素电路的晶体管的第一极和第二极、像素电路的开关晶体管的控制极连接的第一辅助电极(例如，红色子像素的第一辅助电极21_R、白色子像素的第一辅助电极21_W、绿色子像素的第一辅助电极21_G、蓝色子像素的第一辅助电极21_B)、第一电源线PL1a和PL1b、数据线(例如，红色子像素连接的数据线DL_R、白色子像素连接的数据线DL_W、绿色子像素连接的数据线DL_G和蓝色子像素连接的数据线DL_B)、感测补偿线SE、第二扫描线SL连接的第二辅助电极、以及多个连接电极。在一些示例中，数据线、感测补偿线SE、第一电源线PL1a和PL1b沿第二方向Y延伸。

(6)、形成第五导电层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上，沉积第五绝缘薄膜，形成第五绝缘层65。然后，涂覆第六绝缘薄膜，通过对第六绝缘薄膜的掩模、曝光和显影，形成第六绝缘层66图案。第六绝缘层66上开设有多个暴露出第五绝缘层65的过孔。然后，对暴露出的第五绝缘层65进行刻蚀，在第五绝缘层65上形成多个过孔，以暴露出第四导电层的表面。

在一些示例性实施方式中，在形成有前述图案的衬底基板60上沉积第五导电薄膜，通过构图工艺对第五导电薄膜进行构图，在第六绝缘层66上形成第五导电层图案。如图8F所示，第五导电层图案至少包括：多个子像素的发光元件的第一极(例如，红色子像素的发光元件的第一极25_R、白色子像素的发光元件的第一极25_W、绿色子像素的发光元件的第一极25_G和蓝色子像素的发光元件的第一极25_B)。发光元件的第一极可以通过第五绝缘层65和第六绝缘层66上的过孔与对应的像素电路连接。

在一些示例性实施方式中，在形成第五绝缘层之后，可以形成彩色滤光层，再形成第六绝缘层。彩色滤光层可以包括多个彩色滤光单元，多个彩色滤光单元可以与多个子像素一一对应。子像素对应的彩色滤光单元可以配置为仅允许该子像素发射的光线通过。通过设置彩色滤光层，可以提升显示基板的彩色显示效果。然而，本实施例对此并不限定。

(7)、形成像素定义层图案。

在一些示例性实施方式中，在形成前述图案的衬底基板60上涂覆像素定义薄膜，通过掩模、曝光和显影工艺形成像素定义层图案。如图8G所示，每个子像素的像素定义层形成有暴露出发光元件的第一极的像素开口(例如，暴露出红色子像素的发光元件的第一极25_R的像素开口OP_R、暴露出白色子像素的发光元件的第一极25_W的像素开口OP_W、暴露出绿色子像素的发光元件的第一极25_G的像素开口OP_G、以及暴露出蓝色子像素的发光元件的第一极25_B的像素开口OP_B)。

在一些示例性实施方式中，可以在形成的像素开口内形成发光元件的有机发光层，有机发光层与发光元件的第一极连接。随后，沉积金属薄膜，通过构图工艺对金属薄膜进行构图，形成发光元件的第二极图案。例如，发光元件的第二极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金。随后，可以在发光元件的第二极上形成封装层。封装层可以包括无机材料/有机材料/无机材料的叠层结构。然而，本实施例对此并不限定。

在一些示例性实施方式中，像素定义层在相邻子像素之间设置有条形开口，以实现相邻子像素的发光元件的有机发光层的隔离。

在一些示例性实施方式中，第一导电层和第五导电层可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电材料。第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层61、第二绝缘层62、第三绝缘层63、第四绝缘层64和第五绝缘层65可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第六绝缘层66和像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。半导体层可以采用金属氧化物或多晶硅。然而，本实施例对此并不限定。

本公开所示结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，显示基板可以为顶发射型显示基板。然而，本公开在此不做限定。

本公开的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图9为本公开至少一实施例的显示装置的示意图。如图9所示，本实施例提供一种显示装置91，包括前述实施例的显示基板910。在一些示例中，显示基板910可以为OLED显示基板或者QLED显示基板。显示装置91可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (14)

1.一种显示基板，其特征在于，包括：

衬底基板以及设置在所述衬底基板上的多个子像素；

至少一个子像素包括：像素电路以及与所述像素电路连接的发光元件；所述像素电路至少包括：开关晶体管、驱动晶体管、存储电容以及形成在开关晶体管的控制极和驱动晶体管的控制极之间的第一寄生电容；

所述开关晶体管的第二极与驱动晶体管的控制极连接；所述第一寄生电容的电容值取决于所述开关晶体管的控制极连接的第一辅助电极和所述开关晶体管的有源层的第二掺杂区在所述衬底基板上的正投影的交叠面积。

2.根据权利要求1所述的显示基板，其特征在于，相同颜色子像素的像素电路的第一寄生电容的电容值相同，不同颜色子像素的像素电路的第一寄生电容的电容值不同或者部分相同。

3.根据权利要求1所述的显示基板，其特征在于，多个子像素包括：红色子像素、白色子像素、蓝色子像素和绿色子像素；

所述白色子像素的像素电路的第一寄生电容的电容值大于蓝色子像素的像素电路的第一寄生电容的电容值，所述蓝色子像素的像素电路的第一寄生电容的电容值大于绿色子像素的像素电路的第一寄生电容的电容值，所述绿色子像素的像素电路的第一寄生电容的电容值大于红色子像素的像素电路的第一寄生电容的电容值。

4.根据权利要求1所述的显示基板，其特征在于，所述第一辅助电极位于所述开关晶体管的控制极远离所述衬底基板的一侧，所述开关晶体管的有源层位于所述开关晶体管的控制极靠近所述衬底基板的一侧。

5.根据权利要求4所述的显示基板，其特征在于，在垂直于显示基板的方向上，所述显示基板包括：设置在所述衬底基板上的第一导电层、第二导电层、半导体层、第三导电层和第四导电层；

所述第一导电层至少包括：所述像素电路的存储电容的第二极；

所述第二导电层至少包括：连接第一导电层和第四导电层的多个连接电极；

所述半导体层至少包括：所述像素电路的多个晶体管的有源层、所述存储电容的第一极；

所述第三导电层至少包括：所述像素电路的多个晶体管的控制极；

所述第四导电层至少包括：所述像素电路的多个晶体管的第一极和第二极、以及与所述像素电路的开关晶体管的控制极连接的第一辅助电极。

6.根据权利要求5所述的显示基板，其特征在于，所述像素电路的开关晶体管的控制极与第一扫描线连接，所述开关晶体管的第一极与数据线连接，所述开关晶体管的第二极与驱动晶体管的控制极连接；所述驱动晶体管的第一极与第一电源线连接，所述驱动晶体管的第二极与存储电容的第二极连接；所述存储电容的第一极与驱动晶体管的控制极连接；

所述第一扫描线设置在第三导电层，所述数据线和第一电源线设置在第四导电层。

7.根据权利要求6所述的显示基板，其特征在于，存储电容的第一极与开关晶体管的有源层为一体结构。

8.根据权利要求6所述的显示基板，其特征在于，所述第二导电层还包括遮光电极，所述遮光电极在衬底基板上的正投影包含驱动晶体管的有源层在衬底基板上的正投影。

9.根据权利要求6所述的显示基板，其特征在于，所述像素电路还包括补偿晶体管；所述补偿晶体管的控制极与第二扫描线连接，所述补偿晶体管的第一极与感测补偿线连接，所述补偿晶体管的第二极与驱动晶体管的第二极连接；

所述第二扫描线设置在第三导电层，所述感测补偿线设置在第四导电层。

10.根据权利要求9所述的显示基板，其特征在于，一个像素单元包括沿第一方向依次排布的第一子像素、第二子像素、第三子像素和第四子像素；所述像素单元的四个子像素与同一条感测补偿线连接，所述感测补偿线沿第二方向延伸，且在第一方向上位于第二子像素和第三子像素之间；所述第一方向与所述第二方向交叉。

11.根据权利要求10所述的显示基板，其特征在于，所述第一子像素和第二子像素与第一条第一电源线连接，且所述第一条第一电源线在所述第一方向上位于第一子像素远离第二子像素的一侧；所述第三子像素和第四子像素与第二条第一电源线连接，且所述第二条第一电源线在所述第一方向上位于第三子像素远离第四子像素的一侧。

12.根据权利要求10所述的显示基板，其特征在于，所述第一子像素连接的数据线和第二子像素连接的数据线在第一方向上位于第一子像素和第二子像素之间且相邻，所述第三子像素连接的数据线和第四子像素连接的数据线在所述第一方向上位于第三子像素和第四子像素之间且相邻。

13.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括：第五导电层，位于所述第四导电层远离衬底基板的一侧；

所述第五导电层至少包括：所述发光元件的第一极；所述发光元件的第一极与驱动晶体管的第二极连接。

14.一种显示装置，其特征在于，包括如权利要求1至13中任一项所述的显示基板。

Images