CN113302699B - 存储器中的单调计数器 - Google Patents

存储器中的单调计数器 Download PDF

Info

Publication number
CN113302699B
CN113302699B CN201980085050.5A CN201980085050A CN113302699B CN 113302699 B CN113302699 B CN 113302699B CN 201980085050 A CN201980085050 A CN 201980085050A CN 113302699 B CN113302699 B CN 113302699B
Authority
CN
China
Prior art keywords
block
count
milestone
segment
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980085050.5A
Other languages
English (en)
Other versions
CN113302699A (zh
Inventor
A·蒙代洛
F·托马约洛
C·孔代米
T·泽里利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113302699A publication Critical patent/CN113302699A/zh
Application granted granted Critical
Publication of CN113302699B publication Critical patent/CN113302699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H03K21/403—Arrangements for storing the counting state in case of power supply interruption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本公开揭示一种设备，例如，存储器(例如，NAND存储器)，其可具有控制器、耦合到所述控制器的易失性计数器及耦合到所述控制器的非易失性存储器阵列。所述控制器可经配置以每当所述计数器的计数已递增特定数目个增量时，将除所述计数器的所述计数外的信息写入在所述阵列中。计数可为单调、非易失性及可容许电力损失的。

Description

存储器中的单调计数器
技术领域
本公开大体上涉及存储器，且特定来说，本公开涉及存储器中的单调计数器。
背景技术
存储器***可实施在电子***(例如计算机、蜂窝式电话、手持电子装置等等)中。一些存储器***(例如固态驱动器(SSD)、嵌入式多媒体控制器(eMMC)装置、通用快闪存储(UFS)装置及类似者)可包含用于存储来自主机的主机(例如用户)数据的非易失性存储存储器。非易失性存储存储器通过在未供电时保存所存储的数据来提供持久数据且可包含NAND(“与非”)快闪存储器、NOR(“或非”)快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM))、三维交叉点存储器(例如3D XPoint)、电阻随机存取存储器(RRAM)、铁电随机存取存储器(FeRAM)、磁阻随机存取存储器(MRAM)及可编程导电存储器及其它类型的存储器。
在一些实例中，存储器可存储安全信息且易遭受旨在获取安全信息的恶意攻击。例如，一些安全存储器会成为重放攻击的牺牲品。例如，重放可为恶意或诈欺性重复或延迟安全信息且可涉及拦截及重传安全信息。
发明内容
在一个方面，本申请案提供一种设备，其包括：控制器；易失性计数器，其经耦合到所述控制器；及非易失性存储器阵列，其经耦合到所述控制器；其中所述控制器经配置以每当所述计数器的计数已递增特定数目个增量时，将除所述计数器的所述计数外的信息写入在所述阵列中。
在另一方面，本申请案提供一种设备，其包括：控制器；易失性计数器，其经耦合到所述控制器；及非易失性存储器单元的第一块及第二块，其经耦合到所述控制器；其中所述第一块及所述第二块中的一者经配置以具有作用状态，而所述第一块及所述第二块中的另一者具有非作用状态；所述第一块及所述第二块中的每一者包括经配置以存储第一数量个计数里程碑记录的第一区域及经配置以存储第二数量个块里程碑记录的第二区域；所述控制器经配置以：响应于具有所述作用状态的所述块的所述第一区域具有所述数量个计数里程碑记录而交换所述块的所述相应状态；将所述块里程碑记录写入在响应于所述交换而变成具有所述作用状态的所述块的所述块的所述第二区域中；及每当所述计数器的计数已递增特定数目个增量时，将所述计数里程碑记录写入在具有所述作用状态的所述块的所述第一区域中。
在另一方面，本申请案提供一种方法，其包括：通过响应于每一事件而递增易失性计数器的计数来使用所述易失性计数器计数事件；每当所述计数分别递增特定次数时，将相应计数里程碑记录写入到非易失性存储器阵列；及将所述计数器的每次相应通电时的所述计数器的相应初始化计数确定为所述特定次数乘以在所述相应通电前被写入到所述非易失性存储器的计数里程碑记录的数目。
附图说明
图1是根据本公开的若干实施例的可执行单调计数操作的设备的框图。
图2A是根据本公开的若干实施例的可促进单调计数操作的存储器单元块的框图。
图2B是根据本公开的若干实施例的单调计数的实例性阶段期间的存储器单元块的框图。
图3是根据本公开的若干实施例的存储器单元块的示意图。
具体实施方式
实例性设备(例如，存储器(例如，NAND存储器))可具有控制器、耦合到控制器的易失性计数器及耦合到控制器的非易失性存储器阵列。控制器可经配置以每当计数器的计数已递增特定数目个增量时将除计数器的计数外的信息写入在阵列中。在特定数目个增量后将信息写入到阵列可减少写入到存储器阵列的次数且可因此缓解可发生在将每一计数写入到阵列时的存储器阵列的降级(如先前方法中所发生)。
信息可包含相对较多的重复位，其可提供可补偿与一些非易失性存储器(例如，NAND存储器)相关联的相对较高位错误率的相对较高冗余度。例如，可无法将错误校正码(ECC)方案用于计数操作，且相对较高冗余度可补偿此。例如，在无ECC的情况下读取单元可导致读取期间相邻单元大量读取干扰。与重复位相关联的冗余可有助于补偿此。
因为每当存储器断电时易失性计数器损失其计数，所以要在下次通电(例如，通电序列)时将计数器初始化到可大于或等于断电时计数器的计数的初始化计数以确保(例如)计数单调递增。在通电期间，可通过使断电前的信息写入次数乘以增量的特定数目来计算初始化计数。接着，易失性计数器可通过递增初始化计数来继续计数。
在一些实例中，为确保足够存储容量用于信息，可将信息写入到两个块的一者。块可响应于块的一者满载而彼此交换。满载块可经擦除使得其可用于下一交换。此(例如)可提供比先前方法更大的计数范围。
所公开的实施例可预防电力损失，例如可由于此类电力损失而发生的损失计数。例如，所公开的实施例可有助于确保单调递增计数(例如容许电力损失计数)，无论是否发生电力损失。
所公开的单调计数器可用于实施安全***(例如安全存储器***)中的“新鲜度”(例如，基于对称及/或非对称加密)。由所公开的单调计数器产生的单调计数可为新鲜度指示符，其可与嵌入在安全信息(例如，安全命令)中的对应新鲜度指示符比较以确定信息的新鲜度。此可预防(例如消除)重放的可能性。
图1是根据本公开的若干实施例的设备的框图，设备呈可执行单调计数操作的计算***100的形式。计算***100可包含主机102及呈存储器104(例如存储器装置)(例如NAND存储器)的形式的设备。
存储器104可经配置以实施单调计数操作且可响应于事件(例如，自主机102接收安全命令)而产生单调递增计数。安全命令可指代(例如)需要认证的从主机102接收的命令。在一些实例中，安全命令可包含操作码、签名及新鲜度指示符。相比来说，非安全命令可无需认证且因此可不包含签名或新鲜度指示符。
存储器104可包含控制器106、耦合到控制器106的易失性计数器108及耦合到控制器106的非易失性存储器阵列110(例如，NAND存储器阵列)。控制器106可包含计数电路112，其可配置控制器106执行与本文中所描述的单调计数相关联的各种操作。如本文中所使用，存储器104、控制器106、易失性计数器108及/或非易失性存储器阵列110可被单独视为“设备”。
阵列110可包含存储器单元块，例如块115-1、115-2、117-1到117-K及119-1到119-L，其中每一者可经独立编程且独立及共同擦除。阵列110可包含专用计数区段114(例如分区)，其具有分别作为计数块Cnt_blk1及Cnt_blk2的块115-1及115-2。例如，计数区段114、计数电路112及易失性计数器108的组合可为呈根据本公开的若干实施例的单调计数器的形式的设备。
计数电路112可经配置以每当易失性计数器108的计数已递增特定数目个增量时将除易失性计数器108的计数外的信息写入在计数区段114中，如本文中所进一步描述。在存储器104及因此易失性计数器108的每一通电期间，计数电路112可通过使通电前信息写入到计数区段114的次数乘以增量的特定数目来计算初始化计数。接着，计数电路112可使用初始化计数来初始化计数器108且从初始化计数开始计数。
块115-1及115-2可在计数期间一次使用一个且可彼此交换。例如，可将信息写入到块的作用者，而块的另一者非作用且不被写入。可响应于作用块被断定为满载信息而交换块，使得非作用块变成现将信息写入到其的作用块，且作用块变成不将信息写入到其的非作用块。
阵列110也可包含安全区段116，其可由主机102发出的安全命令存取且可包含分别作为安全块Sec_blk1到Sec_blkK的块117-1到117-K。阵列110可包含非安全区段118，其可由来自主机102的非安全命令存取且可包含分别作为非安全块NSec_blk1到NSec_blkL的块119-1到119-L。
计数电路112可响应于从主机102接收的每一安全命令而递增易失性计数器108的计数(例如递增1)。在一些实例中，单调计数可为新鲜度指示符，控制器106可比较新鲜度指示符与嵌入在来自主机102的安全命令中的计数(例如，作为对称及/或非对称加密的部分)以确定安全命令上的新鲜度。此可预防(例如，消除)重放的可能性且可有助于确保每一安全命令是唯一的。
主机102可经由接口120来耦合到存储器104，接口120可包含数据总线且可支持各种标准及/或符合各种接口类型，例如双倍数据速率(DDR)等等。控制器106可接收例如安全或非安全读取命令的命令且写入来自主机102的命令。例如，控制器106可从主机102经由主机接口120接收待写入到存储器104的主机数据。
接口120可呈标准化物理接口的形式。例如，接口120可为串行先进技术附件(SATA)物理接口、***组件互连快速(PCIe)物理接口、通用串行总线(USB)物理接口或小型计算机***接口(SCSI)及其它物理连接器及/或接口。但是，一般来说，接口120可提供用于在存储器104与具有接口120的兼容接受器的主机102之间传递控制、地址、数据及其它信号的接口。
主机102可为(例如)主机***，例如个人膝上型计算机、桌面计算机、数码相机、移动装置(例如蜂窝式电话)、网络服务器、物联网(IoT)启用装置或存储卡读取器及各种其它类型的主机。例如，主机102可包含能够通过接口120来存取存储器104的一或多个处理器。
控制器106可包含在与存储器阵列110相同的物理装置(例如，裸片)上。替代地，控制器106可包含在通信地耦合到包含存储器阵列110的物理装置的单独物理装置上。在一些实例中，控制器106的组件可作为分布式控制器散布于多个物理装置中(例如，一些组件在与存储器相同的裸片上，且一些组件在不同裸片、模块或板上)。
主机102可包含用于与存储器104通信的主机控制器(图1中未展示)。主机控制器可经由接口120来发送命令到存储器104。主机控制器可与存储器104及/或控制器106通信以读取、写入及/或擦除数据及进行其它操作。
控制器106及/或主机控制器可包含控制电路及/或逻辑(例如硬件及固件)，例如计数电路112。在实施例中，控制器106及/或主机控制器可为耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。此外，存储器104及/或主机102可包含易失性及/或非易失性存储器的缓冲器及若干寄存器。
图2A是根据本公开的若干实施例的可促进计数操作的存储器单元块215的框图。例如，块115-1及115-2的每一者可为块215。块215可包含区域225，其经配置以每当易失性计数器108的计数已递增特定数目(NC)个增量时存储除易失性计数器108的计数外的信息。此信息可称为计数里程碑记录。例如，每一相应计数里程碑记录可对应于每当易失性计数器108的计数已递增NC个增量时发生的相应写入。因而，计数器108的每NC个增量可存在一个计数里程碑记录。例如，每计数里程碑记录及因此每计数里程碑记录的写入可存在计数器108的NC个增量。
区域225可包含分别作为计数里程碑字段CNT_milestone#1到CNT_milestone#N*Pc的若干分段227-1到227-N*Pc。应注意，两个项之间的符号“*”表示项彼此相乘。每一计数里程碑字段可存储计数里程碑记录。区段225中可存在计数里程碑字段的Pc个群组229-1到229-Pc，其中每一群组中具有N个计数里程碑字段。群组229-1到229-Pc中的每一者可为块215的页。例如，群组229-1到229-Pc可分别为页O_Page#1到O_Page#Pc。
在一些实例中，块215可包含经配置以存储指针记录(例如页指针记录)的区域232。区段232可包含分别作为页指针字段Page_ptr#1到Page_ptr#PP*N的若干分段235-1到235-PP*N。例如，每一页指针字段可存储页指针记录。区域232中可存在页指针字段的PP个群组237-1到237-PP，其中每一群组中具有N个页指针字段。群组237-1到237-PP中的每一者可为块215的页。例如，群组237-1到237-PP可分别为页P_Page#1到P_Page#PP。页指针字段Page_ptr#1到Page_ptr#PP*N可分别指向页O_Page#1到O_Page#Pc。例如，区域232中页指针字段Page_ptr#的数量PP*N可等于区域225中页O_Page#的数量Pc。
由页指针记录最近被写入到其的相应页指针字段Page_ptr#指向的页O_Page#1到O_Page#Pc的相应页O_Page#可为当前作用页O_Page#。例如，页指针记录最近被写入到其的页指针字段Page_ptr#可指向区域225的当前作用页O_Page#。
块215可包含区域240。区域240可包含若干分段242-1到242-PM*N。分段242的中一者(例如，分段242-1)可为块状态区MTC Blk状态，其可存储指示块215是作用或非作用的信息。剩余分段242(例如分段242-2到242-PM*N)可为可分别存储块里程碑记录的块里程碑字段。例如，分段242-2到242-PM*N可分别为块里程碑字段Blk milestone#1到Blkmilestone#(PM*N)-1。应注意，可存在(PM*N)-1个块里程碑字段。
可存在分段242的PM个群组244-1到244-PM，其中每一群组中具有N个分段242。群组244-1到244-PM中的每一者可为块215的页。例如，群组244-1到244-PM可分别为页M_Page#1到M_Page#PM。应注意，页M_Page#1到M_Page#Pm中的一者(例如，页M_Page#1)可包含块状态区MTC Blk状态及N-1个块里程碑字段Blk milestone#1到Blk milestone#N-1，而M_Page#1到M_Page#PM的剩余页(例如页M_Page#2到M_Page#PM)中的每一者可包含N个块里程碑字段。
可响应于旧块(例如，变成非作用块的作用块)被换成新块(例如，变成作用块的非作用块)而将块里程碑记录写入到新块中的相应块里程碑字段，如先前所讨论。可响应于区域225满载计数里程碑记录而发生块交换。例如，可响应于所有分段227(例如，所有计数里程碑字段CNT_milestone#)具有计数里程碑记录而发生块交换。
此外，可响应于交换而将交换时旧块中的块里程碑记录转移到新块。因而，作用块中的块里程碑记录的数量BM可对应于最近块交换前的块交换的数量。应注意，因为每一块交换发生在区域225满载时，所以每一块里程碑记录表示N*PC个计数里程碑记录，且因此表示每交换及因此每块里程碑记录的计数器108的NC*N*PC个增量。
计数电路112可确定可大于或等于从存储器104的最近断电起的计数器108的计数的初始化计数。可通过确定从存储器104的最近断电起的计数器108的增量数目来在存储器104的下通电期间从作用块确定初始化计数。计数器108的增量数目可包含从最近块交换起的计数器108的增量数目与最近块交换前的计数器108的增量数目的总和。增量的步长可为允许计数递增的任何正整数。
计数电路112可通过计数区域225中计数里程碑记录的数目“n”且使n乘以每计数里程碑记录的增量数目NC来确定从最近块交换起的计数器108的增量数目。例如，从最近块交换起的计数器108的增量数目可为n*NC。
计数电路112可通过计数区域240中块里程碑记录的数目BM(例如，块交换的数目)且使BM乘以每块里程碑记录的增量数目NC*N*PC来确定最近块交换前的计数器108的增量数目。接着，计数电路112可通过使从最近块交换起的计数器108的增量数目n*NC与最近块交换前的计数器108的增量数目BM*NC*N*PC相加来确定初始化计数。因此，初始化计数可为BM*NC*N*PC+n*NC。如本文中所进一步讨论，在一些例子中，初始化计数可大于或等于从存储器104的最近断电起的计数器108的最后计数。
图2B是根据本公开的若干实施例的单调计数的实例性阶段期间的块(例如，块215)的框图。在图2B的实例中，分别为图2A中的计数里程碑字段CNT_milestone#1到CNT_milestone#N*Pc的分段227-1到227-N*Pc中的每一者可存储m个位的数据模式(例如位模式)。类似地，分别为图2A中的页指针字段Page_ptr#1到Page_ptr#PP*N的分段235-1到235-PP*N、可为图2A中的块状态区MTC Blk状态的分段242-1及可分别为图2A中的块里程碑字段Blk milestone#1到Blk milestone#(PM*N)-1的分段242-2到242-PM*N中的每一者可存储m个位的位模式。例如，每一相应位可对应于相应存储器单元，使得每一分段227、235及242可包含“m”个非易失性存储器单元。
在一些实例中，存储器单元可每单元存储单位且可编程到对应于两个数据状态的一者(例如对应于逻辑零(0)或逻辑(1)的数据状态)的阈值电压Vt，但存储器单元不受限于此，如所进一步讨论。对应于逻辑1的数据状态可为存储器单元的最低状态，例如存储器单元的擦除状态。在一些实例中，可最初擦除(例如在存储器104的生产期间的工厂处)块115-1到115-2两者中分段227、235及242中的每一者中的所有存储器单元。因而，块115-1及115-2两者中的所有分段227、235及242可最初具有全“1”(例如m个)的位模式。
在一些实例中，分段242-1中的全1位模式可指示块215是非作用的。然而，本公开不受限于此，且其它位模式可用于指示块215是非作用的。在一些实施例中，分段242-1中的m/2个0及接着m/2个1的位模式(例如，000000000…0111111111…1)可称为可指示块215是作用的块作用模式。但是，本公开不受限于此，且其它位模式可用于块作用模式。例如，在一些实例中，图2B中分段242-1中的“作用”指定可对应于此块作用模式。
分段227中的全0模式可为响应于计数器108被递增NC次而写入到所述分段227的信息，且因此可为计数里程碑记录。在一些实例中，分段227中的全0模式可称为计数里程碑结束模式(例如，计数里程碑结束序列)。分段227中的全1模式指示分段不含计数里程碑记录且用于接收计数里程碑记录。应注意，在此实例中，从引导块215时起，已将N+2个计数里程碑记录写入到块215。例如，n＝N+2。应注意，计数里程碑记录可称为计数里程碑结束序列。例如，计数里程碑记录项及计数里程碑结束序列项可互换地用于指代响应于计数器108被递增NC次而存储在分段227中的信息。
从写入下一计数里程碑记录的观点看，满载计数里程碑记录的页O_Page#(例如页O_Page#1)可为区域225的非作用页，因为无法再被写入。从写入下一计数里程碑记录的观点看，部分填充计数里程碑记录的页(例如页O_Page#2)可为区域225的作用页，因为至少额外计数里程碑记录可被写入到所述页。其中所有分段具有全1模式且跟随部分写入页的区域225中的页也可被视为非作用页。
计数电路112可响应于从写入全0模式(例如到分段227-(N+2))起计数器108被递增NC次而将全0模式写入到区域225中的下一可用分段227(例如，分段227-(N+3))。计数电路112可通过搜索区域225以定位具有全1模式的区域225中的第一分段来确定分段227-(N+3)是下一可用分段。在一些实例中，计数电路112可通过从分段227-1开始以升序搜索区域225中的分段227以定位具有全1模式的区域225中的第一分段来确定分段227-(N+3)是下一可用分段。例如，计数电路112可搜索分段227-1到227-(N+3)中的每一者且可通过将分段227-(N+3)中的每一存储器单元编程到对应于0的Vt来将分段227-(N+3)中的所有1写成0。但是，本公开不受限于以升序搜索区域225的下一可用分段，而是可在其它实例中以降序搜索区域225的下一可用分段。
替代地，可响应于将全0模式写入到分段227-(N+2)而将m个位的计数里程碑开始模式(例如，计数里程碑开始序列)写入到分段227-(N+3)。计数里程碑开始序列可为m/2个0及接着m/2个1(例如，000000000…0111111111…1)。计数电路112可通过(例如)从分段227-1开始以升序搜索分段227中的每一者以定位将分段227-(N+3)识别为下可用分段的计数里程碑开始序列来确定分段227-(N+3)是下一可用分段。接着，计数电路112可将分段227-(N+3)中的所有1写成0。
区域232中分段235中的全0模式可称为指针结束模式(例如，指针结束序列)，其可称为指针信息。分段235中的全1模式可称为指针非作用模式(例如，指针非作用序列)。在一些实例中，具有全0的区域232中的最后分段通过指向区域225中的当前作用页来识别所述页。例如，分段235-2指向页O-Page#2且是具有全0的区域232中的最后分段。因此，分段235-2将页O-Page#2识别为区域225中的当前作用页。
在一些实例中，分段235-2不是在指向作用页O-Page#2时存储指针结束模式，而是可存储例如指针作用模式的信息以指示分段235-2是作用的且指向页O-Page#2。例如，指针作用模式可为m/2个0及接着m/2个1的位模式(例如，000000000…0111111111…1)。分段235-2中的指针作用模式可响应于页O-Page#2中的所有分段具有计数里程碑记录(例如，页O-Page#2满载)而变换成指针结束模式。接着，可将指针作用模式写入到下一分段(分段235-3)以指示分段235-3是作用的且指向下页O-Page#。
为定位页O-Page#2中的分段227-(N+3)，计数电路112可搜索区域232以定位分段235-2且借此将页O-Page#2识别为区域225中的当前作用页。在一些实例中，计数电路112可从分段235-1开始以升序搜索分段235以定位分段235-2。但是，本公开不受限于以升序搜索区域232，而是可在其它实例中以降序搜索分段235以定位分段235-2。接着，计数电路112可仅搜索页O-Page#2中的分段227-(N+1)到227-(N+3)以定位分段227-(N+3)，且不搜索页O-Page#1中的分段227-1到227-N。接着，计数电路112可将分段227-(N+3)中的所有1写成0。应注意，未使用页指针的搜索搜索页O-Page#1中的分段227-到227-N及页O-Page#2中的分段227-(N+1)到227-(N+3)以定位分段227-(N+3)。因而，页指针可减少搜索量。
区域240中分段242-2到242-PM*N的相应分段中的全0模式可为响应于块交换而写入到相应分段的信息且可为块里程碑记录。例如，分段242-2及242-3中的每一者存储块里程碑记录。此意味着块里程碑记录的数目(例如，块交换的次数)BM是二(2)。在一些实例中，块里程碑记录可称为块里程碑使用模式(例如，块里程碑使用序列)。例如，块里程碑记录项及块里程碑使用模式项可互换地用于指代区域240中的全0模式。
分段242-2到242-PM*N中的任一者中的全1模式可指示分段不含块里程碑记录且可用于接收块里程碑记录。例如，分段242-2到242-PM*N中的任一者中的全1模式可称为块里程碑未使用模式(例如块里程碑未使用序列)。
在一些实例中，图2B中的块215可已被换成先前作用块。例如，分段242-2中的块里程碑记录可已从先前作用块的区域240中的对应分段242-2复制。由于先前作用块在先前交换中被换成图2B中的块215，所以从先前作用块复制的块里程碑记录可已写入到先前作用块。
可响应于图2B中的块215被换成先前作用块而将分段242-3中的块里程碑记录写入到分段242-3。可响应于图2B中的块215被换成先前作用块而更新分段242-1的状态以指示块215是当前作用的。在交换后，计数电路112可擦除先前作用块且将先前作用块中分段242-1的块状态更新成非作用。
在存储器104的通电序列期间，计数电路112可通过从分段242-1读取块状态来确定块215是否作用。在确定作用块后，计数电路112可从BM*NC*N*PC+n*NC确定初始化计数。以图2B为例，BM＝区域240中的2个块里程碑记录，且n＝区域225中的N+2个计数里程碑记录。应注意，n*NC是从最近块交换起的计数器108的增量数目且NC*N*PC是每块里程碑记录的计数器108的增量数目。
在一些实例中，无论计数器108是否已递增NC次，可将计数里程碑记录作为存储器104的断电序列的部分写入在分段227(例如，分段227-(N+2))中。但是，即使计数器108已递增小于NC个增量，但所述计数里程碑记录仍可被视作对应于计数器108的NC个增量。在一些实例中，可响应于存储器104断电前的最后安全命令而写入计数里程碑记录。
应注意，当假定在事实上计数器108已递增小于NC个增量时写入到分段227-(N+2)的计数里程碑记录对应于计数器108的NC个增量时，在下一通电期间来将计数器108的计数设置为具有n＝N+2的初始化计数将导致初始化计数大于最近断电时的计数器108的计数。
各种单调计数器可计数BM*NC*N*PC个计数。考虑每页具有N＝128个分段的实例，每分段m＝128个位，块215中P＝512页，区域240中PM＝8页，区域232中PP＝8页，且每计数里程碑记录NC＝128个增量。接着，BM＝(PM*N)-1＝(8*128)-1＝1024-1＝1023个块里程碑记录，且PC＝P-PM-PP＝512-8-8＝区域225中的496页可用于计数。因而，BM*NC*N*PC＝1023*128*128*496＝8,313,372,672个计数。应注意，此超过可计数4,294,697,295(例如，232-1)个计数的32位计数器的计数。例如，先前实例的计数器可操作为32位计数器，其中额外可用计数允许归因于电力损失的错误及损失计数。
如先前所指示，可最初擦除块115-1及115-2两者。接着，可初始化块115-1及115-2。可在工厂中(例如，通过测试机)或在存储器104的首次通电序列期间由计数电路112现场执行初始化。在初始化期间，可初始化块中的一者，且可使另一块仍处于其中块的所有分段具有全1模式的擦除状态中。应注意，分段242-1(块状态区)中的全1模式指示块是非作用块。
在初始化块期间，可将块作用模式写入在区域240中的第一分段(例如，分段242-1)中，可将计数里程碑开始序列写入在区域225中的第一分段(例如，分段227-1)中，且可将指针作用模式写入在区域232中的第一分段(例如，分段235-1)中。应注意，块作用模式、计数里程碑开始序列及指针作用模式可具有m/2个0及接着m/2个1(例如，000000000…0111111111…1)，如先前所描述。区域225、232及240中剩余分段中的每一者可保持具有全1模式的擦除状态。
分段242-1中存在块作用模式可指示块是作用的。分段235-1中存在指针作用模式可指示对应于分段235-1的指针是作用的且指针指向其第一分段242-1具有计数里程碑开始序列的作用页O_Page#1。
在一些实例中，在存储器104的通电序列期间，计数电路112可通过搜索相应块中的区域240以确定哪个块在其分段242-1中具有块作用模式来确定哪个块是作用的。计数电路112确定具有块作用模式的块是作用块。但是，如果没找到块作用模式或块在其分段242-1中具有块作用模式且另一块在其分段242-1中具有损坏模式，那么计数电路112确定在最近块交换期间发生电力损失。例如，计数电路112可响应于确定在最近块交换期间发生电力损失而擦除将在交换后成为作用块的块且重复块交换以补偿电力损失且因此补偿计数的任何损失增量。
如果没有发生电力损失，那么计数电路112可在作用块的区域232中搜索具有指针作用模式的分段235以确定区域225中的哪页是作用的。应注意，由具有指针作用模式的分段235指向的页是作用页。但是，如果没找到指针作用模式，而是在被写入的区域232中的最后分段235中找到损坏模式，那么计数电路112确定在写入到最后分段时发生电力损失。
为补偿电力损失，计数电路112可将全0指针结束序列写入到具有损坏模式的分段且可将指针作用模式写入到下一分段，所述下一分段指向由具有损坏模式的分段指向的页后的区域225中的下一页。此可引起由具有损坏模式的分段指向的页无法存储计数里程碑记录。但是，计数电路112可在确定计数器108的计数时将损失页视作具有N个计数里程碑记录的满载页，使得计数单调递增。
如果在写入到区域232时未发生电力损失，那么计数电路112可在区域225中的作用页搜索具有计数里程碑结束序列的最后分段(例如，图2B中的分段227-(N+2))且可将所述分段确定为具有使用中的最后计数里程碑记录。但是，如果计数电路112代以找到具有开始序列或损坏模式的分段，那么计数电路112可确定在计数器108计数数据时发生电力损失，因为计数里程碑记录存储在先前分段中及/或将计数里程碑记录写入在具有损坏模式的分段中。响应于确定发生电力损失，计数电路112可通过将计数里程碑结束序列写入在具有开始序列或损坏模式的分段中来补偿电力损失且可将计数里程碑开始序列写入到区域225中的下一分段。
在通电序列期间，可将计数里程碑开始序列写入在区域225中的下一可用分段227中，且计数器108可响应于通电后接收在存储器104处的第一安全命令而从初始化计数递增。例如，可将计数里程碑开始序列写入到具有全1模式的下一分段227，例如图2B中的分段227-(N+3)。
计数器108可响应于每一接收安全命令而递增1，使得计数的值是初始化计数加上MT，其中MT是从通电起的计数器108的增量数目。应注意，计数可用作可与嵌入在安全命令中的新鲜度(例如，计数)比较以预防(例如)重放攻击的新鲜度。
响应于MT变成等于NC(例如响应于计数器递增NC次)，可通过将计数里程碑开始序列变换(例如，转换)成计数里程碑结束序列(例如计数里程碑记录)(例如全0模式)来将计数里程碑记录写入到具有计数里程碑开始序列的分段227。举其中开始序列含有m/2个0及接着m/2个1的实例来说，将1编程成0可实现此。可响应于将计数里程碑结束序列写入到先前分段227而将计数里程碑开始序列写入到区域225中具有全1的下一分段227。
响应于区域225中的页满载，可将指针结束序列(例如具有全0模式)写入到指向所述页的区域232中的当前分段235。举其中当前分段235具有含有m/2个0及接着m/2个1的指针作用序列的实例来说，将1编程成0可实现此。接着，可将指针作用序列写入到区域232中的下一分段235以指向区域225中的下一页。
如果当前作用块的区域225中无可用页(例如，如果当前作用块的区域225中的所有分段存储计数里程碑结束序列，使得区域225满载)，那么执行块交换序列，以使当前作用块与当前非作用块交换。例如，可响应于区域225中的所有分段具有计数里程碑结束序列且在一些实例中区域232中的所有分段具有指针结束序列而执行块交换序列。
在一些实例中，由于交换而变成非作用块的当前作用块可称为源块，且由于交换而变成作用块的当前经擦除非作用块可称为目标块。交换序列可包含响应于确定区域225满载而将来自源块的区域240复制到目标块的区域240。例如，可将源块中的分段242-2到242-PM*N分别复制到目标块中的分段242-2到242-PM*N。应注意，可将源块中分段242-2及242-3中的块里程碑使用模式(例如块里程碑记录)(参阅图2B)分别复制到目标块中的分段242-2及242-3。
接着，可响应于确定源块的区域225满载而将块里程碑使用模式写入到具有块里程碑未使用模式(例如全1模式)的目标块的区域240中的分段242-2到242-PM*N的第一分段。例如，可响应于确定源块的区域225满载而将块里程碑使用模式写入到目标块中的分段242-4，且将计数里程碑开始序列写入在目标块的区域225的第一分段(例如分段227-1)中。可响应于确定源块的区域225满载而将指针作用模式写入在目标块的区域232的第一分段(例如分段235-1)中。
可响应于确定源块的区域225满载而将瞬时模式(例如，块交换进行中模式)写入在源块的分段242-1中。例如，块交换进行中模式可为m/2个0及接着m/4个1及接着m/4个0的模式(例如，000000000…1111…10000…0)。但是，本公开不受限于此，而是可将其它位模式用于块交换进行中模式。可通过将块作用模式写入到目标块的分段242-1中来初始化(例如，启动)目标块。
在一些实例中，如果计数电路112在存储器104的通电序列期间检测到源块中的块交换进行中模式，那么计数电路112可确定在块交换期间发生电力损失。响应于确定在块交换期间发生电力损失，计数电路112可擦除目标块且重复块交换序列。如果没发生电力损失，那么可擦除源块，使得其可用于下一交换。应注意，擦除使源块变成非作用块。
使各种模式中的1及0重复相对较多次(例如，m可大于或等于128)可提供相对较高冗余度，其可补偿与一些非易失性存储器(例如NAND存储器)相关联的相对较高位错误率。
应注意，当将1写成0时，可能发生错误，且可能无法将所有1写成0。例如，在0模式中可存在随机1。例如，在此类情况中，计数电路112可计数模式中的1。如果1的数目小于或等于阈值数量，那么计数电路112可忽视1且认为所有1已被编程成0。
图3是根据本公开的若干实施例的非易失性存储器单元的块350的示意图，块350可为本文中所揭示的各种块(例如块115-1、115-2或215)。例如，块350可为NAND块。
块350包含串联耦合的存储器单元的群组(例如，NAND串356-1到356-I)。NAND串356-1到356-I中的每一者可包含串联耦合在选择晶体管360与选择晶体管362之间的存储器单元358-1到358-J。NAND串356-1到356-I可响应于启动信号施加到共同耦合到选择晶体管362的栅极的选择线367而通过相应选择晶体管362来分别选择性耦合到数据线365-1到365-I(例如位线)。NAND串356-1到356-I可响应于启动信号施加到共同耦合到选择晶体管360的栅极的选择线371而通过相应选择晶体管360来选择性耦合到共同源极369。
存取线373-1到373-J(例如字线)可分别共同耦合到存储器单元358-1到358-J的共同栅极。例如，存储器单元358的群组可在NAND串356-1到356-N中的共同位置处共同耦合到相应存取线371。在一些实例中，共同耦合到存取线的存储器单元群组可为一页存储器单元。例如，分别共同耦合到存取线373-1到373-J的I个存储器单元的相应群组可为存储器单元的相应页。因而，块350中可存在J页存储器单元，其中每一者具有I个存储器单元。但是，本公开不受限于此，而是共同耦合到存取线的各个存储器单元群组可对应于页。
块350的J页的Pc者可为区域225的页O_Page#1到O_Page#PC，块350的J页的PP者可为区域232的页P_Page#1到P_Page#PP，且块350的J页的PM者可为区域240的页M_Page#1到M_Page#PM。因而，J可为Pc+PP+PM。块350的J页中的每一者可分成N个分段，其中每一分段中具有m个存储器单元，使得每一页可包含I＝m*N个存储器单元358。
存储器单元358中的每一者可包含电荷存储结构378(例如浮动栅极或电荷捕捉层等等)及控制栅极380。通过编程电荷存储结构378的存储器单元358的Vt变化可确定每一单元的数据状态。
存储器单元358可每单元存储单位或每单元存储多个位，例如每单元2个位、每单元3个位、每单元4个位等等。可将存储器单元编程到2r个数据状态的一者，其中r是每单元的位数。每一数据状态可对应于不同Vt分布，且可将存储器单元编程到可对应于Vt分布中的一者的Vt。例如，针对每单元2个位，可将存储器单元编程到对应于四个数据状态11、10、01及00的一者的Vt，及针对每单元1个位，可将存储器单元编程到对应于两个数据状态0及1中的一者的Vt。
在一些实例中，块350可为可称为三维(3D)存储器阵列(例如三维NAND存储器阵列)的堆叠存储器阵列的部分。在堆叠存储器阵列中，NAND串356可相邻于半导体结构(例如垂直半导体柱)，且NAND串356中的存储器单元358可处于不同层级(例如，垂直层级)。共同耦合到存取线373的存储器单元358(例如一页存储器单元)可(例如)处于共同层级，且可形成存储器单元的层级，有时称为存储器单元的阶层。
在本公开的以上具体实施方式中，参考构成本公开的部分的附图，且附图中以说明方式展示可如何实践本公开的若干实施例。足够详细地描述此类实施例以使所属领域的技术人员能够实践本公开的实施例，且应了解，可利用其它实施例，且可在不背离本公开的范围的情况下作出工艺改变、电改变及/或结构改变。
如本文中所使用，“若干”或“一定数量”某事物可指代一或多个此类事物。例如，若干或一定数量存储器单元可指代一或多个存储器单元。“多个”某事物意指两个或更多个。如本文中所使用，术语“耦合”可包含电耦合、直接耦合及/或无介入元件的直接耦合(例如通过物理接触)、通过介入元件的间接耦合及/或连接、或无线耦合。术语“耦合”可进一步包含彼此协作或交互(例如呈因果关系)的两个或更多个元件。
尽管本文中已说明及描述特定实施例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本公开希望涵盖本公开的若干实施例的调适或变动。应理解，以说明性方式且非限制性方式进行上文描述。所属领域的技术人员在审阅上文描述之后应明白上文实施例的组合及本文未明确描述的其它实施例。本公开的若干实施例的范围包含其中使用以上结构和方法的其它应用。因此，本公开的若干实施例的范围应参考所附权利要求书以及此类权利要求书所授权的等效物的整个范围来确定。
在前述具体实施方式中，出于简化本公开的目的，一些特征被一起分组在单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明标的物存在于少于单个所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (25)

1.一种设备，其包括：
控制器；
易失性计数器，其经耦合到所述控制器；及
非易失性存储器阵列，其经耦合到所述控制器；
其中所述控制器经配置以每当所述计数器的计数已递增特定数目个增量时，将除所述计数器的所述计数外的信息写入在所述阵列中且在每一相应写入期间，将所述信息写入到所述阵列的若干分段的相应分段；及
其中所述控制器经配置以，在所述设备的相应通电时，通过使所述通电前的所述信息的写入次数乘以增量的所述特定数目来计算初始化计数，且通过计数含有所述信息的所述分段来确定所述信息的所述写入次数；及
使用所述初始化计数来初始化所述计数器。
2.根据权利要求1所述的设备，其中所述特定数目个增量大于1。
3.根据权利要求1所述的设备，其中所述控制器经配置以响应于由所述设备接收的每个安全命令递增所述计数。
4.根据权利要求3所述的设备，其中所述控制器经配置以使用所述计数来确定所述安全命令的新鲜度。
5.根据权利要求1所述的设备，其中所述非易失性存储器阵列是NAND存储器阵列。
6.一种设备，其包括：
控制器；
易失性计数器，其经耦合到所述控制器；及
非易失性存储器阵列，其经耦合到所述控制器；
其中所述控制器经配置以每当所述计数器的计数已递增特定数目个增量时，将除所述计数器的所述计数外的信息写入在所述阵列中；及
其中所述阵列包括块，所述块包括：
多个第一分段群组，每一相应第一分段经配置以将在相应写入期间写入的所述信息存储为相应第一信息；及
多个第二分段，每一相应第二分段指向所述第一分段的相应群组且经配置以存储第二信息，所述第二信息指示所述相应第一分段群组的所述第一分段中的至少一者可用于存储所述相应第一信息。
7.根据权利要求6所述的设备，其中所述控制器经配置以响应于确定由先前第二分段指向的相应第一分段群组满载而将所述第二信息写入到相应第二分段。
8.根据权利要求7所述的设备，其中
所述第二信息包括第一位模式；及
所述控制器经配置以响应于确定由所述先前第二分段指向的所述相应第一分段群组满载而将第二位模式写入到所述先前第二分段。
9.根据权利要求6所述的设备，其中所述控制器经配置以
定位最近被写入所述第二信息的第二分段；及
将所述相应第一信息写入在经定位的所述第二分段指向的所述相应第一分段群组中的第一分段中。
10.根据权利要求6所述的设备，其中所述控制器经配置以
在所述设备的通电期间，响应于在所述设备的所述通电期间确定指向相应第一分段群组的相应第二分段含有损坏信息而确定在将所述第二信息写入到所述相应第二分段时发生电力损失；
由第三信息替换所述损坏信息；及
将所述第二信息编程到第二分段，所述第二分段在具有所述第三信息的所述相应第二分段后且指向由含有所述损坏信息的所述相应第二分段指向的所述相应第一分段群组后的相应第一分段群组。
11.根据权利要求6所述的设备，其中所述第一分段群组中的每一者包括所述非易失性存储器阵列的存储器单元块的一页存储器单元。
12.一种设备，其包括：
控制器；
易失性计数器，其经耦合到所述控制器；及
非易失性存储器阵列，其经耦合到所述控制器；
其中所述控制器经配置以每当所述计数器的计数已递增特定数目个增量时，将除所述计数器的所述计数外的信息写入在所述阵列中；
其中所述存储器阵列包括若干分段，每一相应分段最初存储第一位模式；及
其中所述控制器进一步经配置以：
将第二位模式写入在最初存储所述第一位模式的所述若干分段的特定分段中，以指示所述控制器将在下次所述计数器的所述计数已递增所述特定数目个增量时，将所述信息写入到所述特定分段；及
通过在所述下次所述计数器的所述计数已递增所述特定数目个增量时，通过将第三位模式写入到存储所述第二位模式的所述特定分段来将所述信息写入到所述特定分段。
13.根据权利要求12所述的设备，其中
所述第一位模式包括具有第一位值的多个位；
所述控制器经配置以：
通过将具有所述第一位值的所述多个所述位的部分写成第二位值，使得所述第二位模式包括具有所述第一位值的多个位及具有所述第二位值的多个位来将所述第二位模式写入在所述特定分段中；且
通过将所述第三位模式写入到具有所述第二位模式的所述特定分段来将所述信息写入到所述特定分段包括所述控制器经配置以将具有所述第二位模式中的所述第一位值的所述多个位写成所述第二位值。
14.一种设备，其包括：
控制器；
易失性计数器，其经耦合到所述控制器；及
非易失性存储器单元的第一块及第二块，其经耦合到所述控制器；
其中
所述第一块及所述第二块中的一者经配置以具有作用状态，而所述第一块及所述第二块中的另一者具有非作用状态；
所述第一块及所述第二块中的每一者包括经配置以存储第一数量个计数里程碑记录的第一区域及经配置以存储第二数量个块里程碑记录的第二区域；
所述控制器经配置以：
响应于具有所述作用状态的所述块的所述第一区域具有所述数量个计数里程碑记录而交换所述块的相应状态；
将所述块里程碑记录写入在响应于所述交换而变成具有所述作用状态的所述块的所述块的所述第二区域中；及
每当所述计数器的计数已递增特定数目个增量时，将所述计数里程碑记录写入在具有所述作用状态的所述块的所述第一区域中。
15.根据权利要求14所述的设备，其中所述控制器经配置以在所述设备的相应通电时：
通过使增量的所述特定数目乘以在所述设备的所述相应通电时具有所述作用状态的所述块的所述第一区域中的所述计数里程碑记录的数目来确定第一计数比重；
通过使增量的所述特定数目乘以所述计数里程碑记录的所述第一数量且乘以在所述设备的所述相应通电时具有所述作用状态的所述块的所述第二区域中的所述块里程碑记录的数目来确定第二计数比重；
通过使所述第一计数比重与所述第二计数比重相加来确定初始化计数；及
将所述易失性计数器设置到所述初始化计数。
16.根据权利要求14所述的设备，其中所述控制器经配置以将由于先前交换而先前被写入在变成具有所述非作用状态的所述块的所述块的所述第二区域中的额外块里程碑记录转移到变成具有所述作用状态的所述块的所述块的所述第二区域。
17.根据权利要求14所述的设备，其中所述控制器经配置以响应于所述交换而：
将块作用模式写入在变成具有所述作用状态的所述块的所述块的所述第二区域中，所述块作用模式指示变成具有所述作用状态的所述块的所述块是作用的。
18.根据权利要求14所述的设备，其中所述控制器经配置以
将指示交换在进行中的块交换进行中模式写入在变成具有所述非作用状态的所述块的所述块的所述第二区域中；
在所述设备的通电期间，响应于在所述通电期间检测到所述块交换进行中模式而确定在所述交换期间发生电力损失；及
响应于确定发生所述电力损失而擦除变成具有所述作用状态的所述块的所述块。
19.一种方法，其包括：
通过响应于每一事件而递增易失性计数器的计数来使用所述易失性计数器计数事件；
每当所述计数分别递增特定次数时，将相应计数里程碑记录写入到非易失性存储器阵列；及
将所述计数器的每次相应通电时的所述计数器的相应初始化计数确定为所述特定次数乘以在所述相应通电前被写入到所述非易失性存储器的计数里程碑记录的数目，
其中每当所述计数分别递增所述特定次数时将所述相应计数里程碑记录写入到所述非易失性存储器阵列包括将先前被写入到所述非易失性存储器阵列的计数里程碑开始序列变换成所述相应计数里程碑记录。
20.根据权利要求19所述的方法，其中
所述计数里程碑开始序列包括第一数据值及第二数据值；且
将所述计数里程碑开始序列变换成所述相应计数里程碑记录包括将额外第一数据值写入到所述计数里程碑开始序列，以将所述第二数据值变换成所述第一数据值。
21.根据权利要求19所述的方法，其中响应于所述易失性计数器的通电之后的第一事件而将所述计数里程碑开始序列写入至所述非易失性存储器阵列，其中所述第一事件是确定所述非易失性存储器阵列的块的区域已满。
22.根据权利要求19所述的方法，其中响应于所述易失性计数器的通电之后的第一事件而将所述计数里程碑开始序列写入至所述非易失性存储器阵列，其中所述第一事件是将指针结束序列写入至所述非易失性存储器阵列的对应段。
23.一种方法，其包括：
通过响应于每一事件而递增易失性计数器的计数来使用所述易失性计数器计数事件；
每当所述计数分别递增特定次数时，将相应计数里程碑记录写入到非易失性存储器阵列；
将所述计数器的每次相应通电时的所述计数器的相应初始化计数确定为所述特定次数乘以在所述相应通电前被写入到所述非易失性存储器的计数里程碑记录的数目；
在将所述相应计数里程碑记录写入到非易失性存储器阵列后，将计数里程碑开始序列写入到所述非易失性存储器阵列；
在所述相应通电期间，响应于确定所述非易失性存储器阵列具有所述计数里程碑开始序列而确定发生电力损失；
由额外计数里程碑记录替换所述计数里程碑开始序列；及
在写入所述额外计数里程碑记录后，将额外计数里程碑开始序列写入到所述非易失性存储器阵列。
24.一种方法，其包括：
通过响应于每一事件而递增易失性计数器的计数来使用所述易失性计数器计数事件；
每当所述计数分别递增特定次数时，将相应计数里程碑记录写入到非易失性存储器阵列；
将所述计数器的每次相应通电时的所述计数器的相应初始化计数确定为所述特定次数乘以在所述相应通电前被写入到所述非易失性存储器的计数里程碑记录的数目；及
定位所述非易失性存储器阵列中的指针作用序列，其中将所述相应计数里程碑记录写入到所述非易失性存储器阵列包括将所述相应计数里程碑记录写入到由对应于所述指针作用序列的指针指向的所述非易失性存储器的页。
25.根据权利要求24所述的方法，其进一步包括：响应于所述页变成填充计数里程碑记录而将所述指针作用序列编程成指针结束序列；
将指向所述非易失性存储器阵列中的额外页的额外指针作用序列写入在所述非易失性存储器阵列中；及
响应于所述计数递增所述特定次数而将额外计数里程碑记录写入到所述额外页。
CN201980085050.5A 2018-12-21 2019-10-14 存储器中的单调计数器 Active CN113302699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/229,609 US11056192B2 (en) 2018-12-21 2018-12-21 Monotonic counters in memories
US16/229,609 2018-12-21
PCT/US2019/056028 WO2020131196A1 (en) 2018-12-21 2019-10-14 Monotonic counters in memories

Publications (2)

Publication Number Publication Date
CN113302699A CN113302699A (zh) 2021-08-24
CN113302699B true CN113302699B (zh) 2022-08-19

Family

ID=71097018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085050.5A Active CN113302699B (zh) 2018-12-21 2019-10-14 存储器中的单调计数器

Country Status (7)

Country Link
US (2) US11056192B2 (zh)
EP (1) EP3899948A4 (zh)
JP (1) JP6994136B1 (zh)
KR (1) KR20210094659A (zh)
CN (1) CN113302699B (zh)
TW (1) TWI727458B (zh)
WO (1) WO2020131196A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11567691B2 (en) * 2020-01-22 2023-01-31 Infineon Technologies LLC Continuous monotonic counter for memory devices
FR3114668A1 (fr) * 2020-09-30 2022-04-01 Stmicroelectronics S.R.L. Système sur puce pour applications de cryptographie incluant un compteur monotone et procédé de mise en œuvre associé
CN114328283B (zh) * 2021-12-29 2022-11-18 上海芯存天下电子科技有限公司 计数地址获取方法、计数方法、装置、设备及存储介质
US20230335199A1 (en) * 2022-04-19 2023-10-19 Micron Technology, Inc. Identifying a most recently programmed page during memory device initialization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836853B1 (en) * 1999-12-31 2004-12-28 Intel Corporation Non-volatile memory based monotonic counter
CN1700642A (zh) * 2005-05-25 2005-11-23 北京兆日科技有限责任公司 一种单调计数器的实现方法
EP1950629A1 (en) * 2007-01-24 2008-07-30 Océ-Technologies B.V. Image forming apparatus adapted for counting images formed by the apparatus
CN103988185A (zh) * 2011-12-20 2014-08-13 英特尔公司 安全的重放保护存储

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07234822A (ja) * 1994-02-22 1995-09-05 Tec Corp カウント装置
US6687325B1 (en) * 1999-06-23 2004-02-03 Intel Corporation Counter with non-uniform digit base
US6792065B2 (en) * 2003-01-21 2004-09-14 Atmel Corporation Method for counting beyond endurance limitations of non-volatile memories
US6925523B2 (en) * 2003-03-03 2005-08-02 Agilent Technologies, Inc. Managing monotonically increasing counter values to minimize impact on non-volatile storage
EP1775731B1 (en) 2005-10-13 2009-12-02 STMicroelectronics S.r.l. Non volatile memory device
ATE517372T1 (de) 2007-01-24 2011-08-15 Oce Tech Bv Bilderzeugungsvorrichtung mit funktion zum zählen der von der vorrichtung angezeigten bilder
US7679961B2 (en) 2007-04-25 2010-03-16 Micron Technology, Inc. Programming and/or erasing a memory device in response to its program and/or erase history
US7573969B2 (en) * 2007-09-27 2009-08-11 Sandisk Il Ltd. Counter using shift for enhanced endurance
JP2009135854A (ja) * 2007-12-03 2009-06-18 Fujitsu Ltd メモリアクセス制御装置、制御方法及びプログラム
US8184812B2 (en) * 2009-06-03 2012-05-22 Freescale Semiconductor, Inc. Secure computing device with monotonic counter and method therefor
EP3002697A1 (en) * 2010-11-05 2016-04-06 Interdigital Patent Holdings, Inc. Device validation, distress indication, and remediation
US8189732B1 (en) * 2010-11-17 2012-05-29 Atmel Corporation Non-volatile memory counter
KR101083683B1 (ko) 2011-03-25 2011-11-16 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법
US9013207B2 (en) * 2012-12-27 2015-04-21 Intel Corporation Method and apparatus for chip self deactivation
US9153331B2 (en) * 2013-03-13 2015-10-06 Sandisk Technologies Inc. Tracking cell erase counts of non-volatile memory
TWI631462B (zh) * 2013-09-10 2018-08-01 系微股份有限公司 確保機板上匯流排交易安全的計算系統和計算設備實現的方法以及非暫時性的電腦可讀取媒體
US9240235B2 (en) 2013-12-19 2016-01-19 Sandisk Technologies Inc. Mitigating disturb effects for non-volatile memory
US10504578B2 (en) 2015-10-25 2019-12-10 Hewlett Packard Enterprise Development Lp Volatile memory device with automatic lower power state
CN107204204B (zh) 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
EP3337039B1 (en) * 2016-12-14 2020-07-22 Nxp B.V. Monotonic counter and method of operating a monotonic counter
US10419004B2 (en) * 2017-04-21 2019-09-17 Windbond Electronics Corporation NVFF monotonic counter and method of implementing same
US10853273B2 (en) * 2018-08-01 2020-12-01 Micron Technology, Inc. Secure memory system programming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836853B1 (en) * 1999-12-31 2004-12-28 Intel Corporation Non-volatile memory based monotonic counter
CN1700642A (zh) * 2005-05-25 2005-11-23 北京兆日科技有限责任公司 一种单调计数器的实现方法
EP1950629A1 (en) * 2007-01-24 2008-07-30 Océ-Technologies B.V. Image forming apparatus adapted for counting images formed by the apparatus
CN103988185A (zh) * 2011-12-20 2014-08-13 英特尔公司 安全的重放保护存储

Also Published As

Publication number Publication date
TWI727458B (zh) 2021-05-11
KR20210094659A (ko) 2021-07-29
JP2022514090A (ja) 2022-02-09
JP6994136B1 (ja) 2022-01-14
US11657877B2 (en) 2023-05-23
TW202026937A (zh) 2020-07-16
US20210335425A1 (en) 2021-10-28
US11056192B2 (en) 2021-07-06
CN113302699A (zh) 2021-08-24
WO2020131196A1 (en) 2020-06-25
EP3899948A1 (en) 2021-10-27
EP3899948A4 (en) 2022-09-21
US20200202944A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US11586679B2 (en) Proactive corrective actions in memory based on a probabilistic data structure
CN113302699B (zh) 存储器中的单调计数器
US10635585B2 (en) On-chip copy with data folding in three-dimensional non-volatile memory array
CN107799150B (zh) 3d nand闪存的错误缓解
US9875035B2 (en) Memory system having a read and copy-back operation and method for the same
CN107957959B (zh) 具有文件级安全擦除的存储器***及其操作方法
US20210240395A1 (en) Determination of data integrity based on sentinel cells
KR20190068197A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US10042789B2 (en) Programming interruption management
CN109840214B (zh) 数据存储装置及其操作方法
CN106959822B (zh) 数据储存装置及其数据写入方法
JP2023076806A (ja) 半導体装置内の信号干渉を減らすための装置及び方法
CN113126899A (zh) 完全多平面操作启用
KR20190084488A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant