CN113300694B - 一种超宽带低损耗高隔离的全差分结构射频开关 - Google Patents

Abstract

本发明公开了一种超宽带低损耗高隔离的全差分结构射频开关，所述全差分结构射频开关由第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4四个CMOS传输门组成，其中：所述第一CMOS传输门TR_GATE1和第四CMOS传输门TR_GATE4组成主传输通路，第二CMOS传输门TR_GATE2和第三CMOS传输门TR_GATE3组成交叉传输通路。本发明的射频开关实现了工作带宽大、低***损耗、高隔离度，转换时间很短，并且线性度较高，功率处理能力强。

Description

一种超宽带低损耗高隔离的全差分结构射频开关

技术领域

本发明属于电子信息领域，涉及一种工作频带超宽、低损耗、高隔离的差分结构射频开关电路。

背景技术

随着移动通信的不断发展，射频前端模组（FEMs）的需求不断增加，由于智能手机需要接收更多频段的射频信号，因此，移动智能终端中需要不断增加射频开关的数量以满足对不同频段信号接收、发射的需求，所以，满足射频需求的开关是射频***模组中需求量最大的模块，其性能直接决定整个射频收发机的性能。描述射频开关性能的指标主要包括***损耗、隔离度、回波损耗以及高线性功率处理能力。

多年来，射频开关主要采用PIN二极管和III-V MESFETs等分立器件，随着集成电路与***的发展趋势，集成射频开关逐渐成为主流。现如今，通过集成电路工艺实现射频集成电路已经被广泛应用。

发明内容

本发明基于集成电路工艺，提供了一种超宽带低损耗高隔离的全差分结构射频开关，该开关电路可以用于电子信息领域的集成射频开关器件，工作频带具有超宽带、***损耗很低、隔离度非常高的优点。

本发明的目的是通过以下技术方案实现的：

一种CMOS传输门，包括NMOS传输通路和PMOS传输通路，其中：

所述NMOS传输通路由第一NMOS晶体管、第二NMOS晶体管、第一NMOS晶体管栅极电阻Rgn1、第二NMOS晶体管栅极电阻Rgn2、第一衬底电阻Rbn1、第二衬底电阻Rbn2组成；

所述PMOS传输通路由第一PMOS晶体管、第二PMOS晶体管、第一PMOS栅极电阻Rgp1、第二PMOS栅极电阻Rgp2、第一衬底电阻Rbp1、第二衬底电阻Rbp2组成；

所述CMOS传输门的输入端Vin与第一NMOS晶体管的源极 相连，第一NMOS晶体管的漏极 与第二NMOS晶体管的漏极 相连，第一NMOS晶体管栅极电阻Rgn1的一端与第一NMOS晶体管的栅极相连，第一NMOS晶体管栅极电阻Rgn1的另一端与第二NMOS晶体管栅极电阻Rgn2的一端相连，第一NMOS晶体管栅极电阻Rgn1和第二NMOS晶体管栅极电阻Rgn2共同连接到控制电压Vgn，第二NMOS晶体管栅极电阻Rgn2的另一端与第二NMOS晶体管的栅极相连，第一NMOS晶体管的衬底端与第一NMOS晶体管衬底电阻Rbn1的一端相连，第一NMOS晶体管衬底电阻Rbn1的另一端与GND相连，第二NMOS晶体管的衬底端与第二NMOS晶体管衬底电阻Rbn2的一端相连，第二NMOS晶体管衬底电阻Rbn2的另一端与GND相连，第二NMOS晶体管的源极 与传输门的输出端Vout相连，如此，NMOS传输通路连接完成；

所述CMOS传输门的输入端Vin与第一PMOS晶体管的源极 相连，第一PMOS晶体管的漏极 与第二PMOS晶体管的漏极 相连，第一PMOS晶体管栅极电阻Rgp1的一端与第一PMOS晶体管的栅极相连，第一PMOS晶体管栅极电阻Rgp1的另一端与第二PMOS晶体管栅极电阻Rgp2的一端相连，第一PMOS晶体管栅极电阻Rgp1和第二PMOS晶体管栅极电阻Rgp2共同连接到控制电压Vgp，第二PMOS晶体管栅极电阻Rgp2的另一端与第二PMOS晶体管的栅极相连，第一PMOS晶体管的衬底端与第一PMOS晶体管衬底电阻Rbp1的一端相连，第一PMOS晶体管衬底电阻Rbn1的另一端与电源端VDD相连，第二PMOS晶体管的衬底端与第二PMOS晶体管衬底电阻Rbp2的一端相连，第二PMOS晶体管衬底电阻Rbp2的另一端与电源端VDD相连，第二PMOS晶体管的源极 与传输门的输出端Vout相连，如此，PMOS传输通路连接完成；

所述第一NMOS晶体管的漏极 与第一PMOS晶体管的漏极 相连，构成整个CMOS传输门。

与传统CMOS传输门相比，本发明提出的CMOS传输门使用两个NMOS晶体管串联的形式可以有效的增加隔离度。该CMOS传输门有六个引脚，包括输入引脚Vin、输出引脚Vout、供电引脚VDD、接地引脚GND以及NMOS传输通路控制引脚Vgn与PMOS传输通路控制引脚Vgp。当Vgn电压为1，Vgp电压为0时，传输门导通，Vout输出信号与Vin输入信号一致。反之，当Vgn电压为0，Vgp电压为1时，传输门关闭，Vout不输出信号，由此实现信号被控制传输。

一种超宽带低损耗高隔离的全差分结构射频开关，由第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4四个CMOS传输门组成，其中：

所述第一CMOS传输门TR_GATE1和第四CMOS传输门TR_GATE4组成主传输通路，第二CMOS传输门TR_GATE2和第三CMOS传输门TR_GATE3组成交叉传输通路；

所述第一CMOS传输门TR_GATE1的Vin端与第二传输门TR_GATE2的Vin端连接，作为全差分开关的Vip引脚；第一CMOS传输门TR_GATE1的Vout端与第三CMOS传输门TR_GATE3的Vout端连接，作为全差分开关的Vop引脚；第三CMOS传输门TR_GATE3的Vin端与第四CMOS传输门TR_GATE4的Vin端连接，作为全差分开关的Vin引脚；第二CMOS传输门TR_GATE2的Vout端与第四CMOS传输门TR_GATE4的Vout端连接，作为全差分开关的Von引脚；

所述第一CMOS传输门TR_GATE1的NMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnm，第一CMOS传输门TR_GATE1的PMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpm；第二CMOS传输门TR_GATE2的NMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnx，第二CMOS传输门TR_GATE2的PMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpx；

所述第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4四个CMOS传输门的供电引脚连接电源电压VDD，接地引脚连接0电位GND。

相比于现有技术，本发明具有如下优点：

1、本发明的射频开关以集成电路工艺为基础，相比于传统分立器件射频开关，便于集成，更符合集成电路与***发展的主流趋势。

2、本发明的射频开关旨在用于射频收发器前端的全差分射频信号路径。通过对寄生射频信号耦合的补偿实现开关关闭状态的输入和输出之间的高隔离，为此，将反相射频信号通过第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3添加到耦合于第一CMOS传输门TR_GATE1和第四CMOS传输门TR_GATE4的寄生信号中。补偿旨在取消馈通，实现了输入和输出射频信号之间的高隔离度。

3、本发明的射频开关是双向导通的，因此当射频信号施加在开关的任一侧时都是有效的。

4、本发明的射频开关可以通过配置主传输通路和交叉传输通路的晶体管状态，使射频信号通过开关后相位偏移180◦，也可作为巴伦使用，这有助于跨越开关的180˚相位转换，因此本发明在电子信息领域具有广泛的应用。

5、本发明的射频开关的工作频带为超宽带（包括低频到特高频的信号），开关闭合时具有低***损耗，开关断开时具有超高隔离度，并且有出色的功率处理特性。

6、本发明的射频开关闭合断开转换时间非常小，转换时间很快，可以由高速的控制信号控制。

7、经过验证，本发明的射频开关可以应用于电路与***领域的全差分信号路径，具有很广阔的应用前景。

附图说明

图1为CMOS传输门的电路结构图。

图2为传输门原理示意图。

图3为开关原理示意图。

图4为开关工作模式示意图。

图5为开关***损耗仿真图。

图6为开关隔离度仿真图。

图7为开关1dB压缩点仿真图。

图8为开关转换时间仿真图。

具体实施方式

下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。

本发明提供了一种超宽带低损耗高隔离的全差分结构射频开关，所述射频开关由四个具有相同结构的CMOS传输门组成，如图1所示，CMOS传输门电路包括NMOS传输通路和PMOS传输通路，其中：

NMOS传输通路由第一NMOS晶体管、第二NMOS晶体管、第一NMOS晶体管栅极电阻Rgn1、第二NMOS晶体管栅极电阻Rgn2、第一NMOS晶体管衬底电阻Rbn1、第二NMOS晶体管衬底电阻Rbn2组成。

PMOS传输通路由第一PMOS晶体管、第二PMOS晶体管、第一PMOS晶体管栅极电阻Rgp1、第二PMOS晶体管栅极电阻Rgp2、第一PMOS晶体管衬底电阻Rbp1、第二PMOS晶体管衬底电阻Rbp2组成。

传输门的输入端Vin与第一NMOS晶体管的源极 相连，第一NMOS晶体管的漏极 与第二NMOS晶体管的漏极 相连，第一NMOS晶体管栅极电阻Rgn1的一端与第一NMOS晶体管的栅极相连，第一NMOS晶体管栅极电阻Rgn1的另一端与第二NMOS晶体管栅极电阻Rgn2的一端相连，第一NMOS晶体管栅极电阻Rgn1和第二NMOS晶体管栅极电阻Rgn2共同连接到控制电压Vgn，第二NMOS晶体管栅极电阻Rgn2的另一端与第二NMOS晶体管的栅极相连，第一NMOS晶体管的衬底端与第一NMOS晶体管衬底电阻Rbn1的一端相连，第一NMOS晶体管衬底电阻Rbn1的另一端与GND相连，第二NMOS晶体管的衬底端与第二NMOS晶体管衬底电阻Rbn2的一端相连，第二NMOS晶体管衬底电阻Rbn2的另一端与GND相连，第二NMOS晶体管的原极 与传输门的输出端Vout相连，如此，NMOS传输通路连接完成。

PMOS传输通路与NMOS传输通路相似，传输门的输入端Vin与第一PMOS晶体管的源极 相连，第一PMOS晶体管的漏极 与第二PMOS晶体管的漏极 相连，第一PMOS晶体管栅极电阻Rgp1的一端与第一PMOS晶体管的栅极相连，第一PMOS晶体管栅极电阻Rgp1的另一端与第二PMOS晶体管栅极电阻Rgp2的一端相连，第一PMOS晶体管栅极电阻Rgp1和第二PMOS晶体管栅极电阻Rgp2共同连接到控制电压Vgp，第二PMOS晶体管栅极电阻Rgp2的另一端与第二PMOS晶体管的栅极相连，第一PMOS晶体管的衬底端与第一PMOS晶体管衬底电阻Rbp1的一端相连，第一PMOS晶体管衬底电阻Rbn1的另一端与电源端VDD相连，第二PMOS晶体管的衬底端与第二PMOS晶体管衬底电阻Rbp2的一端相连，第二PMOS晶体管衬底电阻Rbp2的另一端与电源端VDD相连，第二PMOS晶体管的源极 与传输门的输出端Vout相连，如此，PMOS传输通路连接完成。

最后，第一NMOS晶体管的漏极 与第一PMOS晶体管的漏极 相连，构成整个CMOS传输门。

本发明中，CMOS传输门的工作原理图如图2所示，其工作原理可以简单总结为：供电引脚和接地引脚分别接电源电压和地时，通过一组反相电压连接控制引脚Vgn和Vgp，Vgn为高电平，Vgp为低电平时，传输门导通，反之，Vgn为低电平，Vgp为高电平时，传输门不导通。

本发明中，NMOS晶体管衬底端连接高阻值电阻，然后接地GND，PMOS晶体管衬底端连接高阻值电阻，然后接电源电源VDD，在高频时，可以极大的降低***损耗。

本发明中，NMOS晶体管栅极接高阻值电阻，然后连接控制引脚Vgn，PMOS晶体管栅极接高阻值电阻，然后连接控制引脚Vgp。大的栅极电阻将避免射频信号通过寄生电容和流向控制端，保证控制信号稳定偏置在高低电平，同时，极大地降低了***损耗，使得射频信号尽可能完全传输到输出端。

本发明中，传输门采用两个传输门单元级联的形式，可以改善功率压缩限制，进一步增加了大信号压缩极限，提高了信号功率处理能力。

本发明中，射频开关差分输入，差分输出，由主传输通路和交叉传输通路两条通路组成，其原理示意图如图3所示。其中，主传输通路由第一CMOS传输门TR_GATE1和第四CMOS传输门TR_GATE4组成，主要作为差分信号的传输通路。交叉传输通路由第二CMOS传输门TR_GATE2和第三CMOS传输门TR_GATE3组成，主要减小衬底电容耦合，提高隔离度。其中：

第一CMOS传输门TR_GATE1的Vin端与第二传输门TR_GATE2的Vin端连接，作为全差分开关的Vip引脚；第一CMOS传输门TR_GATE1的Vout端与第三CMOS传输门TR_GATE3的Vout端连接，作为全差分开关的Vop引脚；第三CMOS传输门TR_GATE3的Vin端与第四CMOS传输门TR_GATE4的Vin端连接，作为全差分开关的Vin引脚；第二CMOS传输门TR_GATE2的Vout端与第四CMOS传输门TR_GATE4的Vout端连接，作为全差分开关的Von引脚；

第一CMOS传输门TR_GATE1的NMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnm，第一CMOS传输门TR_GATE1的PMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpm；第二CMOS传输门TR_GATE2的NMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnx，第二CMOS传输门TR_GATE2的PMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpx；

第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4四个CMOS传输门的供电引脚连接电源电压VDD，接地引脚连接0电位GND，如此连接，形成全差分射频开关。

通常，射频开关隔离度不好，是由于传输门存在衬底寄生电容和，当传输门关断时，射频信号依然可以通过衬底电容耦合通过到输出端，且随着频率的增加，衬底耦合增强，隔离度变差。除此之外，为了减小***损耗，会增大宽长比，随着宽长比增大，衬底寄生电容会增加，导致衬底耦合增强，隔离度变差。所以说，以前的射频开关，需要在***损耗和隔离度两者之间进行权衡，但是，引入了交叉传输通路，衬底耦合很大程度上被抵消了，这样就放宽了***损耗与隔离度之间的权衡，可以通过更大的宽长比，降低***损耗。

本发明中，射频开关工作状态下，第二传输门TR_GATE2和第三传输门TR_GATE3关断，也就是Vcnx接低电平，Vcpx接高电平。控制引脚Vcnm和控制引脚Vcpm接反向控制信号，当Vcnm为高电平时，即Vcpm为低电平，射频开关闭合，差分信号传输通过开关；反之，当Vcnm为低电平时，即Vcpm为高电平，射频开关打开，差分信号不能通过。如此，实现单刀单掷，并且实现一个控制信号控制开关的闭合与断开。

图4展示了本发明射频开关的三种状态。在开关闭合状态下，主传输通路打开，而交叉传输通路关闭。射频输入信号通过开关传递到输出，反之亦然，因为开关是双边的。在开关断开状态下，主传输通路和交叉传输通路关闭，所有MOS管处于关闭状态，四个路径上通过的耦合信号幅度相等，相位相反，这样，反相RF信号将消除每个端口的同相RF信号，从而极大地提高了开关的隔离度。

本发明射频开关的另一个优点是通过配置主传输通路和交叉传输通路的晶体管状态，可以使射频信号通过开关后相位偏移180^◦。主传输通路闭合，而交叉传输通路打开，即第一传输门和第四传输门关断，让信号通过第二传输门和第三传输门，可以实现信号相位偏移180^◦。

图5、图6、图7、图8分别给出了本发明射频开关的***损耗、隔离度、1dB压缩点和开关转换时间的示意图。从图中可以看到，本发明的射频开关实现了工作带宽大、低***损耗、高隔离度，转换时间很短，并且线性度较高，功率处理能力强。

Claims (2)

1.一种超宽带低损耗高隔离的全差分结构射频开关，包括一种CMOS传输门，其特征在于所述CMOS传输门包括NMOS传输通路和PMOS传输通路，其中：

所述NMOS传输通路由第一NMOS晶体管、第二NMOS晶体管、第一NMOS晶体管栅极电阻Rgn1、第二NMOS晶体管栅极电阻Rgn2、第一NMOS晶体管衬底电阻Rbn1、第二NMOS晶体管衬底电阻Rbn2组成；

所述PMOS传输通路由第一PMOS晶体管、第二PMOS晶体管、第一PMOS晶体管栅极电阻Rgp1、第二PMOS晶体管栅极电阻Rgp2、第一PMOS晶体管衬底电阻Rbp1、第二PMOS晶体管衬底电阻Rbp2组成；

所述CMOS传输门的输入端Vin与第一NMOS晶体管的源极 相连，第一NMOS晶体管的漏极与第二NMOS晶体管的漏极 相连，第一NMOS晶体管栅极电阻Rgn1的一端与第一NMOS晶体管的栅极相连，第一NMOS晶体管栅极电阻Rgn1的另一端与第二NMOS晶体管栅极电阻Rgn2的一端相连，第一NMOS晶体管栅极电阻Rgn1和第二NMOS晶体管栅极电阻Rgn2共同连接到控制电压Vgn，第二NMOS晶体管栅极电阻Rgn2的另一端与第二NMOS晶体管的栅极相连，第一NMOS晶体管的衬底端与第一NMOS晶体管衬底电阻Rbn1的一端相连，第一NMOS晶体管衬底电阻Rbn1的另一端与GND相连，第二NMOS晶体管的衬底端与第二NMOS晶体管衬底电阻Rbn2的一端相连，第二NMOS晶体管衬底电阻Rbn2的另一端与GND相连，第二NMOS晶体管的源极 与传输门的输出端Vout相连，如此，NMOS传输通路连接完成；

所述CMOS传输门的输入端Vin与第一PMOS晶体管的源极 相连，第一PMOS晶体管的漏极与第二PMOS晶体管的漏极 相连，第一PMOS晶体管栅极电阻Rgp1的一端与第一PMOS晶体管的栅极相连，第一PMOS晶体管栅极电阻Rgp1的另一端与第二PMOS晶体管栅极电阻Rgp2的一端相连，第一PMOS晶体管栅极电阻Rgp1和第二PMOS晶体管栅极电阻Rgp2共同连接到控制电压Vgp，第二PMOS晶体管栅极电阻Rgp2的另一端与第二PMOS晶体管的栅极相连，第一PMOS晶体管的衬底端与第一PMOS晶体管衬底电阻Rbp1的一端相连，第一PMOS晶体管衬底电阻Rbn1的另一端与电源端VDD相连，第二PMOS晶体管的衬底端与第二PMOS晶体管衬底电阻Rbp2的一端相连，第二PMOS晶体管衬底电阻Rbp2的另一端与电源端VDD相连，第二PMOS晶体管的源极 与传输门的输出端Vout相连，如此，PMOS传输通路连接完成；

所述第一NMOS晶体管的漏极 与第一PMOS晶体管的漏极 相连，构成整个CMOS传输门。

2.一种超宽带低损耗高隔离的全差分结构射频开关，其特征在于所述全差分结构射频开关由第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4这四个具有权利要求1所述CMOS传输门组成，其中：

所述第一CMOS传输门TR_GATE1和第四CMOS传输门TR_GATE4组成主传输通路，第二CMOS传输门TR_GATE2和第三CMOS传输门TR_GATE3组成交叉传输通路；

所述第一CMOS传输门TR_GATE1的Vin端与第二传输门TR_GATE2的Vin端连接，作为全差分开关的Vip引脚；第一CMOS传输门TR_GATE1的Vout端与第三CMOS传输门TR_GATE3的Vout端连接，作为全差分开关的Vop引脚；第三CMOS传输门TR_GATE3的Vin端与第四CMOS传输门TR_GATE4的Vin端连接，作为全差分开关的Vin引脚；第二CMOS传输门TR_GATE2的Vout端与第四CMOS传输门TR_GATE4的Vout端连接，作为全差分开关的Von引脚；

所述第一CMOS传输门TR_GATE1的NMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnm，第一CMOS传输门TR_GATE1的PMOS传输通路控制引脚与第四CMOS传输门TR_GATE4的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpm；第二CMOS传输门TR_GATE2的NMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的NMOS传输通路控制引脚相连并连接到主通路控制引脚Vcnx，第二CMOS传输门TR_GATE2的PMOS传输通路控制引脚与第三CMOS传输门TR_GATE3的PMOS传输通路控制引脚相连并连接到主通路控制引脚Vcpx；

所述第一CMOS传输门TR_GATE1、第二CMOS传输门TR_GATE2、第三CMOS传输门TR_GATE3和第四CMOS传输门TR_GATE4四个CMOS传输门的供电引脚连接电源电压VDD，接地引脚连接0电位GND。

Images