CN113299561B - 一种腔底防溢胶结构的制备方法 - Google Patents
一种腔底防溢胶结构的制备方法 Download PDFInfo
- Publication number
- CN113299561B CN113299561B CN202110557075.XA CN202110557075A CN113299561B CN 113299561 B CN113299561 B CN 113299561B CN 202110557075 A CN202110557075 A CN 202110557075A CN 113299561 B CN113299561 B CN 113299561B
- Authority
- CN
- China
- Prior art keywords
- cavity
- glue
- silicon wafer
- chip
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003292 glue Substances 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 238000011049 filling Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000000084 colloidal system Substances 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000003825 pressing Methods 0.000 claims abstract description 7
- 230000009471 action Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 229910052716 thallium Inorganic materials 0.000 claims description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 24
- 230000001070 adhesive effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种腔底防溢胶结构的制备方法，包括以下步骤：在硅片表面制作TSV金属柱，临时键合TSV金属柱开口一面，并减薄硅片的背面；在硅片表面制作钝化层，并形成带有阶梯结构的空腔，TSV金属柱从空腔的底部露出；在空腔的边缘涂布绝缘填充胶，在空腔的底部填充导电胶；加热硅片的底部，待胶体***紧密结合在空腔底部后，贴装芯片，并对芯片施加压力，使胶体溢出并填充芯片与空腔的缝隙，完成芯片的嵌入动作。本发明在空腔底部形成阶梯结构的空腔，犹如形成围栏，在围栏里面用导电胶，围栏外圈则用绝缘填充胶，嵌入芯片并挤压使导电胶在底部胶均匀填充，溢出的胶则被绝缘填充胶阻挡，分布在芯片的四周，避免胶体溢出。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种腔底防溢胶结构的制备方法。
背景技术
目前，毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪***以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和***可靠性提出了新的要求，对于无线发射和接收***，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的***中实现发射和接收信号的功能。
但是射频模组需要用到底部互联和接地，因此需要在转接板表面制作空腔，空腔底部带有互联和接地的TSV结构，以此实现芯片底部跟外界的连通，芯片底部用焊锡膏或者导电胶固化芯片。在实际作业中，芯片尺寸大小不一，芯片底部涂胶如果过少，则会出现底部空洞，不利于后续的工艺，也不利于芯片的大面积接地和互联。如果涂胶较多，则会出现胶的溢出，胶如果溢出到芯片的侧壁，则会出现短路的问题。
发明内容
针对现有技术中存在的不足，本发明提供一种腔底防溢胶结构的制备方法。本发明的制备方法在空腔底部设置围栏，在围栏里面用导电胶，围栏外圈则用绝缘填充胶，在空腔底部嵌入芯片并挤压使导电胶均匀填充在空腔底部，溢出的胶则被绝缘填充胶阻挡，分布在芯片的四周，这样能够避免出现胶体溢出的问题。
为了解决现有技术的不足，本发明采用以下技术方案：一种腔底防溢胶结构的制备方法，包括以下步骤：
步骤S1、在硅片表面制作TSV金属柱，临时键合所述TSV金属柱的开口所在面，然后减薄所述硅片的背面；
步骤S2、在所述硅片表面制作钝化层，采用刻蚀工艺在所述硅片的背面形成带有阶梯结构的空腔，使所述TSV金属柱从所述空腔的底部露出；
步骤S3、在所述空腔的边缘涂布绝缘填充胶，在所述空腔的底部填充导电胶；
步骤S4、加热所述硅片的底部，待胶体***紧密结合在所述空腔底部后，在所述空腔的底部贴装芯片，并对所述芯片施加压力，使胶体溢出并填充所述芯片与空腔的缝隙直至缝隙被填满，完成芯片的嵌入动作。
进一步地，所述TSV金属柱的形成包括以下步骤：
A、通过光刻或/和刻蚀工艺在所述硅片的表面制作TSV盲孔，孔直径为1-1000 μm，深度为10-1000 μm；
B、在所述硅片的上方形成钝化层，所述钝化层的厚度为10 nm-100 μm；
C、通过物理溅射、磁控溅射或者蒸镀工艺在所述钝化层上方制作种子层；
D、电镀使金属充满所述TSV盲孔，并在200-500℃下密化使金属更致密，并去除所述硅片表面的金属，使得硅片表面只剩下填料金属，即TSV金属柱。
进一步地，所述种子层是一层或多层，厚度为1 nm-100 μm，材质采用钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
进一步地，所述硅片背面的减薄厚度为10-700 μm。
进一步地，所述带有阶梯结构的空腔采用以下方法形成：
A、在所述硅片背面刻蚀空腔，所述空腔的深度为10-700 μm；
B、继续在所述空腔的底部制作凹槽，使所述空腔内的TSV金属柱底部露出，所述凹槽的深度为10-100 μm。
进一步地，所述绝缘填充胶是光刻胶或环氧树脂胶，胶体厚度为10-50 μm。
进一步地，所述导电胶是纳米银浆或焊锡料，胶体厚度为10-50 μm。
与现有技术相比，本发明具有以下优点：
本发明的制备方法在空腔底部形成凹槽，凹槽与空腔之间由于深度的不同犹如设置了围栏，在内部凹槽即围栏里面填充导电胶，在外圈凹槽即围栏外圈涂布绝缘填充胶，在空腔底部嵌入芯片并挤压使导电胶均匀填充在空腔底部，溢出的导电胶则被绝缘填充胶阻挡，分布在芯片的四周，这样能够避免出现胶体溢出的问题。
附图说明
图1a是本发明实施例1中在硅片表面形成TSV盲孔的结构示意图。
图1b是本发明实施例1中在硅片表面形成种子层的结构示意图。
图1c是本发明实施例1中在硅片表面形成TSV金属柱的结构示意图。
图1d是本发明实施例1中去除硅片表面种子层的结构示意图。
图1e是本发明实施例1中形成带阶梯结构的空腔的结构示意图。
图1f是本发明实施例1空腔中涂布绝缘填充胶及导电胶后的结构示意图。
图1g是本发明实施例1加热后胶体紧密结合在空腔底部的结构示意图。
图1h是本发明实施例1中空腔底部贴装芯片的结构示意图。
图1i是本发明实施例1中对芯片施加压力后的结构示意图。
图1j是本发明实施例1中芯片嵌入后的结构示意图。
附图标记说明：101-硅片；102-TSV盲孔；103-种子层；104-TSV金属柱；105-空腔；106-导电胶；107-绝缘填充胶；108-芯片；109-凹槽。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
实施例1
一种腔底防溢胶结构的制备方法，包括以下步骤：
步骤S1、在硅片101表面制作TSV金属柱104，临时键合TSV金属柱104开口一面，然后减薄硅片101背面；
如图1a所示，通过光刻、刻蚀工艺在硅片101表面制作TSV盲孔102，所述TSV盲孔102的直径为10 μm，深度为50 μm；
在硅片101上方形成钝化层，所述钝化层的形成采用直接热氧化的方法，钝化层的厚度为100 nm；
如图1b所示，通过物理溅射在钝化层上方制作种子层103，种子层103的厚度为100nm，其是一层铜；
如图1c所示，电镀铜使铜金属充满TSV盲孔102，并在300℃下密化使铜更致密；
如图1d所示，采用化学机械抛光工艺（Chemical Mechanical Polishing，简称CMP）去除硅片表面铜，使硅片表面只剩下填铜，即形成TSV金属柱104；
在TSV金属柱104的开口一面做临时键合，然后减薄硅片101背面，减薄厚度为600μm；
步骤S2、在所述硅片101表面制作钝化层，采用刻蚀工艺在所述硅片101的背面形成带有阶梯结构的空腔105，使所述TSV金属柱104从所述空腔105的底部露出；
如图1e所示，在硅片表面制作氧化硅绝缘层，然后用光刻和干法刻蚀工艺，在硅片101背面刻蚀空腔105，空腔105的深度为100 μm；
用光刻和干法刻蚀工艺继续在空腔105底部制作图形凹槽109，使空腔内TSV金属柱104底部露出，凹槽109的深度为10 μm；
步骤S3、在空腔105边缘涂布绝缘填充胶107，在空腔底部填充导电胶106；
如图1f所示，在空腔105边缘涂布绝缘填充胶107，胶体厚度20 μm，胶体是光刻胶；
在空腔底部填充导电胶106，胶体厚度为20 μm，胶体是纳米银浆；
步骤S4、加热所述硅片101的底部，待胶体***紧密结合在所述空腔105底部后，在所述空腔105的底部贴装芯片108，并对所述芯片108施加压力，使胶体溢出并填充所述芯片108与空腔105的缝隙直至缝隙被填满，完成芯片108的嵌入动作。
如图1g所示，加热硅片101的底部，使胶体***，紧密结合在空腔105底部；
如图1h所示，在空腔105底部贴装芯片108；
如图1i和1j所示，对芯片108施加压力，使胶体溢出填充芯片108与空腔105的缝隙直至缝隙被填满，完成芯片108的嵌入动作。
实施例2
一种腔底防溢胶结构的制备方法，包括以下步骤：
步骤S1、在硅片101表面制作TSV金属柱104，临时键合TSV金属柱104开口一面，然后减薄硅片101背面；
通过光刻、刻蚀工艺在硅片101表面制作TSV盲孔102，TSV盲孔102的直径为100 μm，深度为300 μm；
在硅片101上方沉积氧化硅形成钝化层，钝化层的厚度为10 μm；
通过磁控溅射工艺在钝化层上方制作种子层103，种子层103的厚度为10 μm，其是一层铝；
电镀铜使铜金属充满TSV盲孔102，并在400℃下密化使铜更致密；
采用CMP工艺去除硅片表面铜，使硅片表面只剩下填铜，即形成TSV金属柱104；
在TSV金属柱104的开口一面做临时键合，然后减薄硅片101背面，减薄厚度为400μm；
步骤S2、在所述硅片101表面制作钝化层，采用刻蚀工艺在所述硅片101的背面形成带有阶梯结构的空腔105，使所述TSV金属柱104从所述空腔105的底部露出；
在硅片表面制作氧化硅绝缘层，然后用光刻和干法刻蚀工艺，在硅片101背面刻蚀空腔105，空腔105的深度为400 μm；
用光刻和干法刻蚀工艺继续在空腔105底部制作图形凹槽109，使空腔内TSV金属柱104底部露出；凹槽109的深度为50 μm；
步骤S3、在空腔105边缘涂布绝缘填充胶107，在空腔底部填充导电胶106；
在空腔105边缘涂布绝缘填充胶107，胶体厚度为30 μm，胶体是环氧树脂胶；
在空腔105的底部填充导电胶106，胶体厚度为30 μm，胶体是焊锡料；
步骤S4、加热所述硅片101的底部，待胶体***紧密结合在所述空腔105底部后，在所述空腔105的底部贴装芯片108，并对所述芯片108施加压力，使胶体溢出并填充所述芯片108与空腔105的缝隙直至缝隙被填满，完成芯片108的嵌入动作。
实施例3
一种腔底防溢胶结构的制备方法，包括以下步骤：
步骤S1、在硅片101表面制作TSV金属柱104，临时键合TSV金属柱104开口一面，然后减薄硅片101背面；
通过光刻、刻蚀工艺在硅片101表面制作TSV盲孔102， TSV盲孔102的直径为800 μm，深度为1000 μm；
在硅片101上方沉积氮化硅形成钝化层，钝化层的厚度为80 μm；
通过蒸镀工艺在绝缘层上方制作种子层103，种子层103的厚度范围为90 μm，其可以是三层，从上至下金属材质分别是铜、锡、镍，各层的厚度相同；
电镀铜使铜金属充满TSV盲孔102，450℃下密化使铜更致密；
采用CMP工艺去除硅片表面铜，使硅片表面只剩下填铜，即形成TSV金属柱104；
在TSV金属柱104的开口一面做临时键合，然后减薄硅片101背面，减薄厚度为100μm；
步骤S2、在所述硅片101表面制作钝化层，采用刻蚀工艺在所述硅片101的背面形成带有阶梯结构的空腔105，使所述TSV金属柱104从所述空腔105的底部露出；
在硅片表面制作氧化硅绝缘层，然后用光刻和干法刻蚀工艺，在硅片101背面刻蚀空腔105，空腔105的深度为600 μm；
用光刻和干法刻蚀工艺继续在空腔105底部制作图形凹槽109，使空腔内TSV金属柱104底部露出；凹槽109的深度为80 μm；
步骤S3、在空腔105边缘涂布绝缘填充胶107，在空腔底部填充导电胶106；
在空腔105边缘涂布绝缘填充胶107，胶体厚度为50 μm，胶体是环氧树脂胶；
在空腔105的底部填充导电胶106，胶体厚度为50 μm，胶体是纳米银浆；
步骤S4、加热所述硅片101的底部，待胶体***紧密结合在所述空腔105底部后，在所述空腔105的底部贴装芯片108，并对所述芯片108施加压力，使胶体溢出并填充所述芯片108与空腔105的缝隙直至缝隙被填满，完成芯片108的嵌入动作。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种腔底防溢胶结构的制备方法，其特征在于，包括以下步骤：
步骤S1、在硅片（101）表面制作TSV金属柱（104），临时键合所述TSV金属柱（104）的开口所在面，然后减薄所述硅片（101）的背面；
步骤S2、在所述硅片（101）表面制作钝化层，采用刻蚀工艺在所述硅片（101）的背面形成带有阶梯结构的空腔（105），使所述TSV金属柱（104）从所述空腔（105）的底部露出；
步骤S3、在所述空腔（105）的边缘涂布绝缘填充胶（107），在所述空腔（105）的底部填充导电胶（106）；
步骤S4、加热所述硅片（101）的底部，待胶体***紧密结合在所述空腔（105）底部后，在所述空腔（105）的底部贴装芯片（108），并对所述芯片（108）施加压力，使胶体溢出并填充所述芯片（108）与空腔（105）的缝隙直至缝隙被填满，完成芯片（108）的嵌入动作。
2.根据权利要求1所述的腔底防溢胶结构的制备方法，其特征在于，所述TSV金属柱（104）的形成包括以下步骤：
A、通过光刻或/和刻蚀工艺在所述硅片（101）的表面制作TSV盲孔（102），孔直径为1-1000 μm，深度为10-1000 μm；
B、在所述硅片（101）的上方形成钝化层，所述钝化层的厚度为10 nm-100 μm；
C、通过物理溅射、磁控溅射或者蒸镀工艺在所述钝化层上方制作种子层（103）；
D、电镀使金属充满所述TSV盲孔（102），并在200-500℃下密化使金属更致密，并去除所述硅片（101）表面的金属，使得硅片（101）表面只剩下填料金属，即TSV金属柱（104）。
3.根据权利要求2所述的腔底防溢胶结构的制备方法，其特征在于，所述种子层（103）是一层或多层，厚度为1 nm-100 μm，材质采用钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
4.根据权利要求1所述的腔底防溢胶结构的制备方法，其特征在于，所述硅片（101）背面的减薄厚度为10-700 μm。
5.根据权利要求1所述的腔底防溢胶结构的制备方法，其特征在于，所述带有阶梯结构的空腔（105）采用以下方法形成：
A、在所述硅片（101）背面刻蚀空腔（105），所述空腔（105）的深度为10-700 μm；
B、继续在所述空腔（105）的底部制作凹槽（109），使所述空腔（105）内的TSV金属柱（104）底部露出，所述凹槽（109）的深度为10-100 μm。
6.根据权利要求1所述的腔底防溢胶结构的制备方法，其特征在于，所述绝缘填充胶（107）是光刻胶或环氧树脂胶，胶体厚度为10-50 μm。
7.根据权利要求1所述的腔底防溢胶结构的制备方法，其特征在于，所述导电胶（106）是纳米银浆或焊锡料，胶体厚度为10-50 μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110557075.XA CN113299561B (zh) | 2021-05-21 | 2021-05-21 | 一种腔底防溢胶结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110557075.XA CN113299561B (zh) | 2021-05-21 | 2021-05-21 | 一种腔底防溢胶结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113299561A CN113299561A (zh) | 2021-08-24 |
| CN113299561B true CN113299561B (zh) | 2023-06-27 |
Family
ID=77323570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110557075.XA Active CN113299561B (zh) | 2021-05-21 | 2021-05-21 | 一种腔底防溢胶结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299561B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114388366B (zh) * | 2022-03-22 | 2022-05-31 | 湖北江城芯片中试服务有限公司 | 封装壳体的制备方法及封装芯片的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030362A1 (en) * | 1997-12-08 | 1999-06-17 | Minnesota Mining And Manufacturing Company | Method and apparatuses for making z-axis electrical connections |
| FR2786317A1 (fr) * | 1998-11-24 | 2000-05-26 | Gemplus Card Int | Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede |
| FR2905494A1 (fr) * | 2006-09-05 | 2008-03-07 | Oberthur Card Syst Sa | Dispositif electronique a module a circuit integre et antenne raccordes par des connexions electriques capacitives |
| WO2008146487A1 (ja) * | 2007-05-29 | 2008-12-04 | Panasonic Corporation | 回路基板およびその製造方法 |
| CN107112290A (zh) * | 2014-08-06 | 2017-08-29 | 伊文萨思公司 | 用于局部化底充胶的器件和方法 |
-
2021
- 2021-05-21 CN CN202110557075.XA patent/CN113299561B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030362A1 (en) * | 1997-12-08 | 1999-06-17 | Minnesota Mining And Manufacturing Company | Method and apparatuses for making z-axis electrical connections |
| FR2786317A1 (fr) * | 1998-11-24 | 2000-05-26 | Gemplus Card Int | Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede |
| FR2905494A1 (fr) * | 2006-09-05 | 2008-03-07 | Oberthur Card Syst Sa | Dispositif electronique a module a circuit integre et antenne raccordes par des connexions electriques capacitives |
| WO2008146487A1 (ja) * | 2007-05-29 | 2008-12-04 | Panasonic Corporation | 回路基板およびその製造方法 |
| CN107112290A (zh) * | 2014-08-06 | 2017-08-29 | 伊文萨思公司 | 用于局部化底充胶的器件和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299561A (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312697B (zh) | 一种三维堆叠集成结构及其多芯片集成结构和制备方法 | |
| CN111293078B (zh) | 一种转接板正反两面空腔嵌入芯片的方法 | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| US20160118705A1 (en) | Packaged integrated circuit waveguide interface and methods thereof | |
| TW202038423A (zh) | 扇出型天線封裝結構及其封裝方法 | |
| CN101656244A (zh) | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 | |
| CN112820721B (zh) | 一种集成封装天线及其封装方法 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN113299561B (zh) | 一种腔底防溢胶结构的制备方法 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN111968941B (zh) | 一种晶圆级贴片互联方式 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN111370316A (zh) | 一种六面包围嵌入式封装方法 | |
| CN110648962A (zh) | 一种弯管互联金属填充方法 | |
| CN113161306B (zh) | 芯片的高效散热结构及其制备工艺 | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 | |
| CN113629019A (zh) | 一种毫米波封装结构及其制备方法 | |
| CN110010499B (zh) | 一种具有电磁屏蔽功能的射频芯片***级封装工艺 | |
| CN112992851A (zh) | 转接板及其制备方法 | |
| US11862584B2 (en) | High dielectric constant carrier based packaging with enhanced WG matching for 5G and 6G applications | |
| US20230178500A1 (en) | Waveguide Launcher in Package Based on High Dielectric Constant Carrier | |
| TWI820992B (zh) | 毫米波天線模組封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |