CN113284818A - 监测栅极氧化层的击穿电压的方法 - Google Patents
监测栅极氧化层的击穿电压的方法 Download PDFInfo
- Publication number
- CN113284818A CN113284818A CN202110552647.5A CN202110552647A CN113284818A CN 113284818 A CN113284818 A CN 113284818A CN 202110552647 A CN202110552647 A CN 202110552647A CN 113284818 A CN113284818 A CN 113284818A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- active region
- breakdown voltage
- shallow trench
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012544 monitoring process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种监测栅极氧化层的击穿电压的方法，用于监测半导体结构的栅极氧化层的击穿电压，包括：形成半导体结构，半导体结构包括：有源区、浅沟槽隔离结构、栅极氧化层和多晶硅栅极，浅沟槽隔离结构形成在有源区内，浅沟槽隔离结构将有源区的上半部分分隔成多个块状结构，栅极氧化层覆盖有源区和浅沟槽隔离结构，多晶硅栅极覆盖部分栅极氧化层；在栅极氧化层的边缘处形成连接有源区的第一接触窗，在多晶硅表面形成连接多晶硅栅极的第二接触窗；测试第一接触窗和第二接触窗之间的电压，作为栅极氧化层的击穿电压。监测栅极氧化层的击穿电压的方法中，可以监测栅极氧化层的击穿电压，并且能一次完成对栅极氧化层的击穿电压的监测。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种监测栅极氧化层的击穿电压的方法。
背景技术
现有技术的半导体结构为如图1和图2，所述有源区110包括第一有源区111和第二有源区112，第一有源区111为长方形框架结构，框架内形成多个长条状的第二有源区112，多个第二有源区112之间均隔开。在第二有源区112之间内形成浅沟槽隔离结构120，浅沟槽隔离结构120为长条状，即，通过浅沟槽隔离结构120将第二有源区112分割成多个长条状。浅沟槽隔离结构120的延伸方向平行于于第二有源区112的延伸方向，例如，第一方向延伸。在有源区110和浅沟槽隔离结构120上形成多晶硅栅极130，多晶硅栅极130的延伸方向垂直于第二有源区112的延伸方向，因此，多晶硅栅极130在第一方向并没有完全覆盖第二有源区112和第一有源区111，在第二方向，多晶硅栅极130覆盖到第一有源区处，就是说，第一方向上多晶硅栅极并没有覆盖到第一有源区111的边界，在第二方向上，多晶硅栅极130覆盖到第一有源区111的边界。而在多晶硅栅极130和第二有源区112之间以及浅沟槽隔离结构130之间还形成有栅极氧化层。在多晶硅栅极上形成第一接触窗，在未被多晶硅栅极覆盖的第一有源区上形成第二接触窗，测试第一接触窗和第二接触窗之间的电压就可以测试栅极氧化层的击穿电压。但是，这样存在两种情况，第一种是第一方向为横向第二方向为纵向，第二种是第一方向为纵向第二方向为横向，这两种情况需要分别测试栅极氧化层的击穿电压，所以需要测试两次。
发明内容
本发明的目的在于提供一种监测栅极氧化层的击穿电压的方法，可以监测栅极氧化层的击穿电压，并且能一次完成对栅极氧化层的击穿电压的监测。
为了达到上述目的，本发明提供了一种监测栅极氧化层的击穿电压的方法，用于监测半导体结构的栅极氧化层的击穿电压，包括：
形成半导体结构，所述半导体结构包括：有源区、浅沟槽隔离结构、栅极氧化层和多晶硅栅极，所述浅沟槽隔离结构形成在所述有源区内，所述浅沟槽隔离结构将所述有源区的上半部分分隔成多个块状结构，所述栅极氧化层覆盖所述有源区和所述浅沟槽隔离结构，所述多晶硅栅极覆盖部分所述栅极氧化层；
在所述栅极氧化层的边缘处形成连接所述有源区的第一接触窗，在所述多晶硅表面形成连接所述多晶硅栅极的第二接触窗；
测试所述第一接触窗和所述第二接触窗之间的电压，作为栅极氧化层的击穿电压。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述半导体结构还包括衬底，所述有源区形成在所述衬底内，所述栅极氧化层形成在所述衬底表面。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，形成半导体结构的方法包括：
提供衬底；
在所述衬底内形成有源区；
刻蚀所述有源区形成多个浅沟槽隔离结构，所述浅沟槽隔离结构分为多行多列，所述浅沟槽隔离结构将所述有源区表面分隔形成多行多列；
在所述浅沟槽隔离结构和所述有源区表面形成栅极氧化层；
在所述栅极氧化层表面形成多晶硅栅极。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述有源区的掺杂深度为0～2500nm。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述浅沟槽隔离结构的深度为100nm～600nm。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述有源区包括第一有源区和第二有源区，所述第一有源区呈多个点状，多个点状的第二有源区形成阵列的形状，所述第一有源区形成框架结构，并且，所述第二有源区位于所述框架结构内。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述第一接触窗位于所述第一有源区上方。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述多晶硅栅极覆盖浅沟槽隔离结构和所述第二有源区上方的所述栅极氧化层。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述第二有源区形成9乘9的阵列。
可选的，在所述的监测栅极氧化层的击穿电压的方法中，所述第二有源区的截面为正方形。
在本发明提供的监测栅极氧化层的击穿电压的方法中，可以监测栅极氧化层的击穿电压，并且能一次完成对栅极氧化层的击穿电压的监测。
附图说明
图1和图2是现有技术的半导体结构的示意图；
图3是本发明实施例的监测栅极氧化层的击穿电压的方法的流程图；
图4至图5是发明实施例的半导体结构的示意图；
图6是是发明实施例的半导体结构的俯视图；
图中：110-有源区、111-第一有源区、112-第二有源区、130-多晶硅栅极、210-衬底、220-有源区、221-第一有源区、222-第二有源区、230-浅沟槽隔离结构、240-栅极氧化层、250-多晶硅栅极、260-第一接触窗、270-第二接触窗。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图3，本发明提供了一种监测栅极氧化层的击穿电压的方法，用于监测半导体结构的栅极氧化层的击穿电压，包括：
S11：形成半导体结构，所述半导体结构包括：有源区、浅沟槽隔离结构、栅极氧化层和多晶硅栅极，所述浅沟槽隔离结构形成在所述有源区内，所述浅沟槽隔离结构将所述有源区的上半部分分隔成多个块状结构，所述栅极氧化层覆盖所述有源区和所述浅沟槽隔离结构，所述多晶硅栅极覆盖部分所述栅极氧化层；
S12：在所述栅极氧化层的边缘处形成连接所述有源区的第一接触窗，在所述多晶硅表面形成连接所述多晶硅栅极的第二接触窗；
S13：测试所述第一接触窗和所述第二接触窗之间的电压，作为栅极氧化层的击穿电压。
具体的，请参照图4至图6，提供衬底210，衬底210可以是硅衬底，在衬底210内注入离子形成有源区220，有源区的掺杂深度为0nm～2500nm，部分刻蚀中间区域的有源区，以形成多个浅沟槽，刻蚀的深度小于有源区的深度，也就是说不会刻蚀到有源区的底部。向浅沟槽内填充氧化物形成浅沟槽隔离结构230，所述浅沟槽隔离结构230的深度为100nm～600nm。浅沟槽隔离结构220将有源区的上半部分分割成多个块状结构。从俯视图可以看出，如果将有源区分为第一有源区221和第二有源区222，第一有源区221为外面的框架结构，第二有源区222位于框架内，第二有源区222为多个点状的结构，并且第二有源区222之间用浅沟槽隔离结构230分隔开，并且第二有源区222与浅沟槽隔离结构230紧邻。多个第二有源区222可以组成任意的形式，本发明实施例可以组成阵列的形式，并且本发明形成的3乘3的阵列形式，当然，在本发明的其他实施例中，也可以不是阵列形式，属于比较散乱的形式，并且如果是阵列形式也可以是其他数量的阵列。本发明的第二有源区的截面为正方形，在本发明的其他实施例中，截面也可以是其他形状。每个第二有源区222均不相邻，第一有源区221和第二有源区222也不相邻。第一有源区221的宽度为0.5um～6um，第二有源区的长度和宽度均为0.5～6um，有源区的长度和宽度为5um～60um。
接着，在有源区220和浅沟槽隔离结构230上形成栅极氧化层240，也就是说在第一有源区221、第二有源区222和浅沟槽隔离结构230上形成栅极氧化层240，栅极氧化层240完全覆盖第一有源区221、第二有源区222和浅沟槽隔离结构230。栅极氧化层240的材料可以是氧化物。
接着，在栅极氧化层240想表面形成多晶硅栅极250，多晶硅栅极250覆盖部分栅极氧化层240，本发明实施例中，多晶硅栅极250覆盖位于第二有源区222和浅沟槽隔离结构230上的栅极氧化层240。不覆盖位于第一有源区221上的栅极氧化层230。
接着，在未被多晶硅栅极250覆盖即位于第一有源区221上的栅极氧化层240上形成第一接触窗260(CT)，第一接触窗260穿过栅极氧化层240和第一有源区221连接。在多晶硅栅极250上形成第二接触窗270(CT)，第二接触窗270与多晶硅栅极250连接。形成第一接触窗260和第二接触窗270的方法为现有技术。形成第一接触窗260的方法为，在未被覆盖的栅极氧化层上形成牺牲层，刻蚀牺牲层和栅极氧化层形成通孔，向通孔内填充金属，最后去除牺牲层，形成第一接触窗。形成第二接触窗的方法为，在多晶硅栅极表面形成牺牲层，刻蚀牺牲层形成通孔，向通孔内填充金属，去除牺牲层形成第二接触窗270。第一接触窗260和第二接触窗270的数量均为多个，本发明实施例中，均为3个。有源区上的接触窗第一方向位置落于有源区外圈框架的正中间，多晶硅栅极上的接触窗的右侧边界到多晶硅栅极右侧边界的距离，与有源区上的接触窗的左侧边界到最左侧有源区框架的距离相等；第一接触窗和第二接触窗的形状均为长方体或正方体的形状，就是横截面可以是正方形或长方形，边长为0.3um～3um，第一接触窗260和第二接触窗270的数量根据单一接触窗的尺寸和整体尺寸而定，第一接触窗和第二接触窗的数量均为6颗。这样，可以测9个方块上的栅极氧化层，第一接触窗260形成下级板，第二接触窗270形成上级板，这样测之间的击穿电压，可以同时测到X方向和Y方向的栅极氧化层的击穿电压，因此，可以一次完成对栅极氧化层的击穿电压的监测。
综上，在本发明实施例提供的监测栅极氧化层的击穿电压的方法中，可以监测栅极氧化层的击穿电压，并且能一次完成对栅极氧化层的击穿电压的监测。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种监测栅极氧化层的击穿电压的方法，用于监测半导体结构的栅极氧化层的击穿电压，其特征在于，包括：
形成半导体结构，所述半导体结构包括：有源区、浅沟槽隔离结构、栅极氧化层和多晶硅栅极，所述浅沟槽隔离结构形成在所述有源区内，所述浅沟槽隔离结构将所述有源区的上半部分分隔成多个块状结构，所述栅极氧化层覆盖所述有源区和所述浅沟槽隔离结构，所述多晶硅栅极覆盖部分所述栅极氧化层；
在所述栅极氧化层的边缘处形成连接所述有源区的第一接触窗，在所述多晶硅表面形成连接所述多晶硅栅极的第二接触窗；
测试所述第一接触窗和所述第二接触窗之间的电压，作为栅极氧化层的击穿电压。
2.如权利要求1所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述半导体结构还包括衬底，所述有源区形成在所述衬底内，所述栅极氧化层形成在所述衬底表面。
3.如权利要求2所述的监测栅极氧化层的击穿电压的方法，其特征在于，形成半导体结构的方法包括：
提供衬底；
在所述衬底内形成有源区；
刻蚀所述有源区形成多个浅沟槽隔离结构，所述浅沟槽隔离结构分为多行多列，所述浅沟槽隔离结构将所述有源区表面分隔形成多行多列；
在所述浅沟槽隔离结构和所述有源区表面形成栅极氧化层；
在所述栅极氧化层表面形成多晶硅栅极。
4.如权利要求1所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述有源区的掺杂深度为0～2500nm。
5.如权利要求1所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述浅沟槽隔离结构的深度为100nm～600nm。
6.如权利要求1所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述有源区包括第一有源区和第二有源区，所述第一有源区呈多个点状，多个点状的第二有源区形成阵列的形状，所述第一有源区形成框架结构，并且，所述第二有源区位于所述框架结构内。
7.如权利要求6所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述第一接触窗位于所述第一有源区上方。
8.如权利要求6所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述多晶硅栅极覆盖浅沟槽隔离结构和所述第二有源区上方的所述栅极氧化层。
9.如权利要求6所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述第二有源区形成9乘9的阵列。
10.如权利要求6所述的监测栅极氧化层的击穿电压的方法，其特征在于，所述第二有源区的截面为正方形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110552647.5A CN113284818A (zh) | 2021-05-20 | 2021-05-20 | 监测栅极氧化层的击穿电压的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110552647.5A CN113284818A (zh) | 2021-05-20 | 2021-05-20 | 监测栅极氧化层的击穿电压的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113284818A true CN113284818A (zh) | 2021-08-20 |
Family
ID=77280400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110552647.5A Pending CN113284818A (zh) | 2021-05-20 | 2021-05-20 | 监测栅极氧化层的击穿电压的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113284818A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115954343A (zh) * | 2023-03-09 | 2023-04-11 | 合肥晶合集成电路股份有限公司 | 栅氧化层测试结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| KR100734302B1 (ko) * | 2006-01-12 | 2007-07-02 | 삼성전자주식회사 | 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법 |
| CN102931170A (zh) * | 2011-08-08 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
-
2021
- 2021-05-20 CN CN202110552647.5A patent/CN113284818A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| KR100734302B1 (ko) * | 2006-01-12 | 2007-07-02 | 삼성전자주식회사 | 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법 |
| CN102931170A (zh) * | 2011-08-08 | 2013-02-13 | 中芯国际集成电路制造(上海)有限公司 | 一种检测结构及形成方法和检测方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115954343A (zh) * | 2023-03-09 | 2023-04-11 | 合肥晶合集成电路股份有限公司 | 栅氧化层测试结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638645B2 (ja) | 高電圧垂直トランジスタで集積された検知トランジスタ | |
| CN107564962B (zh) | 一种沟槽式mosfet及其制备方法 | |
| US10026812B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7859037B2 (en) | Checkerboarded high-voltage vertical transistor layout | |
| JP5562363B2 (ja) | トランジスタ | |
| JP5772987B2 (ja) | 半導体装置とその製造方法 | |
| JP5637571B2 (ja) | 格子状レイアウトを有するトランジスタのゲート金属ルーティング | |
| US8120100B2 (en) | Overlapping trench gate semiconductor device | |
| DE102013114842A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
| CN105092324B (zh) | 一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法 | |
| CN112563285A (zh) | 垂直半导体器件 | |
| CN104617133B (zh) | 沟槽型超级结器件的版图结构及其制造方法 | |
| CN113284818A (zh) | 监测栅极氧化层的击穿电压的方法 | |
| CN112563319A (zh) | 半导体装置 | |
| CN104584218A (zh) | 具有由沟槽隔离限定的jfet宽度的半导体器件 | |
| CN113782584B (zh) | 超结器件 | |
| KR101213893B1 (ko) | 수직형 반도체 소자 및 그 제조 방법 | |
| CN216749888U (zh) | 晶圆的测试结构 | |
| CN107195682B (zh) | 超结器件及其制造方法 | |
| CN208738257U (zh) | 功率半导体器件 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| CN216719941U (zh) | 晶圆的测试结构 | |
| CN117976661B (zh) | 一种半导体图层中薄层图形的测试结构及测试方法 | |
| KR20240051852A (ko) | 반도체 장치 및 트렌치에 캐비티를 생성하는 방법 | |
| CN118299366A (zh) | 表征外延层的电阻率的测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210820 |
|
| RJ01 | Rejection of invention patent application after publication |