CN113270327B - 主被动器件垂直叠层嵌埋封装结构及其制作方法 - Google Patents

主被动器件垂直叠层嵌埋封装结构及其制作方法 Download PDF

Info

Publication number
CN113270327B
CN113270327B CN202110816260.6A CN202110816260A CN113270327B CN 113270327 B CN113270327 B CN 113270327B CN 202110816260 A CN202110816260 A CN 202110816260A CN 113270327 B CN113270327 B CN 113270327B
Authority
CN
China
Prior art keywords
packaging
layer
electronic component
active
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110816260.6A
Other languages
English (en)
Other versions
CN113270327A (zh
Inventor
陈先明
冯磊
黄本霞
赵江江
洪业杰
王闻师
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202110816260.6A priority Critical patent/CN113270327B/zh
Publication of CN113270327A publication Critical patent/CN113270327A/zh
Application granted granted Critical
Publication of CN113270327B publication Critical patent/CN113270327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开主被动器件垂直叠层嵌埋封装结构及其制作方法，包括提供基板，将基板作为前一级结构体进行中间层和封装层加工，中间层加工：在前一级结构体上加工中间图形层，中间图形层包括特征金属块，特征金属块的边缘区域设置有空腔部，在中间图形层上层压和减薄以得到中间介质层，中间介质层位于空腔部内的部分形成支撑部；在中间介质层上加工封装层，封装层包括介质材料和牺牲金属块；进行蚀刻处理以得到封装腔以及在支撑部之间形成导流槽；在封装腔内贴装电子元器件，至少一个电子元器件承托于对应的支撑部；对封装腔进行封装处理。本发明能够将主被动器件封装在封装结构体内，缩小封装空间，有利于实现小型化设计。

Description

主被动器件垂直叠层嵌埋封装结构及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种主被动器件垂直叠层嵌埋封装结构及其制作方法。
背景技术
随着电子产品小型化的应用需求，***化封装技术在新一代电子产品上显得尤为重要。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。多器件的***化封装结构，需要用到多个芯片不同搭配，并配合不同数量和类型的电容、电阻、电感等被动器件协同完成，***化封装可以满足电子产品的尺寸更加轻薄、实现不同场景下的功能需求，甚至能达到节省材料成本的要求。
然而，在相关技术的***化封装方案中，待封装的基板需要在基板上设置主动器件区域和被动器件区域，主动器件通过引线键合或者倒装焊接的形成贴装于基板上，被动器件的贴装需要通过焊锡回流焊的形式完成。而且，由于被动器件，例如电感、电容、IPD（集成无源器件）等，体积较大，因此需要占据更多的尺寸空间。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种主被动器件垂直叠层嵌埋封装结构及其制作方法，能够将主被动器件封装在封装结构体内，缩小封装空间，有利于实现小型化设计。
第一方面，根据本发明实施例的主被动器件垂直叠层嵌埋封装结构，包括步骤：
提供用作第一封装层的基板，所述基板包括第一介质材料以及嵌埋于所述第一介质材料的第一牺牲金属块；
将所述基板作为前一级结构体，进行中间层和封装层加工，以得到次级半成品，其中，
所述中间层的加工步骤包括：在所述前一级结构体上加工第M中间图形层，所述第M中间图形层包括第M特征金属块，所述第M特征金属块覆盖于前一级的牺牲金属块，且所述第M特征金属块的边缘区域设置有多个空腔部，所述第M特征金属块的边缘区域用于表征在所述第M特征金属块投影于所述前一级的牺牲金属块的情况下，所述第M特征金属块超出所述前一级的牺牲金属块的区域；在所述中间图形层上进行层压和减薄处理，以得到中间介质层，所述中间介质层位于所述空腔部内的部分形成支撑部，M为正整数；
所述封装层的加工步骤包括：在所述中间介质层上加工第N封装层，所述第N封装层包括第N+1介质材料以及嵌埋于所述第N+1介质材料的第N+1牺牲金属块，所述第N+1牺牲金属块覆盖于前一级的特征金属块，N为正整数；
对所有的牺牲金属块和所有的特征金属块进行蚀刻处理，以得到至少两个封装腔，以及在相邻的所述支撑部之间形成导流槽；
在每个所述封装腔内贴装对应的电子元器件，其中，至少一个所述电子元器件承托于对应的所述支撑部；
对所述封装腔进行封装处理。
根据本发明实施例的主被动器件垂直叠层嵌埋封装结构的制作方法，至少具有如下有益效果：
本发明实施例将多个电子元器件沿叠层方向垂直进行封装，缩小封装空间，有利于实现小型化设计，而且多个电子元器件在贴装后可以进行一次性封装，有利于简化封装流程，降低生产成本。
根据本发明的一些实施例，所述电子元器件为主动器件或被动器件。
根据本发明的一些实施例，所述基板还包括嵌埋于所述第一介质材料的第一导通柱，所述中间层的加工步骤中，所述第M中间图形层还包括第M导通连接柱，所述第M导通连接柱与前一级的导通柱的位置对应，所述封装层的加工步骤中，所述第N+1封装层还包括嵌埋于所述第N+1介质材料的第N+1导通柱，所述第N+1导通柱与前一级的导通连接柱的位置对应。
根据本发明的一些实施例，主被动器件垂直叠层嵌埋封装结构的制作方法还包括步骤：
将所述次级半成品作为前一级结构体，进行所述中间层和所述封装层加工，直至满足叠层要求。
根据本发明的一些实施例，所述在每个所述封装腔内贴装对应的电子元器件，包括步骤：
在所述基板相对于所述中间图形层的一面且与所述封装腔对应的位置加工一临时承载面；
将第一个所述电子元器件贴装在所述临时承载面上；
将下一个所述电子元器件贴装在前一个所述电子元器件的上方，且承托于对应的所述支撑部。
根据本发明的一些实施例，所述在每个所述封装腔内贴装对应的电子元器件，还包括步骤：
通过银浆或DAF材料对所述电子元器件进行固晶。
根据本发明的一些实施例，所述对所述封装腔进行封装处理，包括步骤：
在最后一层所述封装层上进行塑封材料叠层，得到叠层半成品；
通过热压的方式对所述叠层半成品进行压合。
根据本发明的一些实施例，所述对所述封装腔进行封装处理，之后还包括步骤：
对所述封装处理后得到的半成品进行减薄处理，以得到第一半成品；
在所述第一半成品的表面加工表面线路层，所述表面线路层包括多根走线，多根所述走线分别与对应的所述电子元器件的端子连接。
根据本发明的一些实施例，所述对所述封装腔进行封装处理，之后还包括步骤：
对所述封装处理后得到的半成品进行减薄处理，以得到第一半成品；
在所述第一半成品上进行激光钻孔，以得到第一连通孔，所述第一连通孔与对应的所述电子元器件的端子连通；
在所述第一连通孔内加工通孔柱，以及在所述第一半成品的表面加工表面线路层，所述表面线路层包括多根走线，多根所述走线分别与对应的通孔柱或所述电子元器件的端子连接。
第二方面，根据本发明实施例的主被动器件垂直叠层嵌埋封装结构，由上述的主被动器件垂直叠层嵌埋封装结构的制作方法制备得到。
第三方面，根据本发明实施例的主被动器件垂直叠层嵌埋封装结构，包括：介质材料体，设置有至少两个封装腔，至少两个所述封装腔沿所述介质材料体的厚度方向布置且依次连通，相邻两个所述封装腔的尺寸不同；多个支撑部，设置于所述介质材料体，且位于相邻两个所述封装腔的边缘区域，相邻所述支撑部之间设置有第一间隙，其中，所述相邻两个所述封装腔的边缘区域用于表征在第一个封装腔投影于第二个封装腔的情况下，所述第一个封装腔超出所述第二个封装腔的区域；至少两个电子元器件，分别封装在对应的所述封装腔内，至少一个所述电子元器件承托于所述支撑部。
根据本发明实施例的主被动器件垂直叠层嵌埋封装结构，至少具有如下有益效果：
本发明实施例将至少两个电子元器件沿介质材料体的厚度方向垂直进行封装，缩小封装空间，有利于实现小型化设计，而且介质材料体内设置有多个支撑部，相邻支撑部之间设置有用作导流槽的第一间隙，可以实现多个电子元器件在贴装后可以进行一次性封装，有利于简化封装流程，降低生产成本。
根据本发明的一些实施例，所述电子元器件为主动器件或被动器件。
根据本发明的一些实施例，所述介质材料体包括多层封装层的介质材料，相邻所述封装层之间设置有中间层，所述至少两个封装腔分别位于对应的所述封装层内，所述多个支撑部分别位于对应的所述中间层内。
根据本发明的一些实施例，所述介质材料体的表面设置有表面线路层，所述表面线路层包括多根走线，多根所述走线分别与对应的所述电子元器件的端子连接。
根据本发明的一些实施例，所述介质材料体内设置有多根通孔柱，所述通孔柱的第一端与对应的所述电子元器件的端子连接，所述通孔柱的第二端延伸至所述介质材料体的表面，所述介质材料体的表面设置有表面线路层，所述表面线路层包括多根走线，多根所述走线分别与对应的通孔柱或所述电子元器件的端子连接。
根据本发明的一些实施例，所述介质材料体内设置有多根导通柱，多根所述导通柱沿所述介质材料体的厚度方向依次连接。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的主被动器件垂直叠层嵌埋封装结构的制作方法的步骤流程图；
图2至图10为本发明实施例的主被动器件垂直叠层嵌埋封装结构的制作方法的其中一个示例的中间过程的剖面示意图；
图11为本发明实施例的主被动器件垂直叠层嵌埋封装结构的示意图之一；
图12至图15为本发明实施例的主被动器件垂直叠层嵌埋封装结构的制作方法的另一个示例的中间过程的剖面示意图；
图16为本发明实施例的主被动器件垂直叠层嵌埋封装结构的示意图之二；
图17为本发明实施例的主被动器件垂直叠层嵌埋封装结构在图16的A-A处的剖面示意图之一；
图18为本发明实施例的主被动器件垂直叠层嵌埋封装结构在图16的B-B处的剖面视图之一；
图19为本发明实施例的主被动器件垂直叠层嵌埋封装结构在图16的A-A处的剖面示意图之二；
图20为本发明实施例的主被动器件垂直叠层嵌埋封装结构在图16的B-B处的剖面示意图之二。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如“厚度方向”、“宽度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，大于、小于、超过等理解为不包括本数，“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，“设置”、“贴装”、“连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
在本发明的描述中，对方法步骤的连续标号是为了方便审查和理解，结合本发明的整体技术方案以及各个步骤之间的逻辑关系，调整步骤之间的实施顺序并不会影响本发明技术方案所达到的技术效果。
请参照图1，本实施例公开了一种主被动器件垂直叠层嵌埋封装结构的制作方法，包括步骤S100、步骤S200、步骤S300、步骤S400和步骤S500。下面对各个步骤进行具体表述：
S100、请参照图2，提供用作第一封装层的基板100，基板100包括第一介质材料110以及嵌埋于第一介质材料110的第一牺牲金属块120。在本实施例中，第一介质材料110由聚合物构成，其中，聚合物可以是FR4、味之素增层材料、聚酰亚胺、含有玻璃布的预浸半固化片或者其中的组合。第一牺牲金属块120可以为铜块、铜柱等金属结构。需要说明的是，本发明实施例中涉及的“块”、“柱”并非对相应的结构的具体限制，而是基于通用术语进行命名，以便于审查理解该结构的技术特征。在实际应用中，根据相应结构在垂直方向和水平方向上的尺寸比例关系，可以在“块”和“柱”之间进行互换。其中，本实施例涉及的“垂直方向”是指垂直于基板100表面的方向，“水平方向”是指平行于基板100表面的方向。
S200、请参照图3，将基板100作为前一级结构体，进行中间层和封装层加工，以得到次级半成品，其中，中间层的加工参见步骤S210，封装层的加工参见步骤S220。
S210、中间层的加工步骤包括：
S211、在前一级结构体上加工中间图形层，中间图形层包括第M特征金属块，M为正整数，如图3中示出的第一特征金属块210，第M特征金属块覆盖于前一级的牺牲金属块，例如覆盖于第一牺牲金属块120，且第M特征金属块的边缘区域设置有多个空腔部（未图示）。本实施例中，第M特征金属块的边缘区域用于表征在第M特征金属块投影于前一级的牺牲金属块的情况下，第M特征金属块超出前一级的牺牲金属块的区域，如图3中示出的区域L。应当想到的是，第M特征金属块的面积需要大于前一级牺牲金属块的面积，用以实现第M特征金属块覆盖于前一级的牺牲金属块。具体的，中间图形层的加工方法包括：在前一级结构体的表面利用磁控溅射工艺或沉铜工艺实现表面金属化，然后通过图形转移、电镀沉积和蚀刻工艺加工出第M特征金属块。应当知道的是，磁控溅射工艺、沉铜工艺、图形转移、电镀沉积和蚀刻工艺等工艺流程均是公知技术，本领域技术人员能够基于例如生产批量、基板复杂程度和元器件分辨率等参数的清楚认知，从各种可替换的材料和制作流程中作出合适的选择，因此，本发明实施例不再对具体的工艺流程进行累述。希望理解的是，在本实施例涉及的“第一特征金属块”用于特指设置在第一中间层或第一中间图形层内的特征金属块，而“特征金属块”用于泛指各层中间层或中间图形层的特征金属块，按照加工次序，当需要表述位于第M中间层或第M中间图形层的特征金属块时，采用“第M牺牲金属块”来进行特指，例如位于第一中间图形层的第一特征金属块，又例如，位于第二中间图形层的第二特征金属块。
S212、请继续参照图3，在中间图形层上进行层压和减薄处理，以得到中间介质层，中间介质层位于空腔部内的部分形成支撑部230。由于中间图形层上设置有线路图形，例如特征金属块，当采用第一中间介质材料240对中间图形层进行层压时，在热压过程中，第一中间介质材料240处于流动状态，可以填充至线路图形之间的间隙，其中，在第一中间介质材料240填充到空腔部的情况下，可以通过空腔部对第一中间介质材料240进行塑形，从而形成支撑部230。在本实施例中，支撑部230可以是支撑块、支撑柱或支撑条等结构，相邻的支撑部230之间设置有第一间隙。层压完成后，对第一中间介质材料240进行减薄处理，用以露出线路图形的表面，从而便于后续的牺牲金属块和导通柱的加工。需要说明的是，第一中间介质材料240可以采用与第一介质材料110相同的材料。
S220、封装层的加工步骤包括：在中间介质层上加工封装层，封装层包括第N+1介质材料以及嵌埋于介质材料的第N+1牺牲金属块，N为正整数，第N+1牺牲金属块覆盖于前一级的特征金属块。例如，请参照图4，在完成中间层加工后，基板100可以视为第一封装层，在第一封装层的基础上加工第一中间层，第一中间层包括第一特征金属块210，在第一中间层的基础上加工第二封装层，第二封装层包括第二介质材料310以及嵌埋于第二介质材料310的第二牺牲金属块320。第二牺牲金属块320覆盖于第一特征金属块210。
在实际应用中，封装层的层数可以为多层，因此，还包括步骤：
S230、将次级半成品作为前一级结构体，进行中间层和封装层加工，直至满足叠层要求。
例如，在第二封装层加工完成后，次级半成品包括作为第一封装层的基板100、第一中间层和第二封装层，将次级半成品作为前一级结构体，进行中间层和封装层加工，即在第二封装层的基础上加工第二中间层，在第二中间层的基础上加工第三封装层，依次类推，直至满足叠层要求，例如图16所示，第三封装层包括第三介质材料410以及嵌埋于第三介质材料410的第三牺牲金属块（未图示）。
希望理解的是，在本实施例涉及的“第一牺牲金属块”用于特指设置在第一封装层，即基板100内的牺牲金属块，而“牺牲金属块”用于泛指各层封装层的牺牲金属块，按照加工次序，当需要表述位于第N封装层的牺牲金属块时，采用“第N牺牲金属块”来进行特指，例如位于第二封装层的第二牺牲金属块。其中，封装层的具体加工步骤与中间层的加工步骤类似，即利用磁控溅射工艺或沉铜工艺实现表面金属化，然后通过图形转移、电镀沉积和蚀刻工艺加工出相应的线路图形，即牺牲金属块和导通柱，然后进行层压和减薄处理，两者的区别在于线路图形需要根据生产资料而改变。
S300、请参照图5和图6，对所有的牺牲金属块和所有的特征金属块进行蚀刻处理，以得到至少两个封装腔500，以及在相邻的支撑部230之间形成导流槽231。其中，图6为图5示出的封装结构的俯视图。
具体的，在最后一层封装层的表面施加感光遮蔽膜（例如干膜），通过图形转移工艺在感光遮蔽膜上暴露出牺牲金属块的区域，然后通过蚀刻工艺将所有的牺牲金属块和所有的特征金属块进行蚀刻去除，得到至少两个封装腔500。而对于相邻的支撑部230之间的第一间隙，由于特征金属块被蚀刻去除，因此，第一间隙形成连通于封装腔500的导流槽231。完成蚀刻处理后，去除感光遮蔽膜，以进行电子元器件600的贴装。需要说明的是，根据生产资料的不同，支撑部230与封装腔500的内壁之间存在一定的间隙，或者，支撑部230与封装腔500的内部连接，且相邻的支撑部230之间设置有用作导流槽231的第一间隙。
S400、请参照图7，在每个封装腔500内贴装对应的电子元器件600，其中，至少一个电子元器件600承托于对应的支撑部230，电子元器件600为主动器件或被动器件。例如，在每个封装腔500内的电子元器件600均为主动器件，或者，每个封装腔500内的电子元器件600均为被动器件，又或者，其中一个封装腔500内的电子元器件600为主动器件，剩余封装腔500内的电子元器件600为被动器件。应当想到的是，在进行电子元器件600的贴装时，若电子元器件600的长度方向沿同一方向排布时，则需要根据电子元器件600的尺寸大小对电子元器件600的贴装位置进行排布，例如，图7中的第一封装腔510位于第二封装腔520的下方，且第一封装腔510的尺寸小于第二封装腔520，因此，贴装在第一封装腔510内的第一电子元器件610的尺寸应当小于贴装在第二封装腔520内的第二电子元器件620，其中，第一电子元器件610为主动器件，其有源面朝下方，第二电子元器件620为被动器件。本实施例将多个电子元器件600沿叠层方向分布、贴装以及后续的封装，缩小封装空间，有利于实现小型化设计。S500、对封装腔500进行封装处理。
请参照图6、图7和图8，在本实施例中，各个封装腔500之间相互连通，且相邻的支撑部230之间形成导流槽231，在采用塑封材料530对封装腔500进行封装处理时，处于流动状态的塑封材料530会从上一层的封装腔500经过导流槽231流向下一层的封装腔500，从而完成底层封装腔500的封装，进而实现多个封装腔500的一次性封装，有利于简化封装流程，降低生产成本。应当想到的是，封装腔500的尺寸大于电子元器件600的尺寸，以便于将电子元器件600贴装在封装腔500内，以及便于塑封材料530通过电子元器件600和上一层的封装腔500之间的空隙填充至下一层的封装腔500。
在实际应用中，为了实现不同层之间的电性连接，基板100还包括嵌埋于第一介质材料110的第一导通柱130，相应的，中间层的加工步骤中，第M中间图形层还包括第M导通连接柱，第M导通连接柱与前一级的导通柱的位置对应，例如图3或图4中第一导通连接柱220与第一导通柱130的位置对应，封装层的加工步骤中，第N+1封装层还包括嵌埋于第N+1介质材料的第N+1导通柱，第N+1导通柱与前一级的导通连接柱的位置对应，例如，图4中第二导通柱330的位置与第一导通连接柱220的位置对应。在本实施中，第M导通连接柱的宽度尺寸小于前一级的导通柱的宽度尺寸，以便于实现第M导通连接柱与前一级的导通柱之间的对位。本实施例中，“第一导通柱”用于特指设置在第一封装层内的导通柱，而“导通柱”用于泛指各层封装层的导通柱，当需要表述位于第N封装层的导通柱时，采用“第N导通柱”来进行特指，例如位于第二封装层的第二导通柱；同理，当需要表述位于第M中间层或第M中间图形层的导通连接柱时，采用“第M导通连接柱”来进行特指。
上述步骤S400、在每个封装腔500内贴装对应的电子元器件600，包括步骤：
S410、在基板100相对于中间图形层的一面且与封装腔500对应的位置加工一临时承载面（未图示），在本实施例中，临时承载面可以是胶带或胶纸，胶带或胶纸具有一定的黏性且能够与介质材料轻易分离，因此，可以用于临时承载电子元器件600。
S420、将第一个电子元器件600贴装在临时承载面上。例如，图7中将第一电子元器件610贴装在临时承载面上，当第一电子元器件610为主动器件时，主动器件的有源面朝向临时承载面，使主动器件的引脚在封装后能够暴露在表面，以便于实现电性连接，同样的，当第一电子元器件610为被动器件时，被动器件的引脚与临时承载面接触连接。
S430、将下一个电子元器件600贴装在前一个电子元器件600的上方，且承托于对应的支撑部230。例如，图7中将第二电子元器件620贴装在第一电子元器件610的上方，第二电子元器件620的两个端部分别承托于对应的支撑部230，且第二电子元器件620的端部与第二封装腔520的内壁之间预留一定的间隙。为了能够使电子元器件600在上下贴装后可以实现一次性封装，相邻的支撑部230之间形成导流槽231，而支撑部230作为受力部件用于承托电子元器件600，实现电子元器件600在贴装后，保留塑封材料530的流动通道。
步骤S400、在每个封装腔500内贴装对应的电子元器件600，还包括步骤：通过银浆或DAF（die attach film，晶片贴膜）材料对电子元器件600进行固晶。
上述步骤S500、对封装腔500进行封装处理，包括步骤：
S510、在最后一层封装层上进行塑封材料530叠层，得到叠层半成品；
S520、通过热压的方式对叠层半成品进行压合，塑封材料530处于流动状态，在压力作用下，从上层的封装腔500经过导流槽231流动到下层的封装腔500，从而实现所有封装腔500的一次性封装，有利于简化压合工序，降低生产成本。
对封装腔500进行封装处理后，可以在封装得到的半成品上加工表面线路层，根据电子元器件600的封装深度的不同，表面线路层的加工步骤有所不同，本实施例提供以下两种不同的示例：
其一：步骤S500、对封装腔500进行封装处理，之后还包括步骤：
S611、请参照图8，对封装处理后得到的半成品进行减薄处理，以得到第一半成品；
S612、在第一半成品上进行激光钻孔，以得到第一连通孔（未图示），第一连通孔与对应的电子元器件600的端子连通；
S613、请参照图9，在第一连通孔内加工通孔柱720，以及在第一半成品的表面加工表面线路层，表面线路层包括多根走线710，多根走线710分别与对应的通孔柱720或电子元器件600的端子连接。当然，当加工有导通柱时，走线710可以与对应的导通柱连接，例如，图9中不同的走线710分别与第一导通柱130和第二导通柱330连接。
此种加工方式适用于电子元器件600的端子埋藏于第一半成品内，表面线路层的走线710需要通过通孔柱720与对应的电子元器件600的端子间接连接。其中，通孔柱720可以是实心铜柱、镭射填孔或埋孔，具体的，通孔柱720可以通过电镀沉积工艺得到。
其二：步骤S500、对封装腔500进行封装处理，之后还包括步骤：
S621、对封装处理后得到的半成品进行减薄处理，以得到第一半成品；
S622、请参照图11，在第一半成品的表面加工表面线路层，表面线路层包括多根走线710，多根走线710分别与对应的电子元器件600的端子连接。当然，当加工有导通柱时，走线710可以与对应的导通柱连接，例如，图9中不同的走线710分别与第一导通柱130和第二导通柱330连接。
此种加工方式适用于电子元器件600的端子暴露在第一半成品的表面，表面线路层的走线710可以直接与电子元器件600的端子连接。
值得理解的是，请参照图10或图11，为了对表面线路层进行保护，可以在表面线路层上加工表面保护层800，表面保护层800可以为阻焊油墨层、OSP层或镀金层等。
请参照图12至图15，在图12至图15示出的制作过程与图2至图10示出的制作过程相似，且两者所封装的电子元器件600均包括主动器件和被动器件，两者的区别在于，在图2至图10示出的制作流程中，被动器件位于主动器件的上方，而在图12至图15示出的制作流程中，主动器件位于被动器件的上方，主动器件的有源面朝上。
本发明实施例还公开一种主被动器件垂直叠层嵌埋封装结构，由上述的主被动器件垂直叠层嵌埋封装结构的制作方法制备得到。
实施例2
请参照图15和图16，本发明实施例公开一种主被动器件垂直叠层嵌埋封装结构，包括介质材料体900、支撑部230和至少两个电子元器件600，介质材料体900设置有至少两个封装腔500，至少两个封装腔500沿介质材料体900的厚度方向布置且依次连通，相邻两个封装腔500的尺寸不同，支撑部230的数量为多个，多个支撑部230设置于介质材料体900，且位于相邻两个封装腔500的边缘区域，相邻支撑部230之间设置有第一间隙，其中，相邻两个封装腔500的边缘区域用于表征在第一个封装腔500投影于第二个封装腔500的情况下，第一个封装腔500超出第二个封装腔500的区域，例如图15中的区域L；至少两个电子元器件600分别封装在对应的封装腔500内，至少一个电子元器件600承托于支撑部230，此结构特征是基于封装过程的特点而设计的，为了能够使电子元器件600在贴装后可以实现一次性封装，相邻的支撑部230之间的第一间隙用作导流槽231（参见图6），而支撑部230作为受力部件用于承托电子元器件600，实现电子元器件600在贴装后，保留塑封材料530的流动通道，使用于填充封装腔500的塑封材料530在处于流动状态时，能够通过上层的封装腔500经过导流槽231流动到下层的封装腔500，从而实现所有封装腔500的一次性封装，有利于简化压合工序，降低生产成本。其中，本实施例的主被动器件垂直叠层嵌埋封装结构的制作方法可参照实施例1，本实施例不在累述。
本发明实施例将至少两个电子元器件600沿介质材料体900的厚度方向垂直进行封装，例如图16中，第一电子元器件610位于第二电子元器件620的下方，第二电子元器件620位于第三电子元器件630的下方，缩小封装空间，有利于实现小型化设计，而且介质材料体900内设置有多个支撑部230，相邻支撑部230之间设置有用作导流槽231的第一间隙，可以实现多个电子元器件600在贴装后可以进行一次性封装，有利于简化封装流程，降低生产成本。
在本实施例中，电子元器件600为主动器件或被动器件。例如，在每个封装腔500内的电子元器件600均为主动器件，或者，每个封装腔500内的电子元器件600均为被动器件，又或者，其中一个封装腔500内的电子元器件600为主动器件，剩余封装腔500内的电子元器件600为被动器件。应当想到的是，在进行电子元器件600的贴装时，若电子元器件600的长度方向沿同一方向排布时，则需要根据电子元器件600的尺寸大小对电子元器件600的贴装位置进行排布，例如，参照图7和图15，图中的第一封装腔510位于第二封装腔520的下方，且第一封装腔510的尺寸小于第二封装腔520，因此，贴装在第一封装腔510内的第一电子元器件610的尺寸应当小于贴装在第二封装腔520内的第二电子元器件620。本实施例将多个电子元器件600沿叠层方向分布、贴装以及后续的封装，缩小封装空间，有利于实现小型化设计。
介质材料体900由介质材料构成，其中，介质材料体900包括多层封装层的介质材料，例如图16中，介质材料体900包括第一封装层的第一介质材料110，第二封装层的第二介质材料310以及第三封装层的第三介质材料410，相邻封装层之间设置有中间层，至少两个封装腔500分别位于对应的封装层内，多个支撑部230分别位于对应的中间层内。不同的封装层可以采用相同或不同的介质材料，多层介质材料经过压合后可以形成介质材料体900。中间层内还设置有导通连接柱，例如图15中示出的第一导通连接柱220，第一导通连接柱220的两端分别第一导通柱130和第二导通柱330连接。
为了使得电子元器件600能够实现信号传输，介质材料体900的表面设置有表面线路层，表面线路层包括多根走线710，多根走线710分别与对应的电子元器件600的端子连接。其中，根据电子元器件600的封装深度的不同，表面线路层的走线710连接方式有所不同，本实施例提供以下两种不同的示例：
其一：请参照图16，介质材料体900内设置有多根通孔柱720，通孔柱720的第一端与对应的电子元器件600的端子连接，通孔柱720的第二端延伸至介质材料体900的表面，介质材料体900的表面设置有表面线路层，表面线路层包括多根走线710，多根走线710分别与对应的通孔柱720或电子元器件600的端子连接。
此种加工方式适用于电子元器件600的端子埋藏于第一半成品内，表面线路层的走线710需要通过通孔柱720与对应的电子元器件600的端子间接连接。
请参照图17和图18，图中示出了两个不同封装深度的主动器件分别通过通孔柱720与表面线路层的对应的走线710连接的第一种视图；请参照图19和图20，图中示出了两个不同封装深度的主动器件分别通过通孔柱720与表面线路层的对应的走线710连接的第二种视图。从附图中可知，不同封装深度的电子元器件600在叠层方向上可以整齐排布（如第一种视图所示），还可以错位排布（如第二种视图所示），有利于对不同电子元器件600的布线进行灵活调整。其中，通孔柱720可以是实心铜柱、镭射填孔或埋孔。
其二：请参照图11，介质材料体900的表面设置有表面线路层，表面线路层包括多根走线710，多根走线710分别与对应的电子元器件600的端子连接。
此种加工方式适用于电子元器件600的端子暴露在第一半成品的表面，表面线路层的走线710可以直接与电子元器件600的端子连接。
请参照图15和图16，为了实现位于介质材料体900两个不同表面的走线710连接，介质材料体900内设置有多根导通柱，导通柱的两端分别与对应的走线710连接。多根导通柱沿介质材料体900的厚度方向依次连接。导通柱的尺寸与介质材料体900的厚度有关，其中，根据介质材料体900的不同厚度，相邻的导通柱之间的宽度尺寸可以相同，例如在相邻的导通柱之间加工连接垫盘，便于不同层间的导通柱之间的对位；在一些示例中，导通柱的宽度尺寸依次递减或依次递增，便于在加工过程中进行层间对位。例如，图16中，第三导通柱430的宽度尺寸小于第二导通柱330的宽度尺寸，第二导通柱330的宽度尺寸小于第一导通柱130的宽度尺寸，如此，在加工过程中可以省去相邻的导通柱之间的连接垫盘，有利于提高线路的布线密度。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (14)

1.一种主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，包括步骤：
提供用作第一封装层的基板（100），所述基板（100）包括第一介质材料（110）以及嵌埋于所述第一介质材料（110）的第一牺牲金属块（120）；
将所述基板（100）作为前一级结构体，进行中间层和封装层加工，以得到次级半成品，其中，
所述中间层的加工步骤包括：在所述前一级结构体上加工第M中间图形层，所述第M中间图形层包括第M特征金属块，所述第M特征金属块覆盖于前一级的牺牲金属块，且所述第M特征金属块的边缘区域设置有多个空腔部，所述第M特征金属块的边缘区域用于表征在所述第M特征金属块投影于所述前一级的牺牲金属块的情况下，所述第M特征金属块超出所述前一级的牺牲金属块的区域；在所述中间图形层上进行层压和减薄处理，以得到中间介质层，所述中间介质层位于所述空腔部内的部分形成支撑部（230），M为正整数；
所述封装层的加工步骤包括：在所述中间介质层上加工第N封装层，所述第N封装层包括第N+1介质材料以及嵌埋于所述第N+1介质材料的第N+1牺牲金属块，所述第N+1牺牲金属块覆盖于前一级的特征金属块，N为正整数；
对所有的牺牲金属块和所有的特征金属块进行蚀刻处理，以得到至少两个封装腔（500），以及在相邻的所述支撑部（230）之间形成导流槽（231）；
在每个所述封装腔（500）内贴装对应的电子元器件（600），其中，至少一个所述电子元器件（600）承托于对应的所述支撑部（230）并保留所述导流槽（231）以用作封装通道；
采用塑封材料（530）通过热压的方式对所述至少两个封装腔（500）进行封装处理。
2.根据权利要求1所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述基板（100）还包括嵌埋于所述第一介质材料（110）的第一导通柱（130），所述中间层的加工步骤中，所述第M中间图形层还包括第M导通连接柱，所述第M导通连接柱与前一级的导通柱的位置对应，所述封装层的加工步骤中，所述第N+1封装层还包括嵌埋于所述第N+1介质材料的第N+1导通柱，所述第N+1导通柱与前一级的导通连接柱的位置对应。
3.根据权利要求1所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，还包括步骤：
将所述次级半成品作为前一级结构体，进行所述中间层和所述封装层加工，直至满足叠层要求。
4.根据权利要求1所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述在每个所述封装腔（500）内贴装对应的电子元器件（600），包括步骤：
在所述基板（100）相对于所述中间图形层的一面且与所述封装腔（500）对应的位置加工一临时承载面；
将第一个所述电子元器件（600）贴装在所述临时承载面上；
将下一个所述电子元器件（600）贴装在前一个所述电子元器件（600）的上方，且承托于对应的所述支撑部（230）。
5.根据权利要求4所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述在每个所述封装腔（500）内贴装对应的电子元器件（600），还包括步骤：
通过银浆或DAF材料对所述电子元器件（600）进行固晶。
6.根据权利要求1所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述对所述至少两个封装腔（500）进行封装处理，包括步骤：
在最后一层所述封装层上进行塑封材料（530）叠层，得到叠层半成品；
通过热压的方式对所述叠层半成品进行压合。
7.根据权利要求1至6任意一项所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述对所述至少两个封装腔（500）进行封装处理，之后还包括步骤：
对所述封装处理后得到的半成品进行减薄处理，以得到第一半成品；
在所述第一半成品的表面加工表面线路层，所述表面线路层包括多根走线（710），多根所述走线（710）分别与对应的所述电子元器件（600）的端子连接。
8.根据权利要求1至6任意一项所述的主被动器件垂直叠层嵌埋封装结构的制作方法，其特征在于，所述对所述至少两个封装腔（500）进行封装处理，之后还包括步骤：
对所述封装处理后得到的半成品进行减薄处理，以得到第一半成品；
在所述第一半成品上进行激光钻孔，以得到第一连通孔，所述第一连通孔与对应的所述电子元器件（600）的端子连通；
在所述第一连通孔内加工通孔柱（720），以及在所述第一半成品的表面加工表面线路层，所述表面线路层包括多根走线（710），多根所述走线（710）分别与对应的通孔柱（720）或所述电子元器件（600）的端子连接。
9.一种主被动器件垂直叠层嵌埋封装结构，其特征在于，由权利要求1至8任意一项所述的主被动器件垂直叠层嵌埋封装结构的制作方法制备得到。
10.一种主被动器件垂直叠层嵌埋封装结构，其特征在于，包括：
介质材料体（900），包括多层封装层的介质材料，相邻所述封装层之间设置有中间介质层，所述介质材料体（900）设置有至少两个封装腔（500），所述至少两个封装腔（500）分别位于对应的所述封装层内，至少两个所述封装腔（500）沿所述介质材料体（900）的厚度方向布置且依次连通，相邻两个所述封装腔（500）的尺寸不同；
多个支撑部（230），通过所述中间介质层位于所述封装腔（500）边缘区域的部分形成，相邻所述支撑部（230）之间设置有用作导流槽（231）的第一间隙，其中，所述相邻两个所述封装腔（500）的边缘区域用于表征在第一个封装腔（500）投影于第二个封装腔（500）的情况下，所述第一个封装腔（500）超出所述第二个封装腔（500）的区域；
至少两个电子元器件（600），分别被塑封材料（530）封装在对应的所述封装腔（500）内，至少一个所述电子元器件（600）承托于所述支撑部（230）。
11.根据权利要求10所述的主被动器件垂直叠层嵌埋封装结构，其特征在于，所述电子元器件（600）为主动器件或被动器件。
12.根据权利要求10或11所述的主被动器件垂直叠层嵌埋封装结构，其特征在于，所述介质材料体（900）的表面设置有表面线路层，所述表面线路层包括多根走线（710），多根所述走线（710）分别与对应的所述电子元器件（600）的端子连接。
13.根据权利要求10或11所述的主被动器件垂直叠层嵌埋封装结构，其特征在于，所述介质材料体（900）内设置有多根通孔柱（720），所述通孔柱（720）的第一端与对应的所述电子元器件（600）的端子连接，所述通孔柱（720）的第二端延伸至所述介质材料体（900）的表面，所述介质材料体（900）的表面设置有表面线路层，所述表面线路层包括多根走线（710），多根所述走线（710）分别与对应的通孔柱（720）或所述电子元器件（600）的端子连接。
14.根据权利要求10所述的主被动器件垂直叠层嵌埋封装结构，其特征在于，所述介质材料体（900）内设置有多根导通柱，多根所述导通柱沿所述介质材料体（900）的厚度方向依次连接。
CN202110816260.6A 2021-07-20 2021-07-20 主被动器件垂直叠层嵌埋封装结构及其制作方法 Active CN113270327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110816260.6A CN113270327B (zh) 2021-07-20 2021-07-20 主被动器件垂直叠层嵌埋封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110816260.6A CN113270327B (zh) 2021-07-20 2021-07-20 主被动器件垂直叠层嵌埋封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113270327A CN113270327A (zh) 2021-08-17
CN113270327B true CN113270327B (zh) 2021-12-07

Family

ID=77236767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110816260.6A Active CN113270327B (zh) 2021-07-20 2021-07-20 主被动器件垂直叠层嵌埋封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113270327B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6531341B1 (en) * 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
TWI276192B (en) * 2005-10-18 2007-03-11 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
TWI417970B (zh) * 2009-09-04 2013-12-01 Unimicron Technology Corp 封裝結構及其製法
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
CN105161474B (zh) * 2015-07-08 2019-01-04 华进半导体封装先导技术研发中心有限公司 扇出型封装结构及其生产工艺
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法

Also Published As

Publication number Publication date
CN113270327A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
EP1356520B1 (en) Microelectronic substrate with integrated devices
US7939920B2 (en) Multiple die integrated circuit package
CN102217060B (zh) 柔性和可堆叠的半导体管芯封装、使用该封装的***以及制造封装的方法
CN103367169A (zh) 超薄包埋模模块及其制造方法
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
CN105304584B (zh) 中介基板及其制造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN105323948A (zh) 中介基板及其制造方法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法
US7435624B2 (en) Method of reducing mechanical stress on a semiconductor die during fabrication
US8878346B2 (en) Molded SiP package with reinforced solder columns
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法
CN107845610A (zh) 基板结构及其制作方法
CN211428121U (zh) 一种低厚度3d堆叠封装结构
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN113299626B (zh) 一种多芯片封装用的导电组件及其制作方法
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US20080303150A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN115312497A (zh) 多芯片互连封装结构及其制作方法
CN116344358A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant