CN113257795A - 半导体设备封装和其制造方法 - Google Patents

半导体设备封装和其制造方法 Download PDF

Info

Publication number
CN113257795A
CN113257795A CN202011338789.3A CN202011338789A CN113257795A CN 113257795 A CN113257795 A CN 113257795A CN 202011338789 A CN202011338789 A CN 202011338789A CN 113257795 A CN113257795 A CN 113257795A
Authority
CN
China
Prior art keywords
opening
layer
width
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011338789.3A
Other languages
English (en)
Inventor
郑宏祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN113257795A publication Critical patent/CN113257795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/378—Combination of fed elements with parasitic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本公开提供了一种半导体设备封装。所述半导体设备封装包含具有馈电区域的天线层和安置在所述天线层上的绝缘层。所述绝缘层具有与所述天线层接触的第一部分和所述第一部分上的第二部分。所述绝缘层的所述第一部分和所述第二部分界定暴露所述天线层的所述馈电区域的阶梯状结构。还公开了一种制造半导体设备封装的方法。

Description

半导体设备封装和其制造方法
技术领域
本公开总体上涉及一种半导体设备封装和其制造方法，并且涉及一种包含天线和绝缘层的半导体设备封装。
背景技术
移动通信的发展产生了对高速数据速率和稳定通信质量的需求，并且高频无线传输(例如，28GHz、39GHz或60GHz)已经成为移动通信行业中的最重要问题之一。为了实现此类高频无线传输，信号必须在波长为约十毫米到约一毫米(“毫米波”或“mmWave”)的频段内传输。然而，信号衰减是毫米波传输中的主要问题之一。
发明内容
在一或多个实施例中，一种半导体设备封装包含具有馈电区域的天线层和安置在所述天线层上的绝缘层。所述绝缘层具有与所述天线层接触的第一部分和所述第一部分上的第二部分。所述绝缘层的所述第一部分和所述第二部分界定暴露所述天线层的所述馈电区域的阶梯状结构。
在一或多个实施例中，一种半导体设备封装包含具有馈电区域的第一天线层和安置在所述第一天线层上的绝缘层。所述绝缘层界定用于暴露所述第一天线层的所述馈电区域的第一开口和所述第一开口之上的第二开口。所述第二开口的宽度与所述第一开口的宽度之比为约1.2到约2.4。
在一或多个实施例中，一种制造半导体设备封装的方法包含：提供具有馈电区域的天线层；以及在所述天线层上安置绝缘层。所述方法还包含去除所述绝缘层的一部分以形成暴露所述馈电区域的第一开口和所述第一开口之上的第二开口。
附图说明
当与附图一起阅读时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1展示了根据本公开的一些实施例的半导体设备封装的横截面视图。
图2展示了根据本公开的一些实施例的图1所示的虚线框A中的部分的放大视图。
图3A展示了根据本公开的一些实施例的制造半导体设备封装的方法的一或多个阶段。
图3B展示了根据本公开的一些实施例的制造半导体设备封装的方法的一或多个阶段。
图3C展示了根据本公开的一些实施例的制造半导体设备封装的方法的一或多个阶段。
图3D展示了根据本公开的一些实施例的制造半导体设备封装的方法的一或多个阶段。
图3E展示了根据本公开的一些实施例的制造半导体设备封装的方法的一或多个阶段。
贯穿附图和详细描述，使用了共同的附图标记来指示相同或类似的元件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰起见并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1展示了根据本公开的一些实施例的半导体设备封装1的横截面视图。半导体设备封装1包含衬底10和11，电触点12、13、17和19，绝缘层14，天线层15和16以及电子组件18。
衬底10可以是例如印刷电路板，如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍的玻璃纤维基铜箔层压板。衬底10具有表面101和与表面101相对的表面102。在一些实施例中，衬底10可以是包含安置表面101与102的芯层和导电材料和/或结构的单层衬底或多层衬底。导电材料和/或结构可以包含多条迹线。例如，衬底10包含互连结构10r，如重新分布层(RDL)或接地元件。衬底10包含一或多个导电衬垫10c，所述导电衬垫靠近衬底10的表面101，邻近所述表面或嵌入在所述表面中并且暴露在所述表面处。衬底10包含衬底10的表面101上的介电层10d，所述介电层用于完全暴露导电衬垫10c或暴露所述导电衬垫的至少一部分，从而实现电连接。例如，介电层10d可以覆盖导电衬垫10c的一部分。在一些实施例中，介电层10d可以包含阻焊剂或阻焊层。
衬底11安置在衬底10之上并且与衬底10间隔开。在一些实施例中，衬底11可以与衬底10相同或不同，这取决于设计规范。衬底11具有表面111和与表面111相对的表面112。衬底11的表面112面向衬底10的表面101。在一些实施例中，衬底10的表面101平行于衬底11的表面112。衬底11包含互连结构11r，如RDL或接地元件。衬底11包含一或多个导电衬垫11c，所述导电衬垫靠近衬底11的表面112，邻近所述表面或嵌入在所述表面中并且暴露在所述表面处。
天线层15安置在衬底11的表面112上。天线层16安置在衬底11的表面111上(或从所述表面暴露)，与安置在衬底11的表面112上的天线层15相对应(例如，安置在其上方)。例如，天线层16面向天线层15。例如，天线层16可以与天线层15对齐。在一些实施例中，天线层15包含多个天线元件。例如，天线层15可以包含天线元件阵列。在一些实施例中，天线层15可以包含M×N天线元件阵列，其中M和N是大于0的整数。在一些实施例中，天线层16也可以包含多个天线元件。
在一些实施例中，天线层15和16可以包含如金属或金属合金等导电材料。导电材料的实例包含金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
在一些实施例中，半导体设备封装1被设计用于高频无线传输(28GHz、39GHz或60GHz)。天线层15和16的宽度可以小于约3.0毫米(mm)。例如，天线层15和16的宽度可以为约2.8mm、2.6mm、2.4mm、2.2mm、2.0mm、1.8mm、1.6mm、1.4mm、1.2mm、1.0mm、0.8mm或更小。在一些实施例中，可以在平行于衬底11的表面111的方向上测量天线层的宽度。在一些实施例中，可以根据设计要求改变天线层的数量。
绝缘层14安置在衬底11的表面112上以覆盖天线层15的至少一部分。例如，天线层15的馈电区域从绝缘层14暴露。天线层15的馈电区域暴露以便通过电触点12电连接到衬底10(以及其中的互连结构10r)，而天线层15的另一个区域由绝缘层14覆盖或保护。在一些实施例中，绝缘层14还可以被称为保护层、介电层或位置限定层。
绝缘层14包含与天线层15接触的部分(或子层)14a以及部分14a上的部分(或子层)14b。
如图1所示，部分14a界定部分暴露天线层15的开口，并且部分14b界定另一开口，所述另一开口邻近部分14a界定的开口。部分14b界定的开口的宽度不同于部分14a界定的开口的宽度。部分14a从部分14b界定的开口部分暴露。部分14a界定的开口比部分14b界定的开口小。部分14a和开口14b界定阶梯状结构。
天线层15的馈电区域通过部分14a界定的开口和部分14b界定的开口暴露。
导电衬垫11c邻近天线层15并与其间隔开。
类似于天线层15的馈电区域，导电衬垫11c从绝缘层14完全或部分暴露。绝缘层14安置在衬底11的表面112上，以完全暴露导电衬垫11c或暴露所述导电衬垫的至少一部分，从而实现电连接。
如图1所示，部分14a和部分14b界定部分暴露导电衬垫11c的开口。换言之，部分14a界定的开口的宽度基本上类似于部分14b界定的开口的宽度。部分14a和部分14b界定的开口可以以同一操作形成。在一些实施例中，暴露导电衬垫11c的开口的宽度可以大于图2中表示的宽度w1，稍后将对这进行讨论。在一些实施例中，暴露导电衬垫11c的开口的宽度可以基本上等于图2中表示的宽度w2，稍后将对这进行讨论。
在一些实施例中，暴露导电衬垫11c的开口的结构可以类似于暴露天线层15的馈电区域的开口的结构。例如，部分14a界定的开口比部分14b界定的开口小。在此类实施例中，部分14a和部分14b界定暴露导电衬垫11c的阶梯状结构。
在一些实施例中，绝缘层14可以包含介电材料。在一些实施例中，绝缘层14可以包含阻焊剂或阻焊层。
电触点12和13安置在衬底10与衬底11之间。电触点12和13安置在衬底10的表面101与衬底11的衬底112之间。电触点12安置在衬底10的导电衬垫10c和天线层15上。电触点12覆盖暴露天线层15的阶梯状结构。电触点12与部分14a和部分14b直接接触。电触点12与天线层15的馈电区域直接接触。
电触点13安置在衬底10的导电衬垫10c和衬底11的导电衬垫11c上。电触点13覆盖暴露导电衬垫11c的阶梯状结构。电触点13与部分14a和部分14b直接接触。电触点13与导电衬垫11c直接接触。
电触点12和13安置在衬底10与11之间，以界定其之间的高度、距离或一或多个腔(例如，空气腔)，此类腔被设计为约100微米(μm)到约400微米以实现频率捷变并提高带宽。
在一些实施例中，电触点12和13中的每个电触点可以包含焊球、导电柱(如Cu柱)或其组合。例如，电触点12和13中的每个电触点可以包含Cu柱(其可以用于控制衬底10与11之间的气隙(air gap)的高度)和焊球，所述焊球将Cu柱连接到馈电区域或导电衬垫11c。在一个实施例中，电触点12和13中的每个电触点可以包含焊接材料。在一些实施例中，可以根据设计要求改变电触点的数量。
电子组件18安置在衬底10的表面102上。在一些实施例中，电子组件18通过衬底10内的互连结构10r电连接到天线层15。电子组件18可以是芯片或管芯，所述芯片或管芯包含半导体衬底、一或多个集成电路设备以及其中的一或多个上覆互连结构。集成电路设备可以包含如晶体管等有源设备和/或如电阻器、电容器、电感器等无源设备或其组合。电子组件18可以电连接到衬底10(例如，电连接到导电衬垫)，并且可以通过倒装芯片(如通过电触点19)或引线键合技术实现电连接。
电触点17(例如，焊球)安置在导电衬垫10c上并且可以提供半导体封装设备1与外部组件(例如，外部电路或电路板)之间的电连接。
图2展示了根据本公开的一些实施例的图1所示的虚线框A中的部分的放大视图。
绝缘层14的部分14a包含表面14a1和基本上垂直于表面14a1的表面14a2。表面14a1还可以被称为部分14a的上表面，并且表面14a2还可以被称为部分14a的侧面。绝缘层14的部分14b包含表面14b1和基本上垂直于表面14b1的表面14b2。表面14b1还可以被称为部分14b的上表面，并且表面14b2还可以被称为部分14b的侧面。
部分14a的表面14a2通过部分14a的表面14a1连接到部分14b的表面14b2。部分14a的表面14a1和表面14a2以及部分14b的表面14b2界定阶梯状结构。
部分14a的表面14a2界定具有宽度w1的开口。部分14b的表面14b2界定具有宽度w2的开口。
在一些实施例中，宽度w2与宽度w1之差等于或大于约30μm，如约30μm到约140μm。在一些实施例中，宽度w2与宽度w1之比为约1.2到约2.4。
描述中提供的宽度w2和宽度w1的尺寸设计规则仅出于说明性目的，并且本申请不限于此。在一些实施例中，可以根据设计规范调整宽度w2和宽度w1的尺寸设计规则。
如所提及的，衬底10与11之间的气隙被设计为很大，以实现频率捷变并提高带宽。例如，衬底10与11之间的气隙可以被设计为约100μm到约400μm，如300μm。
因此，在一些实施例中，电触点12和13的尺寸(例如，高度)可以为约250μm到约350μm，并且宽度w2可以为至少约250μm，以维持电触点12和13的结构稳定性。例如，电触点12的高度可以为约300μm，并且宽度w2可以为约300μm。
在一些比较实施方案中，可以省略阶梯状结构，并且天线层15的馈电区域仅从具有倾斜或垂直侧壁的一个开口暴露。在此类比较实施方案中，馈电区域的大小基本上等于宽度w2。然而，馈电区域可能超过高频无线传输的阻抗匹配要求。例如，用于60GHz无线传输的馈电区域优选地小于80μm。
因为高频无线传输已经变成移动通信行业中的最重要问题之一，所以期望使馈电区域小型化，以满足阻抗匹配的要求。
本申请的阶梯状结构的尺寸设计规则(例如，宽度w1和w2)不仅满足高频无线传输的阻抗匹配要求，而且维持气隙高度。
例如，宽度w2和宽度w1之差可以有助于维持电触点12的结构稳定性，而不会影响阻抗匹配性能。例如，宽度w2与宽度w1之比可以有助于维持电触点12的结构稳定性，而不会影响阻抗匹配性能。
图3A、图3B、图3C、图3D和图3E是根据本公开的一些实施例的半导体设备封装在各个制造阶段的横截面视图。已经简化了这些附图中的至少一些附图，以便更好地理解本公开的方面。
参考图3A，提供包含衬底11的衬底条。衬底11具有导电衬垫11c，并且在衬底11中设置有天线层15和16。天线层15具有背离衬底11的表面152。在衬底11上以层(或子层)14a的形式安置有介电材料以覆盖天线层15的表面152。在一些实施例中，介电材料可以通过例如涂覆、层压或其它适当的工艺形成。
参考图3B，可以通过光刻胶膜(或掩膜)部分去除(或图案化)层14a以形成开口14r1，并且天线层15的表面152的一部分可以通过开口14r1暴露。天线层15的暴露部分可以是天线层15的馈电区域。开口14r1具有宽度w1。
参考图3C，在衬底11上以层(或子层)14b的形式安置介电材料以覆盖天线层15的表面152的暴露部分。层14b还覆盖层14a。在一些实施例中，介电材料可以通过例如涂覆、层压或其它适当的工艺形成。
参考图3D，可以通过光刻胶膜(或掩膜)部分去除或图案化层14b以形成开口14r2，并且层14a的一部分通过开口14r2暴露。开口14r2具有宽度w2。宽度w2大于宽度w1。在图案化层14b之后，层14a和层14b界定阶梯状结构。
通过光刻胶膜(或掩膜)部分去除或图案化层14a和层14b以形成开口14r3，并且导电衬垫11c的一部分通过开口14r3暴露。开口14r3具有宽度w3。在一些实施例中，宽度w3可以大于宽度w1。在一些实施例中，宽度w3可以基本上等于宽度w2。
在一些实施例中，可以以同一操作部分去除层14a和层14b以界定开口14r3。
参考图3E，在衬底11上安置电触点12以接触天线层15的暴露部分(或馈电区域)。在衬底11上安置电触点13以接触导电衬垫11c的暴露部分。
然后，可以翻转图3E中的结构并且将其连接到图1所示的衬底10和电子组件18，并且可以通过电触点12和13获得电连接。可以执行单切以分离出单独的如图1所示的半导体封装设备。即，单切穿过包含衬底11的衬底条执行。单切可以例如通过使用切割锯、激光或其它合适的切割技术执行。最终结构可以类似于图1中的半导体设备封装1。
在本文中可以为了便于描述而使用如“之下”、“下方”、“下部”、“上方”、“上部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖设备在使用时或运行时的不同朝向。可以以其它方式朝向装置(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (20)

1.一种半导体设备封装，其包括：
天线层，所述天线层具有馈电区域；以及
绝缘层，所述绝缘层安置在所述天线层上，所述绝缘层具有与所述天线层接触的第一部分和所述第一部分上的第二部分，
其中所述绝缘层的所述第一部分和所述第二部分界定暴露所述天线层的所述馈电区域的阶梯状结构。
2.根据权利要求1所述的半导体设备封装，其中所述绝缘层的所述第一部分具有上表面和基本上垂直于所述第一部分的所述上表面的侧面，其中所述绝缘层的所述第二部分具有上表面和基本上垂直于所述第二部分的所述上表面的侧面，并且其中所述第一部分的所述上表面和所述侧面与所述第二部分的所述侧面界定所述阶梯状结构。
3.根据权利要求2所述的半导体设备封装，其中所述绝缘层的所述第一部分的所述侧面通过所述绝缘层的所述第一部分的所述上表面连接到所述绝缘层的所述第二部分的所述侧面。
4.根据权利要求1所述的半导体设备封装，其中所述绝缘层的所述第一部分部分地从所述绝缘层的所述第二部分暴露。
5.根据权利要求1所述的半导体设备封装，其中所述绝缘层的所述第一部分界定第一开口，所述绝缘层的所述第二部分界定所述第一开口之上的第二开口，并且所述第一开口的宽度小于所述第二开口的宽度。
6.根据权利要求5所述的半导体设备封装，其中所述第一开口的所述宽度与所述第二开口的所述宽度之差大于约30微米(μm)。
7.根据权利要求5所述的半导体设备封装，其中所述第二开口的所述宽度与所述第一开口的所述宽度之比为约1.2到约2.4。
8.根据权利要求1所述的半导体设备封装，其进一步包括：
安置在所述天线层的所述馈电区域上的焊接材料，所述焊接材料覆盖所述阶梯状结构。
9.一种半导体设备封装，其包括：
第一天线层，所述第一天线层具有馈电区域；以及
绝缘层，所述绝缘层安置在所述第一天线层上，所述绝缘层界定用于暴露所述第一天线层的所述馈电区域的第一开口和所述第一开口之上的第二开口，
其中所述第二开口的宽度与所述第一开口的宽度之比为约1.2到约2.4。
10.根据权利要求9所述的半导体设备封装，其中所述绝缘层具有界定所述第一开口的第一侧面、界定所述第二开口的第二侧面以及基本上垂直于所述第一侧面和所述第二侧面的上表面。
11.根据权利要求10所述的半导体设备封装，其中所述第一侧面通过所述上表面连接到所述第二侧面。
12.根据权利要求10所述的半导体设备封装，其进一步包括：
通过所述第二开口和所述第一开口安置在所述第一天线层的所述馈电区域上的焊接材料，其中所述焊接材料与所述第一侧面和所述第二侧面直接接触。
13.根据权利要求9所述的半导体设备封装，其中所述第一开口的所述宽度与所述第二开口的所述宽度之差大于约30μm。
14.根据权利要求9所述的半导体设备封装，其中所述绝缘层进一步界定第三开口和所述第三开口之上的第四开口，所述第三开口邻近所述馈电区域并且暴露所述第一天线层的一部分。
15.根据权利要求14所述的半导体设备封装，其中所述第四开口的宽度与所述第三开口的宽度之比为约1.2到约2.4。
16.根据权利要求14所述的半导体设备封装，其中所述第三开口的宽度大于所述第一开口的所述宽度，所述第四开口的宽度基本上等于所述第二开口的所述宽度。
17.根据权利要求9所述的半导体设备封装，其进一步包括：
介电层，所述介电层具有第一表面和与所述第一表面相对相反的第二表面；以及
第二天线层，所述第二天线层安置在所述第一表面上，
其中所述第一天线层安置在所述第二表面上。
18.根据权利要求17所述的半导体设备封装，其进一步包括：
衬底，所述衬底安置在所述第一天线层上；以及
焊接层，所述焊接层通过所述第二开口和所述第一开口将所述衬底连接到所述第一天线层的所述馈电区域。
19.一种制造半导体设备封装的方法，所述方法包括：
提供具有馈电区域的天线层；
在所述天线层上安置绝缘层；以及
去除所述绝缘层的一部分以形成暴露所述馈电区域的第一开口和所述第一开口之上的第二开口。
20.根据权利要求19所述的方法，其中形成所述第一开口包括：
去除所述绝缘层的一部分以暴露所述天线层的表面的一部分。
CN202011338789.3A 2020-02-07 2020-11-25 半导体设备封装和其制造方法 Pending CN113257795A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/785,289 2020-02-07
US16/785,289 US11228088B2 (en) 2020-02-07 2020-02-07 Semiconductor device package

Publications (1)

Publication Number Publication Date
CN113257795A true CN113257795A (zh) 2021-08-13

Family

ID=77177903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011338789.3A Pending CN113257795A (zh) 2020-02-07 2020-11-25 半导体设备封装和其制造方法

Country Status (2)

Country Link
US (1) US11228088B2 (zh)
CN (1) CN113257795A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US10535590B2 (en) 2017-12-29 2020-01-14 Intel Corporation Multi-layer solder resists for semiconductor device package surfaces and methods of assembling same
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same

Also Published As

Publication number Publication date
US11228088B2 (en) 2022-01-18
US20210249756A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
CN106972005B (zh) 半导体封装装置及其制造方法
US6400010B1 (en) Substrate including a metal portion and a resin portion
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
JP5592053B2 (ja) 半導体装置及びその製造方法
US20070029667A1 (en) Semiconductor device
CN113451280A (zh) 包括天线的半导体装置
US20210013585A1 (en) Semiconductor device package and method of manufacturing the same
CN112053997A (zh) 半导体设备封装及其制造方法
US8018392B2 (en) Antenna element and semiconductor device
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN107946287B (zh) 半导体封装装置及其制造方法
US20070096271A1 (en) Substrate frame
CN113451229A (zh) 半导体设备封装和其制造方法
CN111081684A (zh) 半导体装置封装及其制造方法
CN113257795A (zh) 半导体设备封装和其制造方法
US20230387046A1 (en) Semiconductor device package and method of manufacturing the same
US11316249B2 (en) Semiconductor device package
US20190252325A1 (en) Chip package structure and manufacturing method thereof
US20220415802A1 (en) Semiconductor package
US11222845B2 (en) Semiconductor device package
CN112750793A (zh) 半导体设备封装和其制造方法
US11955419B2 (en) Semiconductor device package including multiple substrates with different functions
US9111820B2 (en) Embedded package and method for manufacturing the same
US20210398904A1 (en) Semiconductor device package and method of manufacturing the same
US20240258229A1 (en) Semiconductor device package including multiple substrates with different functions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination