CN113255277B - 一种otp控制器、集成电路及其控制方法 - Google Patents
一种otp控制器、集成电路及其控制方法 Download PDFInfo
- Publication number
- CN113255277B CN113255277B CN202110555604.2A CN202110555604A CN113255277B CN 113255277 B CN113255277 B CN 113255277B CN 202110555604 A CN202110555604 A CN 202110555604A CN 113255277 B CN113255277 B CN 113255277B
- Authority
- CN
- China
- Prior art keywords
- data
- transmission mode
- serial
- output
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 298
- 238000006243 chemical reaction Methods 0.000 claims abstract description 59
- 230000015654 memory Effects 0.000 claims abstract description 49
- 238000012545 processing Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000012938 design process Methods 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 210000001503 joint Anatomy 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/38—Circuit design at the mixed level of analogue and digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种OTP控制器、集成电路及其控制方法,OTP控制器包括:译码电路、OTP读写控制电路和数据输出电路;集成电路包括串行时钟端口、串行数据端口、OTP控制器、OTP存储器、模拟电路模块和串行读出控制电路,所述集成电路简化了烧写和读取逻辑,节省集成电路的引脚资源,通过OTP控制器对数据的输出传输方式进行传输方式转换,实现OTP控制器与模拟电路模块之间的数据传输,模拟电路设计过程中无需额外设计逻辑电路以实现数据传输方式的转换,降低模拟电路的设计难度和生产成本。
Description
技术领域
本发明涉及集成电路领域,具体涉及一种OTP控制器、集成电路及其控制方法。
背景技术
在数模混合集成电路的设计中,为了在生产测试以及产品升级时便于修改和存储芯片中的数据,通常会使用OTP存储器。OTP存储器,又称为一次性可编程存储器,是一种特殊类型的非易失性存储器,只允许编程一次,一旦该存储器被编程,数据永久有效,芯片掉电后数据也不会丢失。OTP存储器相较于多次可编程存储器MTP所占用的面积更小且不需要额外的制造步骤,因此OTP存储器被广泛应用于低成本芯片中。目前现有的OTP集成电路的端口通常包括地址端口、写数据端口、读数据端口、读写使能端口等,存在OTP集成电路为实现读写操作需要占用较多端口资源的问题,同时对于只提供串行读出端口的OTP集成电路则存在OTP集成电路无法与模拟电路模块直接对接的问题,模拟电路设计过程中需要通过设计相应的逻辑电路来接收和转换OTP集成电路串行读出端口的数据以供模拟电路模块使用,增加了模拟电路的设计难度和成本。
发明内容
为解决上述问题,本发明提供了一种OTP控制器、集成电路及其控制方法,所述集成电路仅通过两个数据传输端口即可实现OTP的读写操作,节省了寄存器资源,降低芯片成本,解决了OTP集成电路与模拟电路模块无法直接对接的问题,大大降低模拟电路的设计难度。本发明的具体技术方案如下:
一种OTP控制器,其特征在于,所述OTP控制器包括:译码电路,用于对串行指令码执行译码操作,以识别OTP控制器的工作模式;OTP读写控制电路,用于控制OTP控制器执行读写操作;数据输出电路,用于对来自译码电路的数据或者OTP控制器基于OTP读写控制电路读取的数据进行传输方式转换流程,以使得数据按照目标传输方式输出。
与现有技术相比,本技术方案公开的OTP控制器通过配置数据输出电路,实现数据按照目标传输方式输出,使得OTP控制器能够适应性地提供各种传输方式要求的数据信号,不需要设计额外相应的逻辑电路来对数据进行传输方式转换。
进一步地,所述串行指令码由串行数据信号输入所述OTP控制器;所述串行指令码包括:起始位信息、第一数据、工作模式标识位信息和停止位信息;其中,所述起始位信息是指用于指示第一数据开始传输的位置信息;所述停止位信息是用于指示第一数据结束传输的位置信息;所述工作模式标识位信息用于供译码电路识别OTP控制器的工作模式。本技术方案基于串行指令码中的工作模式标识位信息识别OTP控制器待进入的工作模式,进而能够确定OTP控制器输出的数据类型。
进一步地,所述OTP控制器的工作模式包括读写模式和调试模式;所述工作模式标识位信息表示读写模式的逻辑与所述工作模式标识位信息表示调试模式的逻辑取值相反。本技术方案的OTP控制器包含两种工作模式,根据不同的工作模式类型决定OTP控制器的工作内容。
进一步地,所述数据的目标传输方式包括串行传输方式和并行传输方式。
进一步地,所述数据输出电路包括:调试模式数据接收单元,用于接收OTP控制器处于调试模式下由译码电路传输至数据输出电路的第一数据;读写模式数据接收单元,用于接收OTP控制器处于读写模式下OTP控制器从外部存储器读取的数据;数据传输方式转换单元,用于执行数据的传输方式转换流程;串行数据输出单元,用于将经过数据传输方式转换单元转换为按照串行传输方式传输的数据输出至目标输出对象;并行数据输出单元,用于将经过数据传输方式转换单元转换为按照并行传输方式传输的数据输出至目标输出对象,同时输出指示信号至目标输出对象;其中,所述外部存储器是指独立存在于所述OTP控制器以外的存储器;所述传输方式转换流程是指根据数据的目标输出对象确定数据的目标传输方式,然后将数据由当前传输方式转换为目标传输方式的流程;所述指示信号是用于指示所述按照并行传输方式传输的数据的传输是否完成的信号。本技术方案中公开的OTP控制器内部设有数据输出电路,该数据输出电路通过多个模块单元实现数据传输方式的灵活转换,使得数据的传输方式按照目标输出对象对应的目标传输方式相应转换,使得OTP控制器输出的数据能够符合不同目标输出对象的要求。
本发明还公开了一种集成电路,所述集成电路包括:串行时钟端口,用于实现外部电路模块向所述集成电路输入串行时钟信号,或者实现由所述集成电路向外部电路模块输出串行时钟信号;串行数据端口,用于实现外部电路模块向所述集成电路输入串行数据信号,或者实现由所述集成电路向外部电路模块输出串行数据信号;如权利要求1至5任意一项所述的OTP控制器,用于输出内部使能信号,对输出数据进行传输方式转换流程,以使得输出数据按照目标传输方式输出;OTP存储器,用于存储第二数据;串行读出控制电路,用于根据OTP控制器输出的内部使能信号切换所述串行时钟端口和所述串行数据端口的端口状态;模拟电路模块,用于处理各种模拟信号;其中,所述外部电路模块是指独立于所述集成电路的外部的电路模块;所述OTP控制器的输出数据包括第一数据和第二数据;所述端口状态包括输入状态和输出状态;所述端口状态为输入状态是指在该状态下的端口允许信号从外部电路模块向集成电路输入信号;所述端口状态为输出状态是指在该状态下的端口允许信号从集成电路向外部电路模块输出信号。
与现有技术相比,本技术方案提供的集成电路将串行数据端口的输入和输出配置到同一个引脚,通过切换端口状态实现输入和输出的切换,节省了集成电路的引脚资源,同时基于OTP控制器实现数据传输方式的切换,无需额外配置相应的逻辑电路来实现OTP控制器和模拟电路之间的数据传输,降低电路设计成本和难度,提高了模拟电路的研发速度,降低电路研发和生产成本。
进一步地,所述OTP控制器的数据输出电路还包括内部使能信号输出单元,用于根据数据传输需求输出相应的串行传输方式的内部使能信号;所述内部使能信号包括第一内部使能信号和第二内部使能信号;所述第一内部使能信号与所述第二内部使能信号是逻辑取值相反的串行传输方式信号;所述第一内部使能信号是用于控制串行时钟端口和串行数据端口的端口状态为输入状态的信号;所述第二内部使能信号是用于控制串行时钟端口和串行数据端口的端口状态为输出状态的信号。本技术方案基于逻辑相反的第一内部使能信号和第二内部使能信号实现对串行时钟端口和串行数据端口的端口状态切换,解决了输入端口和输出端口占用较多引脚资源的问题,节省了引脚资源,降低成本。
进一步地,所述OTP控制器还包括:并行数据输出端口,用于实现所述OTP控制器的并行数据输出单元向所述模拟电路模块输出按照并行传输方式传输的数据;指示信号输出端口,用于实现所述OTP控制器的并行数据输出单元向所述模拟电路模块输出指示信号;其中,所述按照并行传输方式传输的数据是指按照并行传输方式传输的第一数据或按照并行传输方式传输的第二数据。本技术方案实现OTP控制器和模拟电路模块之间的数据传输,模拟电路设计过程中无需设计额外的逻辑电路来实现数据传输方式转换,降低模拟电路的设计难度和成本。
本发明还公开了一种集成电路的控制方法,该集成电路为如前所述的集成电路,所述控制方法包括:步骤1:所述数据输出电路的内部使能信号输出单元输出第一内部使能信号至所述串行读出控制电路,所述串行读出控制电路根据所述第一内部使能信号调节所述串行时钟端口的端口状态为输入状态,同时调节所述串行数据端口的端口状态为输入状态,然后进入步骤2;步骤2:串行数据信号通过所述串行数据端口输入至所述OTP控制器的译码电路,所述译码电路根据所述串行数据信号获取串行指令码并执行译码,然后进入步骤3;步骤3:所述译码电路根据所述串行指令码中的工作模式标识位信息的译码结果确定所述OTP控制器的工作模式,若确定所述OTP控制器的工作模式为调试模式,则进入步骤4,若确定所述OTP控制器的工作模式为读写模式,则进入步骤5;步骤4:控制所述OTP控制器进入调试模式;步骤5:控制所述OTP控制器进入读写模式。本技术方案通过译码电路译码识别工作模式标识位信息并根据译码结果控制OTP控制器进入相应的工作模式,从而实现整个集成电路内部不同传输方式的数据传输。
进一步地,所述步骤4还包括如下步骤:步骤41:所述译码电路将串行指令码中的第一数据由串行传输方式转换为并行传输方式后传输至所述数据输出电路的调试模式数据接收单元,然后进入步骤42;步骤42:所述调试模式数据接收单元将按照并行传输方式传输的第一数据传输至数据传输方式转换单元,所述数据传输方式转换单元判断第一数据的目标输出对象为模拟电路模块或外部电路模块,若是模拟电路模块则进入步骤43,若是外部电路模块,则进入步骤44;步骤43:确定目标输出对象为模拟电路模块时所对应的目标传输方式为并行传输方式,所述数据传输方式转换单元将按照并行传输方式传输的第一数据输出至并行数据输出单元,并行数据输出单元将按照并行传输方式传输的第一数据经过OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路模块对第一数据进行调试,同时并行数据输出单元将指示信号经过OTP控制器的指示信号输出端口传输至模拟电路模块;步骤44:确定目标输出对象为外部电路模块时所对应的目标传输方式为串行传输方式,所述数据传输方式转换单元将按照并行传输方式传输的第一数据转换为按照串行传输方式传输的第一数据,然后进入步骤45;步骤45:数据输出电路的内部使能信号输出单元输出第二内部使能信号至所述串行读出控制电路,所述串行读出控制电路根据第二内部使能信号将串行数据端口的端口状态调节为输出状态,然后进入步骤46;步骤46:数据传输方式转换单元将按照串行传输方式传输的第一数据输出至串行数据输出单元,所述串行数据输出单元将按照串行传输方式传输的第一数据经过串行数据端口传输至外部电路模块,以供外部电路模块对第一数据进行调试。本技术方案通过判断目标输出对象来确定第一数据的目标传输方式,进而确定第一数据是否需要执行传输方式转换,通过递进的判断条件来确定第一数据的目标传输方式,避免第一数据输出传输方式不能满足端口要求。
进一步地,所述步骤5还包括如下步骤:步骤51:所述译码电路将串行指令码中的第一数据由按照串行传输方式传输转换为按照并行传输方式传输后,传输至所述OTP读写控制电路,然后进入步骤52;步骤52:所述OTP读写控制电路对所述OTP存储器执行写操作,将按照并行传输方式传输的第一数据写入所述OTP存储器,然后进入步骤53;步骤53:所述OTP读写控制电路对所述OTP存储器执行读操作,所述OTP存储器将第二数据按照串行传输方式传输至所述数据输出电路的读写模式数据接收单元;步骤54:所述读写模式数据接收单元将按照串行传输方式传输的第二数据传输至所述数据传输方式转换单元,所述数据传输方式转换单元判断第二数据的目标输出对象是模拟电路模块或者是外部电路模块,若是模拟电路模块,则进入步骤55,若是外部电路模块,则进入步骤56;步骤55:确定目标输出对象为模拟电路模块时所对应的目标传输方式为并行传输方式,所述数据传输方式转换单元将第二数据由按照串行传输方式传输转换为按照并行传输方式传输,然后数据传输方式转换单元将按照并行传输方式传输的第二数据输出至并行数据输出单元,所述并行数据输出单元将按照并行传输方式传输的第二数据经过所述OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路读取,同时并行数据输出单元将指示信号经过所述OTP控制器的指示信号输出端口传输至模拟电路模块;步骤56:确定目标输出对象为外部电路模块时所对应的目标传输方式为串行传输方式,数据输出电路的内部使能信号输出单元输出第二内部使能信号至串行读出控制电路,串行读出控制电路根据第二内部使能信号将串行数据端口的端口状态调节为输出状态,然后进入步骤57;步骤57:所述数据输出方式转换单元将按照串行传输方式传输的第二数据传输至串行数据输出单元,所述串行数据输出单元将按照串行传输方式传输的第二数据经过所述串行数据端口传输至外部电路模块,以供外部电路模块读取。本技术方案通过判断目标输出对象来确定第二数据的目标传输方式,进而确定第二数据是否需要执行传输方式转换,通过递进的判断条件来确定第二数据的目标传输方式,避免第二数据输出的传输方式不能满足端口要求。
进一步地,若数据存在一个以上的目标输出对象,则数据传输方式转换单元优先将数据传输至与数据当前传输方式相同的目标传输方式的数据输出单元,进而经过相应的数据输出端口传输至目标输出对象,然后对数据进行传输方式转换以使得数据由当前传输方式转换至目标传输方式,再将目标传输方式的数据经过相应的数据输出端口传输至其余目标输出对象;其中,所述数据是指所述第一数据或所述第二数据;所述目标传输方式的数据输出单元为串行数据输出单元或并行数据输出单元;所述相应的数据输出端口是指该数据输出端口所接收的数据传输方式与数据当前传输方式相同。本技术方案对数据的输出按照是否需要进行传输方式转换作为优先级的判断条件,无需传输方式转换则可优先传输,提高数据信号的传输效率。
附图说明
图1为本发明第一实施例所述OTP控制器的结构示意图。
图2为本发明第一实施例中所述数据输出电路的结构示意图。
图3为本发明第三实施例所述集成电路的结构示意图。
图4为本发明第四实施例所述集成电路的控制方法的流程示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚,以下将结合附图及具体实施例,对本申请进行描述和说明。应当理解,此处所描述的具体实施例仅仅用于解释本申请,并不用于限定本申请。基于本申请提供的具体实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
显而易见地,下面描述的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。此外,还可以理解的是,对于本申请公开的内容相关的本领域的普通技术人员而言,在本申请揭露的技术内容的基础上进行的一些设计、制造或者生产变更只是常规的技术手段,不应当理解为本申请公开的内容不充分。
除非另作定义,本申请所涉及的技术术语或科学术语应当为本申请所属技术领域内普通技术人员所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制,可以表示单数或复数。本申请所涉及的术语“包含”、“包括”、“具有”以及它们任何变形,意图在于覆盖不排他的包含,例如:包含了一系列步骤或模块的过程、方法、***、产品或设备并不限定于已列出的步骤或模块或单元,而是还可以包括没有列出的步骤或模块或单元,或者还可以包括对于这些过程、方法、产品或设备固有的其他步骤或单元。本申请所涉及的术语“第一”、“第二”、“第三”仅仅是区别类似的对象,不代表针对对象的特定排序。
本申请提供的第一实施例中提供一种OTP控制器,所述OTP控制器用于对输入OTP控制器的数据信号进行传输方式转换,以实现数据按照目标传输方式输出至目标输出对象,图1是根据本发明实施例的OTP控制器的结构示意图,如图1所示,所述OTP控制器包括:译码电路、OTP读写控制电路和数据输出电路。
所述译码电路用于对接收到的串行数据信号中串行指令码执行译码操作,以识别OTP控制器待进入的工作模式;其中,所述串行指令码包括起始位信息、第一数据、工作模式标识位信息、停止位信息;所述起始位信息是指用于指示所述第一数据开始传输的位置信息;所述第一数据是指串行数据信息所传输的数据;所述工作模式标识位信息是指用于指示所述OTP控制器待进入的工作模式的信息;所述停止位信息是指用于指示所述第一数据结束传输的位置信息。
具体地,所述译码电路通过对串行指令码执行译码操作,以识别OTP控制器待进入的工作模式,主要是通过所述译码电路对串行指令码中的工作模式标识位信息的译码实现;所述OTP控制器待进入的工作模式包括调试模式和读写模式;所述调试模式是指所述OTP控制器将所述串行数据信号中的第一数据按照目标传输方式输出至目标输出对象以供调试;所述读写模式是指所述OTP控制器执行读操作或写操作;所述OTP控制器执行写操作是指所述OTP控制器将所述串行数据信号中的第一数据按照并行传输方式写入位于OTP控制器外部的OTP存储器中;所述OTP控制器执行读操作是指所述OTP控制器执行从位于OTP控制器外部的OTP存储器中读取第二数据的操作;所述第二数据是指存储于OTP存储器中的数据。
所述OTP读写控制电路用于执行所述OTP控制器的读写操作;所述OTP控制器执行读操作或写操作都是通过所述OTP读写控制电路完成。具体地,若所述OTP控制器的工作模式为读写模式,则所述译码电路将所述第一数据由串行传输方式转换为并行传输方式传输至所述OTP读写控制电路,所述OTP读写控制电路执行写操作将接收到的按照并行传输方式传输的第一数据写入位于OTP控制器外部的OTP存储器,所述OTP读写控制单元执行读操作以读取存储于OTP存储器的第二数据,所述OTP存储器根据所述OTP读写控制单元的读操作指令将按照串行传输方式传输的第二数据传输至所述OTP控制器的数据输出电路。
所述数据输出电路用于对接收到的数据按照数据的目标输出对象确定数据的目标传输方式然后进行传输方式转换,以使得数据按照目标传输方式输出;其中,所述数据的目标传输方式包括串行传输方式和并行传输方式;所述数据的目标传输方式取决于数据的目标输出对象;所述数据可以是第一数据还可以是第二数据,OTP控制器输出的数据类型由OTP控制器的工作模式决定,若OTP控制器执行调试模式,则输出的数据为第一数据,若OTP控制器执行读写模式,则输出的数据为第二数据。具体地,所述数据输出电路接收的数据传输方式可以是并行传输方式也可以是串行传输方式。
如图1所示,图中的三角实心箭头分别表示所述译码电路在调试模式下将按照并行传输方式传输的第一数据传输至所述数据输出电路,所述译码电路在读写模式下将按照并行传输方式传输的第一数据传输至所述OTP读写控制电路。
优选地,图2为数据输出电路的内部单元结构图,所述数据输出电路包括调试模块数据接收单元,用于接收OTP控制器处于调试模式下由译码电路传输至数据输出电路的第一数据;读写模式数据接收单元,用于接收OTP控制器处于读写模式下OTP控制器从外部存储器读取的数据;数据传输方式转换单元,用于执行数据的传输方式转换流程;串行数据输出单元,用于将经过数据传输方式转换单元转换为串行传输方式的数据输出至目标输出对象;并行数据输出单元,用于将经过数据传输方式转换单元转换为并行传输方式的数据输出至目标输出对象,同时输出指示信号至目标输出对象;其中,所述外部存储器是指独立存在于所述OTP控制器以外的存储器;所述传输方式转换流程是指根据数据的目标输出对象确定数据的目标传输方式,然后将数据由当前传输方式转换为目标传输方式的流程;所述指示信号是用于指示所述并行传输方式数据的传输是否完成的信号。图2中的三角实心箭头表示外部模块与单元/单元与单元之间的数据信号传输方式为并行传输,菱形空心箭头表示外部模块与单元/单元与单元之间的数据信号传输方式为串行,三角实心箭头/菱形空心箭头所指的方向表示该数据信号传输的方向。
优选地,基于第一实施例提出本申请的第二实施例,所述工作模式标识位信息表示所述OTP控制器待进入的工作模式为调试模式的逻辑与所述工作模式标识位信息表示所述OTP控制器待进入的工作模式为读写模式的逻辑取值相反,若工作模式标识位信息表示OTP控制器待进入的工作模式为调试模式的逻辑为1,则工作模式标识位信息表示所述OTP控制器待进入的工作模式为读写模式的逻辑为0。
优选地,基于上述实施例提出本申请的第三实施例,本申请的第三实施例中提供了一种集成电路,如图3所示,所述集成电路包括如前述实施例所述的OTP控制器、OTP存储器、模拟电路模块、串行读出控制电路、串行数据端口、串行时钟端口、并行数据输出端口、指示信号输出端口;图3中的模块A代表所述并行数据输出端口,用于将所述OTP控制器输出的并行数据传输至所述模拟电路模块;模块B代表所述指示信号输出端口,用于输出用于指示所述并行数据是否输出完毕的信号;模块SDA代表所述串行数据端口,用于实现所述OTP控制器与外部电路模块之间的串行数据信号的相互传输;模块SCL代表所述串行时钟端口,用于实现所述OTP控制器与外部电路模块之间的串行时钟信号的相互传输。图3中的三角实心箭头表示两个电路/模块之间的数据信号传输方式为并行,菱形空心箭头表示两个电路/模块之间的数据信号传输方式为串行,三角实心箭头/菱形空心箭头所指的方向表示该数据信号传输的方向。
所述OTP控制器的数据输出电路基于数据的目标输出对象确定数据的目标传输方式,具体地,当数据的目标输出对象为模拟电路模块时,则数据的目标传输方式为并行传输方式,数据通过并行数据输出端口从所述数据输出电路传输至所述模拟电路模块;当数据的目标输出对象为外部电路模块时,则数据的目标传输方式为串行传输方式,数据通过串行数据端口从所述数据输出电路传输至外部电路模块,所述外部电路模块是指独立于所述集成电路以外的电路模块。
所述数据的目标输出对象包括模拟电路模块和外部电路模块;所述OTP控制器的工作模式包括读写模式和调试模式,所述OTP控制器的工作模式是基于所述译码电路对通过串行数据端口输入的串行数据信号中串行指令码进行译码操作确定的;所述串行指令码中包括工作模式标识位信息,当所述工作模式标识位信息通过译码操作确定为调试模式时,则确定所述OTP的工作模式为调试模式;当所述工作模式标识位信息通过译码操作确定为读写模式时,则确定所述OTP的工作模式为读写模式。
所述串行读出控制电路,用于切换控制所述串行数据端口和所述串行时钟端口的端口状态;所述串行读出控制电路是基于所述OTP控制器的数据输出电路输出的内部使能信号对所述串行数据端口和所述串行时钟端口的端口状态进行同步切换;所述同步切换是指同时对串行数据端口和串行时钟端口的端口状态进行相同的切换,以使得两个端口的端口状态保持相同;所述内部使能信号包括第一内部使能信号和第二内部使能信号;所述第一内部使能信号和所述第二内部使能信号是逻辑取值相反的按照串行传输方式传输的信号;所述逻辑取值相反是指,若第一内部使能信号的逻辑为1,则第二内部使能信号的逻辑为0,反之,若第一内部使能信号的逻辑为0,则第二内部使能信号的逻辑为1;所述第一内部使能信号是用于控制串行读出控制电路将串行时钟端口和串行数据端口的端口状态切换为输入状态的信号;所述第二内部使能信号是用于控制串行读出控制电路将串行时钟端口和串行数据端口的端口状态切换为输出状态的信号。
所述OTP存储器,用于供所述OTP控制器在读写模式下执行读写操作,以实现所述OTP控制器执行写操作将第一数据以并行传输方式写入OTP存储器,所述OTP控制器执行读操作将OTP存储器的第二数据以串行传输方式传输至数据输出电路;其中,所述第一数据是指所述串行数据端口中输入OTP控制器的数据;所述第二数据是指当前存储于OTP存储器的数据;当OTP控制器先执行写操作后执行读操作时,所述第二数据包含所述第一数据。
具体地,如图3所示,所述集成电路中的数据传输具体包括:译码电路接收来自串行数据端口输入的按照串行传输方式传输的串行指令码,译码电路通过识别串行指令码中的工作模式标识位信息确定OTP控制器的工作模式,当OTP控制器在调试模式下,译码电路将串行指令码中的第一数据以串行传输方式传输至数据输出电路;当OTP控制器在读写模式下,译码电路将串行指令码中的第一数据以并行传输方式传输至OTP读写控制电路,OTP读写控制电路执行写操作将第一数据以并行传输方式写入OTP存储器,OTP读写控制电路执行读操作,OTP存储器将第二数据以串行传输方式传输至数据输出电路;在两种工作模式下,数据输出电路都需要通过确定目标输出对象从而确定是否需要输出第二内部使能信号,或者是否需要转换数据传输方式。
优选地,所述数据的目标输出对象可以是一个或一个以上。当数据存在一个以上的目标输出对象,则数据输出电路对于数据的输出顺序存在优先级,数据输出电路将数据优先输出至无需执行传输方式转换的目标输出对象,然后在对数据执行传输方式转换后将数据输出至其余目标输出对象;所述传输方式转换是指将数据由当前传输方式转换为目标输出对象所对应的目标传输方式。
优选地,基于上述实施例提出本申请的第四实施例,本申请的第四实施例中提供了一种集成电路的控制方法,图4为第四实施例所提供的集成电路的控制方法的流程示意图,如图4所示,所述集成电路的控制方法的具体步骤包括:
步骤101:OTP控制器的数据输出电路中的内部使能信号输出单元输出串行传输方式的第一内部使能信号至串行读出控制电路,然后进入步骤102;其中,所述第一内部使能信号用于控制串行读出控制电路将串行时钟端口和串行数据端口的端口状态切换为输入状态。
步骤102:串行读出控制电路根据接收到的第一内部使能信号将串行数据端口和串行时钟端口的端口状态同步切换为输入状态,然后进入步骤103;其中,所述串行数据端口和所述串行时钟端口的端口状态包括输入状态和输出状态;所述端口状态处于输入状态时,该端口实现外部电路模块向所述集成电路输入信号;所述端口状态处于输出状态时,该端口实现由所述集成电路向外部电路模块输出信号;特别地,所述串行数据端口和所述串行时钟端口总是保持在相同的端口状态。
步骤201:外部电路模块输入的串行数据信号通过串行数据端口输入至OTP控制器的译码电路,然后进入步骤202;其中,所述串行数据信号是按照串行时钟信号所规定的特定时序输入OTP控制器的。
步骤202:译码电路根据串行数据信号获取串行指令码后进行译码,然后进入步骤301;其中,所述串行指令码包括起始位信息、第一数据、工作模式标识位信息和停止位信息;所述起始位信息是指用于指示第一数据开始传输的位置信息;所述停止位信息是用于指示第一数据结束传输的位置信息;所述工作模式标识位信息用于供译码电路识别OTP控制器的工作模式。
步骤301:译码电路根据串行指令码中工作模式标识位信息的译码结果确定OTP控制器的工作模式为调试模式/读写模式,若为调试模式,则进入步骤401,若为读写模式,则进入步骤501;其中,所述工作模式标识位信息的译码结果包括调试模式和读写模式。
步骤401:译码电路将串行指令码中的第一数据由串行传输方式转换为并行传输方式后传输至数据输出电路的调试模式数据接收单元,然后进入步骤402;
步骤402:调试模式数据接收单元将按照并行传输方式传输的第一数据传输至数据传输方式转换单元,数据传输方式转换单元判断第一数据的目标输出对象,若第一数据的目标输出对象为模拟电路模块,则进入步骤403,若第一数据的目标输出对象为外部电路模块,则进入步骤404;
优选地,所述第一数据的目标输出对象可以是模拟电路模块,或者是外部电路模块,也可以是模拟电路模块和外部电路模块;当第一数据存在一个以上的目标输出对象,则优先将第一数据传输至目标传输方式与第一数据当前传输方式相同的目标输出对象,然后对第一数据的传输方式转换为目标传输方式后再传输至其余的目标输出对象;不同的目标输出对象存在与其对应的目标传输方式;所述目标传输方式包括并行传输方式和串行传输方式。
步骤403:基于第一数据的目标输出对象为模拟电路模块,从而确定第一数据的目标传输方式为并行传输方式,数据传输方式转换单元将并行传输方式的第一数据传输至并行数据输出单元,并行数据输出单元将并行传输方式的第一数据经过OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路模块进行调试,同时并行数据输出单元将指示信号经过OTP控制器的指示信号输出端口传输至模拟电路模块;
优选地,并行数据输出单元将并行传输方式的第一数据通过并行数据输出端口传输至模拟电路模块的同时,并行数据输出单元还将指示信号通过指示信号输出端口传输至模拟电路模块,当第一数据的传输未完成时,并行数据输出单元输出表示数据传输未完成的指示信号,当第一数据的传输完成时,并行数据输出单元输出表示数据传输已完成的指示信号;其中,指示信号表示数据传输未完成的逻辑与指示信号表示数据传输已完成的逻辑取值相反。
步骤404:基于第一数据的目标输出对象为外部电路模块,从而确定第一数据的目标传输方式为串行传输方式,数据传输方式转换单元将第一数据由并行传输方式转换为串行传输方式,然后进入步骤405;
步骤405:内部使能信号输出单元输出串行传输方式的第二内部使能信号至串行读出控制电路,串行读出控制电路根据收到的第二内部使能信号将串行数据端口和串行时钟端口的端口状态同步切换为输出状态,然后进入步骤406;
步骤406:数据传输方式转换单元将串行传输方式的第一数据传输至串行数据输出单元,串行数据输出单元将按照串行传输方式传输的第一数据经过串行数据端口传输至外部电路模块,以供外部电路模块进行调试;
优选地,所述步骤401至所述步骤406是所述OTP控制器根据输入集成电路的串行数据信号指示的工作模式执行调试模式的具体流程。
步骤501:译码电路将串行指令码中的第一数据由串行传输方式转换为并行传输方式后传输至OTP读写控制电路,然后进入步骤502;
步骤502:OTP读写控制电路对OTP存储器执行写操作,将并行传输方式的第一数据写入OTP存储器,然后进入步骤503;具体地,所述OTP读写控制电路输出写操作控制指令至所述OTP存储器,所述OTP存储器基于接收到的写操作控制指令,接收OTP读写控制电路写入的第一数据,形成新的第二数据;所述第二数据是指当前已存储于OTP存储器内的数据。
步骤503:OTP读写控制电路对OTP存储器执行读操作,OTP存储器将第二数据按照串行传输方式传输至数据输出电路的读写模式数据接收单元,然后进入步骤504;具体地,所述OTP读写控制电路输出读操作控制指令至所述OTP存储器,所述OTP存储器基于接收到的读操作控制指令,将内部存储的第二数据按照串行传输方式输出至数据输出电路的读写模式数据接收单元。
步骤504:所述读写模式数据接收单元将串行传输方式的第二数据传输至所述数据传输方式转换单元,所述数据传输方式转换单元确定第二数据的目标输出对象,若第二数据的目标输出对象为模拟电路模块,则进入步骤505,若第二数据的目标输出对象为外部电路模块,则进入步骤506;
优选地,所述第二数据的目标输出对象可以是模拟电路模块,或者是外部电路模块,也可以是模拟电路模块和外部电路模块;当第二数据存在一个以上的目标输出对象,则优先将第二数据传输至目标传输方式与第二数据当前传输方式相同的目标输出对象,然后对第二数据执行传输方式转换后再传输至其余的目标输出对象。
步骤505:基于第二数据的目标输出对象为模拟电路模块,从而确定第二数据的目标传输方式为并行传输方式,所述数据传输方式转换单元将第二数据由串行传输方式转换为并行传输方式后传输至并行数据输出单元,并行数据输出单元将并行传输方式的第二数据经过所述OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路读取,同时并行数据输出单元将指示信号经过所诉OTP控制器的指示信号输出端口传输至模拟电路模块;
步骤506:内部使能信号输出单元输出串行传输方式的第二内部使能信号至串行读出控制电路,串行读出控制电路根据收到的第二内部使能信号将串行数据端口和串行时钟端口的端口状态同步切换为输出状态,然后进入步骤507;
步骤507:基于第二数据的目标对象为外部电路模块,从而确定第二数据的目标传输方式为串行传输方式,数据传输方式转换单元将串行传输方式的第二数据传输至串行数据输出单元,所述串行数据输出单元将串行传输方式的第二数据通过串行数据端口传输至外部电路模块,以供外部电路模块读取。
优选地,所述步骤501至所述步骤507是所述OTP控制器根据输入集成电路的串行数据信号指示的工作模式执行读写模式的具体流程。
优选地,所述OTP控制器执行调试模式的步骤401至步骤406,与所述OTP控制器执行读写模式的步骤501至步骤507不存在先后之分,具体执行的步骤顺序按照实际OTP控制器所需执行的工作模式决定。
本实施例中基于OTP控制器中的数据输出电路对OTP控制器最终输出的数据进行传输方式转换,以使得OTP控制输出的数据传输方式能够灵活根据目标输出对象变换,实现OTP控制器与模拟电路模块之间的数据传输,解决了存在限定数据传输方式传输端口的模拟电路模块不能直接与OTP控制器进行数据传输,需要额外设计逻辑电路以实现模拟电路模块和OTP控制器之间数据传输的问题,降低模拟电路模块的设计难度和成本。加快了集成电路的迭代速度,同时将串行数据端口的输入和输出设置在同一引脚,通过串行读出控制电路结合内部使能信号切换端口状态,节省集成电路的引脚资源。
显然,上述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,各个实施例之间的技术方案可以相互结合。在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。在本发明所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。
需要说明的是流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括 一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所述出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合。为了避免不必要的重复,本发明实施方式对各种可能的组合方式不再另行说明。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改, 或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种OTP控制器,其特征在于,所述OTP控制器包括:
译码电路,用于对串行指令码执行译码操作,以识别OTP控制器的工作模式;
OTP读写控制电路,用于控制OTP控制器执行读写操作;
数据输出电路,用于对来自译码电路的数据或者OTP控制器基于OTP读写控制电路读取的数据进行传输方式转换流程,以使得数据按照目标传输方式输出;
其中,所述数据的目标传输方式包括串行传输方式和并行传输方式;
其中,所述数据输出电路包括:
调试模式数据接收单元,用于接收OTP控制器处于调试模式下由译码电路传输至数据输出电路的第一数据;
读写模式数据接收单元,用于接收OTP控制器处于读写模式下OTP控制器从外部存储器读取的数据;
数据传输方式转换单元,用于执行数据的传输方式转换流程;
串行数据输出单元,用于将经过数据传输方式转换单元转换为按照串行传输方式传输的数据输出至目标输出对象;
并行数据输出单元,用于将经过数据传输方式转换单元转换为按照并行传输方式传输的数据输出至目标输出对象,同时输出指示信号至目标输出对象;
其中,所述外部存储器是指独立存在于所述OTP控制器以外的存储器;所述传输方式转换流程是指根据数据的目标输出对象确定数据的目标传输方式,然后将数据由当前传输方式转换为目标传输方式的流程;所述指示信号是用于指示所述按照并行传输方式传输的数据的传输是否完成的信号。
2.根据权利要求1所述的OTP控制器,其特征在于,所述串行指令码是以串行数据信号的形式输入所述OTP控制器;所述串行指令码包括:起始位信息、第一数据、工作模式标识位信息和停止位信息;其中,所述起始位信息是指用于指示第一数据开始传输的位置信息;所述停止位信息是用于指示第一数据结束传输的位置信息;所述工作模式标识位信息用于供译码电路识别OTP控制器的工作模式。
3.根据权利要求2所述的OTP控制器,其特征在于,所述OTP控制器的工作模式包括读写模式和调试模式;所述工作模式标识位信息表示读写模式的逻辑取值与所述工作模式标识位信息表示调试模式的逻辑取值相反。
4.一种集成电路,其特征在于,所述集成电路包括:
串行时钟端口,用于实现外部电路模块向所述集成电路输入串行时钟信号,或者实现由所述集成电路向外部电路模块输出串行时钟信号;
串行数据端口,用于实现外部电路模块向所述集成电路输入串行数据信号,或者实现由所述集成电路向外部电路模块输出串行数据信号;
如权利要求1至3任意一项所述的OTP控制器,用于输出内部使能信号,对输出数据进行传输方式转换流程,以使得输出数据按照目标传输方式输出;
OTP存储器,用于存储第二数据;
串行读出控制电路,用于根据OTP控制器输出的内部使能信号切换所述串行时钟端口和所述串行数据端口的端口状态;
模拟电路模块,用于处理各种模拟信号;
其中,所述外部电路模块是指独立于所述集成电路的外部的电路模块;所述OTP控制器的输出数据包括第一数据和第二数据;所述端口状态包括输入状态和输出状态;所述端口状态为输入状态是指在该状态下的端口允许信号从外部电路模块向集成电路输入信号;所述端口状态为输出状态是指在该状态下的端口允许信号从集成电路向外部电路模块输出信号。
5.根据权利要求4所述的集成电路,其特征在于,所述OTP控制器的数据输出电路还包括内部使能信号输出单元,用于根据数据传输需求输出相应的按照串行传输方式传输的内部使能信号;所述内部使能信号包括第一内部使能信号和第二内部使能信号;所述第一内部使能信号与所述第二内部使能信号是逻辑取值相反的按照串行传输方式传输的信号;所述第一内部使能信号是用于控制串行时钟端口和串行数据端口的端口状态为输入状态的信号;所述第二内部使能信号是用于控制串行时钟端口和串行数据端口的端口状态为输出状态的信号。
6.根据权利要求5所述的集成电路,其特征在于,所述OTP控制器还包括:
并行数据输出端口,用于实现所述OTP控制器的并行数据输出单元向所述模拟电路模块输出按照并行传输方式传输的数据;
指示信号输出端口,用于实现所述OTP控制器的并行数据输出单元向所述模拟电路模块输出指示信号;
其中,所述按照并行传输方式传输的数据是指按照并行传输方式传输的第一数据或按照并行传输方式传输的第二数据。
7.一种集成电路的控制方法,该集成电路为权利要求4至6任意一项所述的集成电路,其特征在于,所述控制方法包括:
步骤1:所述数据输出电路的内部使能信号输出单元输出第一内部使能信号至所述串行读出控制电路,所述串行读出控制电路根据所述第一内部使能信号调节所述串行时钟端口的端口状态为输入状态,同时调节所述串行数据端口的端口状态为输入状态,然后进入步骤2;
步骤2:串行数据信号通过所述串行数据端口输入至所述OTP控制器的译码电路,所述译码电路根据所述串行数据信号获取串行指令码并执行译码,然后进入步骤3;
步骤3:所述译码电路根据所述串行指令码中的工作模式标识位信息的译码结果确定所述OTP控制器的工作模式,若确定所述OTP控制器的工作模式为调试模式,则进入步骤4,若确定所述OTP控制器的工作模式为读写模式,则进入步骤5;
步骤4:控制所述OTP控制器进入调试模式;
步骤5:控制所述OTP控制器进入读写模式。
8.根据权利要求7所述的集成电路的控制方法,其特征在于,所述步骤4还包括如下步骤:
步骤41:所述译码电路将串行指令码中的第一数据由串行传输方式转换为并行传输方式后传输至所述数据输出电路的调试模式数据接收单元,然后进入步骤42;
步骤42:所述调试模式数据接收单元将按照并行传输方式传输的第一数据传输至数据传输方式转换单元,所述数据传输方式转换单元判断第一数据的目标输出对象为模拟电路模块或外部电路模块,若是模拟电路模块则进入步骤43,若是外部电路模块,则进入步骤44;
步骤43:确定目标输出对象为模拟电路模块时所对应的目标传输方式为并行传输方式,所述数据传输方式转换单元将按照并行传输方式传输的第一数据输出至并行数据输出单元,并行数据输出单元将按照并行传输方式传输的第一数据经过OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路模块对第一数据进行调试,同时并行数据输出单元将指示信号经过OTP控制器的指示信号输出端口传输至模拟电路模块;
步骤44:确定目标输出对象为外部电路模块时所对应的目标传输方式为串行传输方式,所述数据传输方式转换单元将按照并行传输方式传输的第一数据转换为按照串行传输方式传输的第一数据,然后进入步骤45;
步骤45:数据输出电路的内部使能信号输出单元输出第二内部使能信号至所述串行读出控制电路,所述串行读出控制电路根据第二内部使能信号将串行数据端口的端口状态调节为输出状态,然后进入步骤46;
步骤46:数据传输方式转换单元将按照串行传输方式传输的第一数据输出至串行数据输出单元,所述串行数据输出单元将按照串行传输方式传输的第一数据经过串行数据端口传输至外部电路模块,以供外部电路模块对第一数据进行调试。
9.根据权利要求7所述的集成电路的控制方法,其特征在于,所述步骤5还包括如下步骤:
步骤51:所述译码电路将串行指令码中的第一数据由按照串行传输方式传输转换为按照并行传输方式传输后,传输至所述OTP读写控制电路,然后进入步骤52;
步骤52:所述OTP读写控制电路对所述OTP存储器执行写操作,将按照并行传输方式传输的第一数据写入所述OTP存储器,然后进入步骤53;
步骤53:所述OTP读写控制电路对所述OTP存储器执行读操作,所述OTP存储器将第二数据按照串行传输方式传输至所述数据输出电路的读写模式数据接收单元;
步骤54:所述读写模式数据接收单元将按照串行传输方式传输的第二数据传输至所述数据传输方式转换单元,所述数据传输方式转换单元判断第二数据的目标输出对象是模拟电路模块或者是外部电路模块,若是模拟电路模块,则进入步骤55,若是外部电路模块,则进入步骤56;
步骤55:确定目标输出对象为模拟电路模块时所对应的目标传输方式为并行传输方式,所述数据传输方式转换单元将第二数据由按照串行传输方式传输转换为按照并行传输方式传输,然后数据传输方式转换单元将按照并行传输方式传输的第二数据输出至并行数据输出单元,所述并行数据输出单元将按照并行传输方式传输的第二数据经过所述OTP控制器的并行数据输出端口传输至模拟电路模块,以供模拟电路读取,同时并行数据输出单元将指示信号经过所述OTP控制器的指示信号输出端口传输至模拟电路模块;
步骤56:确定目标输出对象为外部电路模块时所对应的目标传输方式为串行传输方式,数据输出电路的内部使能信号输出单元输出第二内部使能信号至串行读出控制电路,串行读出控制电路根据第二内部使能信号将串行数据端口的端口状态调节为输出状态,然后进入步骤57;
步骤57:所述数据输出方式转换单元将按照串行传输方式传输的第二数据传输至串行数据输出单元,所述串行数据输出单元将按照串行传输方式传输的第二数据经过所述串行数据端口传输至外部电路模块,以供外部电路模块读取。
10.根据权利要求7所述的集成电路的控制方法,其特征在于,若数据存在一个以上的目标输出对象,则数据传输方式转换单元优先将数据传输至与数据当前传输方式相同的目标传输方式的数据输出单元,进而经过相应的数据输出端口传输至目标输出对象,然后对数据进行传输方式转换以使得数据由当前传输方式转换至目标传输方式,再将目标传输方式的数据经过相应的数据输出端口传输至其余目标输出对象;其中,所述数据是指第一数据或第二数据;所述目标传输方式的数据输出单元为串行数据输出单元或并行数据输出单元;所述相应的数据输出端口是指该数据输出端口所接收的数据传输方式与数据当前传输方式相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110555604.2A CN113255277B (zh) | 2021-05-21 | 2021-05-21 | 一种otp控制器、集成电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110555604.2A CN113255277B (zh) | 2021-05-21 | 2021-05-21 | 一种otp控制器、集成电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113255277A CN113255277A (zh) | 2021-08-13 |
CN113255277B true CN113255277B (zh) | 2024-06-14 |
Family
ID=77183456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110555604.2A Active CN113255277B (zh) | 2021-05-21 | 2021-05-21 | 一种otp控制器、集成电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113255277B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105989894A (zh) * | 2015-02-12 | 2016-10-05 | 上海晟矽微电子股份有限公司 | 一种一次性可编程存储器控制器、集成电路及程序烧写方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9622684D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | An integrated circuit device and method of communication therwith |
KR19990018193A (ko) * | 1997-08-26 | 1999-03-15 | 윤종용 | 오티피용 직렬 인터페이스 장치 |
US7003713B2 (en) * | 2002-05-16 | 2006-02-21 | Broadcom Corporation | Variable Hamming error correction for a one-time-programmable-ROM |
US7084664B1 (en) * | 2004-06-14 | 2006-08-01 | Alter Corporation | Integrated circuits with reduced interconnect overhead |
CN101154207A (zh) * | 2006-09-29 | 2008-04-02 | 上海海尔集成电路有限公司 | 一种微控制器配置接口操作方法 |
CN101236774B (zh) * | 2007-02-01 | 2011-04-13 | 北京芯技佳易微电子科技有限公司 | 单端口存储器实现多端口存储功能的装置和方法 |
CN102809934A (zh) * | 2012-08-20 | 2012-12-05 | 桂林电子科技大学 | 混合信号电路边界扫描测试控制器 |
KR102066661B1 (ko) * | 2013-09-02 | 2020-01-15 | 삼성전자 주식회사 | 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들 |
CN105022307B (zh) * | 2014-04-18 | 2018-10-12 | 深圳市力生美半导体股份有限公司 | 驱动集成电路以及驱动控制装置 |
CN204791990U (zh) * | 2015-02-12 | 2015-11-18 | 上海晟矽微电子股份有限公司 | 一种一次性可编程存储器控制器及集成电路 |
CN105988074B (zh) * | 2015-02-12 | 2019-02-15 | 上海晟矽微电子股份有限公司 | 一次性可编程微控制器芯片的测试电路及测试方法 |
US20160276042A1 (en) * | 2015-03-20 | 2016-09-22 | Microchip Technology Incorporated | One Time Programmable Memory |
CN109273041B (zh) * | 2018-08-29 | 2020-09-01 | 珠海市一微半导体有限公司 | 一种otp的写入方法 |
US10571518B1 (en) * | 2018-09-26 | 2020-02-25 | Nxp B.V. | Limited pin test interface with analog test bus |
JP2020181229A (ja) * | 2019-04-23 | 2020-11-05 | セイコーエプソン株式会社 | 電子部品、電子機器及び移動体 |
CN211531082U (zh) * | 2019-12-12 | 2020-09-18 | 大族激光科技产业集团股份有限公司 | 一种基于fpga的模数转换装置 |
CN211427146U (zh) * | 2019-12-30 | 2020-09-04 | 南京英锐创电子科技有限公司 | Otp控制集成电路、汽车电子芯片及标定测试设备 |
CN112003817B (zh) * | 2020-06-30 | 2021-10-15 | 上海美仁半导体有限公司 | 一种信号转换方法、芯片以及家用电器 |
-
2021
- 2021-05-21 CN CN202110555604.2A patent/CN113255277B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105989894A (zh) * | 2015-02-12 | 2016-10-05 | 上海晟矽微电子股份有限公司 | 一种一次性可编程存储器控制器、集成电路及程序烧写方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113255277A (zh) | 2021-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6434660B1 (en) | Emulating one tape protocol of flash memory to a different type protocol of flash memory | |
US20160246514A1 (en) | Memory system | |
US10971237B2 (en) | Semiconductor device | |
US9543996B2 (en) | Method and system for initializing RF module through non-volatile control | |
US6888733B2 (en) | Multiple chip system including a plurality of non-volatile semiconductor memory devices | |
CN112131172A (zh) | 一种减少延时的PCIe设备芯片初始化方法 | |
CN111816627A (zh) | 一种存储封装芯片及其引脚复用方法 | |
CN116450552B (zh) | 基于i2c总线异步批量读写寄存器的方法及*** | |
CN107145465B (zh) | 串行外设接口spi的传输控制方法、装置及*** | |
CN106776467B (zh) | 用于命令接收***的spi flash控制芯片 | |
CN103903651A (zh) | 双线串行端口内建自测电路及其通讯方法 | |
CN113255277B (zh) | 一种otp控制器、集成电路及其控制方法 | |
US8402251B2 (en) | Selecting configuration memory address for execution circuit conditionally based on input address or computation result of preceding execution circuit as address | |
KR100377708B1 (ko) | 저소비 전력화가 가능한 파이프라인 방식의 반도체 기억장치 | |
US5588124A (en) | Microcomputer | |
CN214540759U (zh) | Fpga芯片及电子*** | |
JPH0776932B2 (ja) | デ−タ伝送方式 | |
EP1408405A1 (en) | "A reconfigurable control structure for CPUs and method of operating same" | |
CN100552660C (zh) | 一种数据处理***及数据处理方法 | |
CN100523849C (zh) | 基于位数可选的EFlash串口测试方法 | |
CN103809987A (zh) | 一种soc芯片更换自身内部fpga ip程序的方法 | |
CN113010106B (zh) | 一种基于fpga的总线复用型flash读写*** | |
JP5138040B2 (ja) | 集積回路 | |
JP2011248456A (ja) | 電子装置およびマイクロコントローラ | |
CN100401278C (zh) | 一种实现pci总线与cpu总线之间转换的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd. Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |