CN113253562A - 具有非晶帽盖层的光刻掩模 - Google Patents

具有非晶帽盖层的光刻掩模 Download PDF

Info

Publication number
CN113253562A
CN113253562A CN202010913267.5A CN202010913267A CN113253562A CN 113253562 A CN113253562 A CN 113253562A CN 202010913267 A CN202010913267 A CN 202010913267A CN 113253562 A CN113253562 A CN 113253562A
Authority
CN
China
Prior art keywords
amorphous
layer
multilayer reflective
reflective structure
cap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010913267.5A
Other languages
English (en)
Inventor
李信昌
许倍诚
钱志道
陈明威
连大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113253562A publication Critical patent/CN113253562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/48—Protective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/52—Reflectors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开涉及具有非晶帽盖层的光刻掩模。多层反射结构被设置在衬底之上。非晶帽盖层被设置在多层反射结构之上。非晶帽盖层可以包括钌、氧、铌、氮、钽或锆。非晶层也可以被设置在多层反射结构与非晶帽盖层之间。非晶层包括非晶硅、非晶氧化硅或非晶氮化硅。

Description

具有非晶帽盖层的光刻掩模
技术领域
本公开涉及具有非晶帽盖层的光刻掩模。
背景技术
半导体集成电路(IC)行业已经经历了快速增长。IC材料和设计方面的技术进步已经产生了几代IC，其中，每一代都比上一代具有更小、更复杂的电路。然而，这些进步增加了IC加工和制造的复杂性，并且对于要实现的这些进步，需要IC加工和制造中的类似发展。在集成电路发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。
随着半导体器件尺寸的继续缩小，例如，在20纳米(nm)节点以下，传统的光刻技术具有光学限制，这会导致分辨率问题，并且可能无法实现所需的光刻性能。相比之下，极紫外(EUV)光刻可以实现更小的器件尺寸。然而，现有的EUV光刻可能仍面临某些挑战。例如，现有的EUV掩模的帽盖层可能容易损坏，这可能降低光刻性能和/或缩短EUV掩模的寿命。
因此，虽然现有的EUV光刻***和方法通常已经足以满足其预期目的，但是它们在每个方面都还不能完全令人满意。
发明内容
根据本公开的第一方面，提供了一种半导体器件，包括：衬底；多层反射结构，设置在所述衬底之上；以及非晶帽盖层，设置在所述多层反射结构之上。
根据本公开的第二方面，提供了一种用于形成半导体器件的方法，包括：在衬底之上形成多层反射结构；在所述多层反射结构之上沉积或生长非晶层；以及在所述非晶层之上沉积或生长帽盖层。
根据本公开的第三方面，提供了一种用于形成半导体器件的方法，包括：在衬底之上形成多层反射结构；利用等离子体来处理所述多层反射结构；以及在所述处理之后，在所述多层反射结构之上形成非晶帽盖层。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1是根据本公开的一些实施例构造的光刻***的示意图。
图2-图13示出了根据本公开的实施例的处于各个制造阶段的光刻掩模的横截面视图。
图14是示出根据本公开的一些实施例的制造和使用光刻掩模的方法的流程图。
图15是示出根据本公开的一些实施例的制造和使用光刻掩模的方法的流程图。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
更进一步，当用“约”、“大约”等描述数字或数字范围时，该术语旨在涵盖在包括所描述的数字的合理范围内的数字，例如，在所描述的数字的+/-10％(或本领域技术人员所理解的其他值)内。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。
极紫外(EUV)光刻技术因其能够实现较小的半导体器件尺寸而得到了广泛的应用。然而，执行EUV光刻的传统***和方法可能仍然面临各种挑战。例如，传统EUV***采用被配置为执行EUV光刻的光刻掩模。在其他组件之中，EUV光刻掩模包括被配置为保护EUV光刻掩模的一些其他组件(例如，多层反射结构)的帽盖层。传统EUV光刻掩模可以使用多晶材料来实现帽盖层。不幸的是，在各种EUV光刻工艺中，这种多晶材料可能容易损坏。
例如，具有多晶结构的材料具有大小和方向变化的多个微晶(也称为“晶粒(grain)”)。晶界(grain boundary)可以指两个这类晶粒或微晶之间的界面。在光刻工艺期间，例如，在干法蚀刻和清洁工艺期间(或作为其结果)，多晶帽盖层的晶界可能会破裂或***糙(与具有光滑的平坦表面相反)。对帽盖层的这些损害可能不利地影响光刻性能，例如相对于晶圆印刷期间的临界尺寸(CD)。对帽盖层的损坏还可能会缩短EUV光刻掩模的寿命，因为具有帽盖层损坏的EUV光刻掩模不太能承受清洁或电子束修复带来的颗粒移除。如果因过度损坏而不得不频繁更换EUV光刻掩模，则可能会增加半导体制造成本。
为了减轻上面讨论的这些问题，本公开形成具有拥有非晶结构而不是多晶结构的帽盖层的EUV光刻掩模。非晶结构允许帽盖层能够更好地经受住各种EUV光刻工艺而不会受到损坏，从而提高了EUV光刻性能，并且延长EUV光刻掩模的使用寿命。下面将参考图1至图15更详细地讨论本公开的各个方面。首先，下面参考图1讨论根据本公开的实施例的EUV光刻***。接下来，参考图2-图15讨论根据本公开的实施例的作为EUV光刻***的一部分的EUV掩模的细节。
图1是根据一些实施例构造的EUV光刻***10的示意图。EUV光刻***10也可以被统称为扫描仪(scanner)，其被配置为利用相应辐射源和曝光模式来执行光刻曝光工艺。EUV光刻***10被设计为通过EUV光或EUV辐射来曝光光致抗蚀剂层。光致抗蚀剂层是对EUV光敏感的材料。EUV光刻***10采用辐射源12来生成EUV光，例如，具有范围在约1nm至约100nm之间的波长的EUV光。在一个特定示例中，辐射源12生成具有以约13.5nm为中心的波长的EUV光。因此，辐射源12也称为EUV辐射源12。
光刻***10还采用照明器(illuminator)14。在各种实施例中，照明器14包括各种折射光学组件(例如，单个透镜、或具有多个透镜(波带板(zone plate))的透镜***)或替代地反射光学器件(用于EUV光刻***)(例如，单个反射镜、或具有多个反射镜的反射镜***)，以便将来自辐射源12的光引导到掩模台16上，特别是引导到固定在掩模台16上的EUV光刻掩模18上。辐射源12生成EUV波长范围内的光，照明器14采用反射光学器件。在一些实施例中，照明器14包括偶极照明组件。
在一些实施例中，照明器14可操作以配置反射镜来向EUV光刻掩模18提供适当的照明。在一个示例中，照明器14的反射镜可切换以将EUV光反射到不同的照明位置。在一些实施例中，照明器14之前的台架(stage)可以附加地包括其他可切换反射镜，其可控制以与照明器14的反射镜一起将EUV光引导到不同的照明位置。在一些实施例中，照明器14被配置为向EUV光刻掩模18提供轴上照明(ONI，on-axis illumination)。在示例中，采用具有至多为0.3的部分相干σ的盘状照明器14。在一些其他实施例中，照明器14被配置为向EUV光刻掩模18提供离轴照明(OAI，off-axis illumination)。在示例中，照明器14是偶极照明器。在一些实施例中，偶极照明器具有至多为0.3的部分相干σ。
光刻***10还包括被配置为固定EUV光刻掩模18的掩模台16。在一些实施例中，掩模台16包括用于固定EUV光刻掩模18的静电吸盘(e-cuck)。因为气体分子吸收EUV光，所以用于EUV光刻图案化的光刻***被保持在真空环境中，以避免EUV强度损失。在本公开中，掩模、光掩模和中间掩模的术语可互换地用于指代相同的项目。
在本实施例中，光刻***10是EUV光刻***，EUV光刻掩模18是反射掩模。EUV光刻掩模18的一种示例性结构被提供用于说明。EUV光刻掩模18包括具有合适材料的衬底，例如，低热膨胀材料(LTEM)或熔融石英。在各种示例中，LTEM包括掺杂有TiO2的SiO2、或具有低热膨胀的其他合适材料。在一些实施例中，LTEM包括按重量计算的5％至20％的TiO2，并且具有小于约1.0×10-6/℃的热膨胀系数。例如，在一些实施例中，LTEM的掺杂有TiO2的SiO2材料具有热膨胀系数，使得其对于每1摄氏度的温度变化改变小于十亿分之60。当然，还可以使用具有等于或小于掺杂有TiO2的SiO2的热膨胀系数的其他合适材料。
EUV光刻掩模18还包括沉积在衬底上的多层反射结构。多层反射结构包括多个膜对，例如，钼-硅(Mo/Si)膜对(例如，在每个膜对中钼层在硅层之上或之下)。可替代地，多层反射结构可以包括钼-铍(Mo/Be)膜对、或可配置为高度反射EUV光的其他合适材料。
EUV光刻掩模18可以还包括帽盖层，该帽盖层设置在多层反射结构上以用于保护多层反射结构和/或其下方的层。传统EUV掩模可以实现具有多晶结构的帽盖层。如上所述，用于帽盖层的多晶结构可能易于损坏，例如作为诸如蚀刻和清洁之类的光刻工艺的结果，多晶帽盖层的晶界可能变得粗糙或破裂。多晶帽盖层的损坏可能会产生制造问题，例如较差临界尺寸(CD)。由于对多晶帽盖层的损坏，EUV光刻掩模本身也可能遭受寿命降低的困扰。
根据本公开的实施例，EUV光刻掩模18的帽盖层具有非晶结构，而不是多晶结构。在这方面，非晶结构是非晶态的，并且可能缺乏明确定义的几何形状，因为它们的成分没有以有序的方式排列。这样，非晶结构可以不具有多晶结构中所存在的晶界。因为制造引起的损坏通常发生在晶界处，所以非晶帽盖层的晶界的缺乏基本上防止或至少减少了可能在其上发生的损坏。因此，可以改善光刻性能，并且可以延长EUV光刻掩模18的寿命，这降低了半导体制造的成本。
在一些实施例中，非晶帽盖层包括非晶钌(Ru)材料。在一些实施例中，非晶帽盖层可以还包括以下元素中的一种或多种：氧、铌、氮、钽或锆。在一些实施例中，可以通过以下方式来形成非晶帽盖层：首先在多层反射结构上形成非晶层，并且因此然后在非晶层上形成非晶帽盖层。在其他实施例中，可以通过以下方式来形成非晶帽盖层：首先处理多层反射结构的上表面(例如，通过利用等离子体来处理该上表面)，并且然后在多层反射结构的经处理的表面上形成非晶帽盖层。非晶帽盖层的形成将参考图2-图5更详细地讨论。
EUV光刻掩模18还包括沉积在非晶帽盖层之上的吸收层(也称为吸收体层)。吸收层被图案化以限定集成电路(IC)层。可替代地，可以在多层反射结构之上沉积另一反射层，并且对该另一反射层进行图案化以限定集成电路层，从而形成EUV相移掩模。
光刻***10还包括投影光学模块(或投影光学盒(POB)20)，用于将EUV光刻掩模18的图案成像到固定在光刻***10的衬底台28上的目标26(例如，半导体衬底)上。在各个实施例中，POB 20具有折射光学器件(例如，用于UV光刻***)或可替代地反射光学器件(例如，用于EUV光刻***)。从EUV光刻掩模18射出的光(其被衍射成各种衍射级，并且携带在掩模上限定的图案的图像)被POB 20收集。POB 20可以包括小于一的放大率(因此，目标(例如，下面讨论的目标26)上的“图像”的尺寸小于掩模上的相应“对象”的尺寸)。照明器14和POB 20统称为光刻***10的光学模块。
光刻***10还包括光瞳(pupil)相位调制器22，用于调制从EUV光刻掩模18射出的光的光学相位，使得光在投影光瞳平面24上具有相位分布。在光学模块中，存在具有与对象(在当前情况下是EUV光刻掩模18)的傅立叶变换相对应的场分布的平面。该平面称为投影光瞳平面。光瞳相位调制器22提供一种机制，用于调制投影光瞳平面24上的光的光学相位。在一些实施例中，光瞳相位调制器22包括一种机制，用于调整POB 20的反射镜以进行相位调制。例如，POB 20的反射镜是可切换的，并且被控制以反射EUV光，从而通过POB 20调制光的相位。
在一些实施例中，光瞳相位调制器22利用放置在投影光瞳平面24上的光瞳滤波器。光瞳滤波器过滤掉来自EUV光刻掩模18的EUV光的特定空间频率分量。具体地，光瞳滤波器是相位光瞳滤波器，该相位光瞳滤光片用于调制通过POB 20引导的光的相位分布。然而，因为所有材料都吸收EUV光，所以在某些光刻***(例如EUV光刻***)中使用相位光瞳滤波器受到限制。
如上所述，光刻***10还包括衬底台28，用于固定要被图案化的目标26，例如，半导体衬底。在本实施例中，半导体衬底是半导体晶圆，例如，硅晶圆或其他类型的晶圆。在目标26上涂覆有对辐射束(例如，本实施例中的EUV光)敏感的抗蚀剂层。包括上述那些的各种组件被集成在一起并且可操作以执行光刻曝光工艺。光刻***10可以进一步包括其他模块，或者与其他模块集成(或耦合)。
根据一些实施例，进一步描述EUV光刻掩模18及其制造方法。在一些实施例中，掩模制造工艺包括两个操作：空白掩模制造工艺和掩模图案化工艺。在空白掩模制造工艺期间，通过在合适的衬底上沉积合适的层(例如，反射多层)来形成空白掩模。然后在掩模图案化工艺期间对空白掩模进行图案化，以实现集成电路(IC)层的期望设计。然后，使用经图案化的掩模将电路图案(例如，IC层的设计)转移到半导体晶圆上。可以通过各种光刻工艺将图案一遍又一遍地转移到多个晶圆上。使用一组掩模来构建完整IC。
在各个实施例中，EUV光刻掩模18包括合适的结构，例如，二元强度掩模(BIM，binary intensity mask)和相移掩模(PSM)。示例性BIM包括吸收性区域(也称为不透明区域)和反射性区域，其被图案化以定义要转移到目标的IC图案。在不透明区域中，存在吸收体，并且入射光几乎完全被吸收体吸收。在反射性区域中，吸收体被移除，并且入射光被多层(多层反射结构)衍射。PSM可以是衰减PSM(AttPSM)或交替PSM(AltPSM)。示例性PSM包括根据IC图案进行图案化的第一反射层(例如，反射多层反射结构)和第二反射层。在一些示例中，AttPSM通常具有从其吸收体反射的2％-15％的反射率，而AltPSM通常具有从其吸收体反射的大于50％的反射率。
图2-图13是根据本公开的一个实施例的处于各个制造阶段的光刻掩模的示意性局部横截面侧视图。参考图2，更详细地示出了图1中的EUV光刻掩模18。EUV光刻掩模18包括由LTEM制成的衬底30。LTEM可以包括掺杂有TiO2的SiO2和/或本领域已知的其他低热膨胀材料。在一些实施例中，为了静电吸盘的目的，导电层32附加地设置在LTEM衬底30的侧面42(也称为背面)下方。在一个示例中，导电层32包括氮化铬(CrN)。在其他实施例中，其他合适的组合物也是可能的，例如含钽的材料。
EUV光刻掩模18包括设置在LTEM衬底30的侧面44(也称为正面)之上的多层反射结构34。可以选择多层反射结构34，使得其提供对所选辐射类型/波长具有高反射率。多层反射结构34包括多个膜对，例如，Mo/Si膜对(例如，在每个膜对中钼层在硅层之上或之下)。可替代地，多层反射结构34可以包括Mo/Be膜对、或具有折射率差异(在EUV波长处是高反射性)的任意材料。
仍然参考图2，在多层反射结构34的最上层的上表面上形成非晶层50。非晶层50帮助在其上形成的层(即，非晶帽盖层)实现非晶结构。这是因为薄层(帽盖层将是该薄层)的晶格排列(例如，其是单晶结构、是多晶结构、还是非晶结构)受下方层的晶格排列影响很大。换句话说，如果层50被形成为具有非晶结构，则在其上形成的层(即，帽盖层)也可能具有非晶结构。这可以被称为“衬底调谐”，因为非晶层50可以被认为是要在其上形成非晶帽盖层的“非晶衬底”。
可以使用非晶层形成工艺60来形成非晶层50。在一些实施例中，非晶层形成工艺60可以包括外延生长工艺。在一些其他实施例中，非晶层形成工艺60可以包括沉积工艺。沉积工艺可以包括原子层沉积(ALD)工艺，例如，在约26摄氏度至约60摄氏度之间的范围内的低温下执行的ALD工艺。沉积工艺还可以包括化学气相沉积(CVD)工艺，例如，大气压CVD(APCVD)工艺、低压CVD(LPCVD)工艺、激光增强CVD(LECVD)工艺、和/或等离子体增强CVD(PECVD)工艺。沉积工艺还可以包括物理气相沉积(PVD)工艺，例如，电加热蒸发(热蒸发)工艺、脉冲激光沉积工艺、电子束蒸发工艺、分子束外延工艺、离子束辅助蒸发工艺、和/或基于放电的沉积工艺(例如，溅射或电弧蒸发)。
非晶层50被形成为具有厚度70。可通过调节非晶层形成工艺60的各种参数(例如，沉积时间等)，来调整厚度70的值。在一些实施例中，厚度70被调整为在约0.1纳米(nm)和约4nm之间的范围内，例如，在约2nm和约4nm之间的范围内。非晶层50的这种厚度范围有助于确保非晶层50足够厚以帮助要在其上形成的帽盖层实现非晶结构，但是又不会太厚以便不显著影响多层反射结构34的反射率。
在一些实施例中，多层反射结构34的最上层是硅层，并且非晶层50直接形成在多层反射结构34的该最上硅层的最上表面上。在一些实施例中，非晶层50可以包括但不限于：非晶硅、非晶氧化硅(SiO2)、或非晶氮化硅(SiN)。
现在参考图3，帽盖层100被形成在非晶层50之上，例如，直接形成在非晶层50的上表面上。帽盖层100可以通过帽盖层形成工艺110来形成。在一些实施例中，帽盖层形成工艺110可以包括外延生长工艺、CVD工艺(例如，APCVD、LPCVD、LECVD或PECVD)、或PVD工艺(例如，电加热蒸发、脉冲激光沉积、电子束蒸发、分子束外延、离子束辅助蒸发、溅射、或电弧蒸发)。
如上所述，帽盖层100下方的非晶层50的存在使得帽盖层100更容易实现非晶结构。在一些实施例中，帽盖层100包括具有非晶钌的非晶材料。在其他实施例中，帽盖层100包括具有非晶态的钌基化合物的非晶态材料。例如，钌基化合物可以包括诸如氧(O)、铌(Nb)、氮(N)、钽(Ta)或锆(Zr)之类的元素。在一些实施例中，钌基化合物可以包括：RuO2、RuNb、RuNbO、RuON、RuN、RuNbON、RuTaON、RuZr或RuZrO。在钌基化合物为RuNb的实施例中，在RuNb中Nb的原子量(atomic weight)小于或等于约50％，例如，约10％、约20％、约30％、约40％、或约50％。在钌基化合物为RuNbO的实施例中，在RuNbO中Nb的原子量小于或等于约50％，例如，约10％、约20％、约30％、约40％、或约50％。
以上讨论的原子量的这些范围被具体地调整以优化帽盖层的性能。在这方面，钌是帽盖层的理想候选者，因为它不会与氢(EUV扫描仪中存在的氢)发生反应。然而，钌本身可能不具有帽盖层100应当具有的使得在用于制造EUV光刻掩模18的各种蚀刻工艺期间不被损坏的耐蚀刻性。铌比钌更具耐腐蚀性。这样，在钌基化合物中添加铌将有助于增加帽盖层100的耐蚀刻性。但是，如果铌过多，则这种化合物可能变得与氢更具反应性，这是不希望的。这里，钌基化合物中铌的原子量小于50％，将有助于帽盖层100同时达到以下目的：不与EUV扫描仪中存在的氢发生反应，并且具有足够的耐蚀刻性以承受本文执行的各种蚀刻工艺。
帽盖层100被形成为具有厚度120。可通过调节帽盖层形成工艺110的各种参数(例如，沉积时间等)，来调整厚度120的值。在一些实施例中，厚度120被调整为在约2.5nm至约6nm之间的范围内，例如，在约2nm至约4nm之间的范围内。帽盖层100的这种厚度范围有助于确保帽盖层100足够厚以充分保护下面的多层反射结构34，但是又不会太厚以便不显著影响多层反射结构34的反射率。
可以理解的是，图2-图3仅示出了形成非晶帽盖层100的一个实施例。图4-图5中示出了形成非晶帽盖层100的另一实施例。参考图4，在LTEM衬底30之上形成多层反射结构34。执行处理工艺200以处理多层反射结构34的最上层(例如，最上Si/Mo膜对的硅层)的上表面。多层反射结构34的最上层的处理有利于非晶帽盖层的形成。换句话说，如果多层反射结构34的最上层没有通过处理工艺200进行处理，则要在其上形成的帽盖层更可能具有多晶结构，如上所述这是不可取的。这里，多层反射结构34的最上层的处理意味着要在其上形成的帽盖层可以更容易地实现非晶结构。如上所述，非晶帽盖层是期望的，因为它减少了EUV掩模18中的缺陷，提高了光刻性能，并且延长了EUV掩模18的寿命。
多层反射结构34的处理有助于在其上形成非晶结构的一个原因涉及自由能(freeenergy)。当在衬底上形成膜时，存在衬底的表面自由能、膜的自由能、以及衬底与膜之间的界面的自由能。delta自由能可以定义为：薄膜的自由能+界面的自由能–衬底的表面自由能。小于0的delta自由能与膜形成的岛状生长(Volmer-Weber)模式相关联，其中首先出现“岛”，并且然后这些岛聚结成连续的膜。这是不期望的，因为以这种方式形成的膜更可能实现多晶结构，因此可能易于损坏。另一方面，大于0的delta自由能与膜形成的层状生长(Frank-Van der Merwe)模式相关联，其中膜逐层生长，其中每一层都模仿下面的层的结构。这是更期望的，因为以这种方式形成的(一个或多个)层可以更容易地获得非晶结构。这里，处理工艺200对多层反射结构34的最上表面进行去湿处理，并且使得delta自由能大于0，这有利于帽盖层100的逐层非晶膜形成。
在一些实施例中，处理工艺200涉及将等离子体施加到多层反射结构34的最上层(例如，Si/Mo膜对的硅层)。例如，等离子体可以包括氩(Ar)等离子体、氧(O2)等离子体或氮(N2)等离子体。多层反射结构34的上表面的等离子体处理从上表面移除污渍或油脂或其他污染物，并且因此提高了上表面的均匀性。在一些实施例中，用约28摄氏度至约35摄氏度之间的温度范围以及约5秒至约60秒之间的持续时间范围来执行等离子体工艺。这样的温度范围和持续时间范围不是随机选择的，而是实际上具体地被配置以便优化多层反射结构34的最上层的等离子体处理的效果。例如，如果温度范围和/或持续时间范围太长或太短，则可能会破坏非晶帽盖层在多层反射结构34的经处理的表面之上的形成。
现在参考图5，在多层反射结构34的最上层上形成帽盖层100。同样，可以使用上述帽盖层形成工艺110来形成帽盖层100，帽盖层形成工艺110可以包括外延生长工艺、CVD工艺或PVD工艺。如上所述，帽盖层100具有非晶结构，并且可以包括Ru、RuO2、RuNb、RuNbO、RuON、RuN、RuNbON、RuTaON、RuZr或RuZrO。同样如上所述，可以配置帽盖层形成工艺110的工艺参数，使得帽盖层100具有厚度120，该厚度120可以在约2.5nm至约6nm之间的范围内。
应当理解，以上参考图2-图3讨论的实施例和以上参考图4-图5讨论的实施例可以被组合以促进帽盖层100的形成。例如，在一些实施例中，可以执行处理工艺200以处理多层反射结构34。此后，非晶层50(例如，非晶Si层、非晶SiN层或非晶SiO2层)可以被形成在多层反射结构34的经处理的表面上。多层反射结构34的经处理的表面还可以促进非晶层50的非晶结构的形成。然后，可以在非晶层50上形成帽盖层100。
不管如何形成帽盖层100以实现非晶结构，都可以执行进一步的制造工艺以完成EUV掩模18的形成。例如，现在参考图6，在帽盖层100之上形成吸收体层240(也被称为吸收层)。在一些实施例中，吸收体层240吸收被引导到EUV光刻掩模18上的EUV辐射。在各种实施例中，吸收体层可以由以下各项制成：氮化钽(TaBN)、钽硼氧化物(TaBO)、或铬(Cr)、镭(Ra)、或以下一种或多种材料的合适氧化物或氮化物(或合金)：锕、镭、碲、锌、铜、铝、镍和镍合金。
应当理解，在一些实施例中，可以在帽盖层100和吸收体层240之间可选地形成缓冲层。缓冲层可以在吸收体层240的图案化或修复工艺中用作蚀刻停止层。缓冲层可以具有与设置在其上方的吸收体层不同的蚀刻特性。在一些实施例中，缓冲层可以包括钌、Ru化合物(例如，RuB或RuSi)、铬、氧化铬或氮化铬。
现在参考图7，使用光致抗蚀剂形成工艺270从侧面44在吸收体层240之上形成光致抗蚀剂层260。在一些实施例中，光致抗蚀剂形成工艺270可以包括旋涂工艺。光致抗蚀剂层260可以是EUV光致抗蚀剂(例如，对EUV范围内的辐射敏感)。光致抗蚀剂层260被图案化为由多个开口(例如，开口280、281和282)分隔开的多个部分。在一些实施例中，光致抗蚀剂层260的图案化可以包括电子束(E-beam)曝光工艺、曝光后烘烤工艺和光致抗蚀剂显影工艺。
现在参考图8，使用蚀刻工艺300来蚀刻吸收体层240，其中经图案化的光致抗蚀剂层260用作蚀刻掩模。换句话说，开口280-282垂直延伸穿过吸收体层240，直到帽盖层100的部分被开口280-282暴露。在一些实施例中，蚀刻工艺300可以包括干法蚀刻工艺。帽盖层100有效地用作蚀刻工艺300的蚀刻停止层。对于其中帽盖层具有多晶结构的传统EUV光刻掩模，蚀刻工艺300可能由于多晶结构具有晶界而损坏帽盖层。例如，多晶帽盖层的暴露上表面处可能出现微小裂缝，或者多晶帽盖层的暴露部分可能具有过度粗糙的上表面。这些缺陷可能不利地影响光刻性能和/或缩短EUV光刻掩模的寿命。相比之下，本文的帽盖层100被形成为具有非晶结构，这使得其可以经受蚀刻工艺300而不会引起显著损坏。例如，即使在执行蚀刻工艺300之后，帽盖层100的暴露部分的上表面也可以基本更平坦和更平滑(与用于传统EUV光刻掩模的多晶帽盖层相比)。
现在参考图9，执行光致抗蚀剂移除工艺320以移除经图案化的光致抗蚀剂层260。在一些实施例中，光致抗蚀剂移除工艺320包括光致抗蚀剂剥离或灰化工艺。光致抗蚀剂移除工艺320也可能损坏在传统EUV光刻掩模中实现的多晶帽盖层。然而，因为本文中的EUV光刻掩模18替代地实现了非晶帽盖层，所以可以在基本不损坏帽盖层100的情况下执行光致抗蚀剂移除工艺320。
现在参考图10，执行光致抗蚀剂形成工艺350以在EUV光刻掩模18之上形成另一经图案化的光致抗蚀剂层360。在一些实施例中，光致抗蚀剂形成工艺350可以包括旋涂工艺。光致抗蚀剂层360可以是EUV光致抗蚀剂(例如，对EUV范围内的辐射敏感)。光致抗蚀剂层360被图案化为由多个开口(例如，开口380和381)分隔开的多个部分。开口380-381暴露吸收体层240的部分。经图案化的光致抗蚀剂层360也填充在开口280-282中。在一些实施例中，光致抗蚀剂层260的图案化可以包括电子束(E-beam)曝光工艺或激光束曝光、曝光后烘烤工艺和光致抗蚀剂显影工艺。
现在参考图11，从侧面44对EUV光刻掩模18执行蚀刻工艺400。经图案化的光致抗蚀剂层360在蚀刻工艺400期间用作保护层，以保护位于下方的层不被蚀刻掉。同时，蚀刻工艺400蚀刻掉吸收体层240、帽盖层100、非晶层50(在形成非晶层50的实施例中)和多层反射结构34的部分。开口380-381向下(从侧面44朝向侧面42)延伸并且穿过吸收体层240、帽盖层100、非晶层50和多层反射结构34。在到达LTEM衬底30时，蚀刻工艺400停止，并且因此LTEM衬底30的部分被开口380-381暴露。
现在参考图12，执行光致抗蚀剂移除工艺420以移除经图案化的光致抗蚀剂层360。在一些实施例中，光致抗蚀剂移除工艺420包括光致抗蚀剂剥离或灰化工艺。光致抗蚀剂移除工艺420也可能损坏在传统EUV光刻掩模中实现的多晶帽盖层。然而，因为本文中的EUV光刻掩模18替代地实现了非晶帽盖层，所以可以在基本不损坏帽盖层100的情况下执行光致抗蚀剂移除工艺420。
在执行了光致抗蚀剂移除工艺420之后，还可以执行一个或多个清洁工艺以清洁EUV光刻掩模18，例如用于移除设置在EUV光刻掩模18上的污染物颗粒。因为帽盖层100的部分仍然被开口280-282暴露，所以如果帽盖层是使用多晶材料实现的，则在一个或多个清洁工艺中使用的化学物质(例如，包含氧和/或氢的溶液)会渗入帽盖层的破裂或粗糙表面，并且因此进一步损坏帽盖层。然而，因为本文的帽盖层100是使用非晶材料实现的，所以根据本公开的实施例，清洁工艺将不会对帽盖层100造成损坏。
现在参考图13，可以使用EUV光刻掩模18来执行一个或多个晶圆印刷工艺470。换句话说，EUV光刻掩模18可以在一个或多个EUV光刻工艺中用作光刻掩模，从而对半导体晶圆上的各种特征进行限定或图案化。晶圆印刷工艺470可以生成释气产物(outgassingproduct)，例如，包含碳、氢、氧等的释气产物。这些释气产物可以与EUV光刻掩模18的各种组件接触，包括帽盖层100的暴露表面。如果帽盖层100是使用多晶材料实现的(例如，在传统的EUV光刻掩模中)，则在晶圆印刷工艺470被执行时，这种暴露的表面可能已经遭受了广泛的损害(例如，过度粗糙或裂缝)。释气产物更容易粘附在帽盖层的暴露(和损坏)表面上，因为这类帽盖层的粗糙表面会俘获释气产物。损坏的帽盖层表面上的释气产物的存在会污染EUV光刻掩模，并且会进一步降低光刻工艺的性能。例如，由于释气产物粘附在帽盖层表面上，多层反射结构34的反射率将被不期望地改变。再次，本公开的EUV光刻掩模18不遭受该问题，因为非晶帽盖层100基本没有损坏，并且因此由晶圆印刷工艺470生成的释气产物将不会粘附在帽盖层100的暴露表面上。因此，本公开避免了EUV光刻掩模18的不期望污染。
图14是根据本公开的各个方面的执行半导体制造工艺的方法600的流程图。
方法600包括在衬底之上形成多层反射结构的步骤610。在一些实施例中，反射结构包括多层结构，该多层结构被配置为针对预定辐射波长提供高反射率，例如，高于预定阈值的反射率。
方法600包括在多层反射结构之上沉积或生长非晶层的步骤620。在一些实施例中，沉积或生长非晶层包括沉积或生长非晶硅层、非晶氧化硅层或非晶氮化硅层。
方法600包括在非晶层之上沉积或生长帽盖层的步骤630。在一些实施例中，沉积或生长帽盖层包括沉积或生长包含钌的非晶材料作为帽盖层。非晶材料可以进一步包含：氧、铌、氮、钽或锆。
方法600包括执行EUV光刻工艺的步骤640。例如，衬底、多层反射结构、非晶层和帽盖层可以是极紫外(EUV)光刻掩模的部分。可以使用EUV光刻掩模来执行EUV光刻工艺。
应当理解，可以在方法600的步骤610-640之前、期间或之后执行附加工艺，以完成光刻掩模的制造。例如，在沉积或生长非晶层之前，方法600可以包括对多层反射结构执行等离子体处理工艺的步骤。在一些实施例中，等离子体处理工艺包括将Ar等离子体、O2等离子体或N2等离子体施加到多层反射结构。为了简单起见，在此不详细讨论其他步骤。
图15是根据本公开的各个方面的执行半导体制造工艺的方法700的流程图。
方法700包括在衬底之上形成多层反射结构的步骤710。在一些实施例中，反射结构包括多层结构，该多层结构被配置为针对预定辐射波长提供高反射率，例如，高于预定阈值的反射率。
方法700包括利用等离子体来处理多层反射结构的步骤720。在一些实施例中，步骤720包括利用Ar等离子体、O2等离子体或N2等离子体来处理多层反射结构。
方法700包括在多层反射结构之上形成非晶帽盖层的步骤730。可以在已经处理了多层反射结构之后执行步骤730。
方法700包括执行EUV光刻工艺的步骤740。例如，衬底、多层反射结构、帽盖层可以是极紫外(EUV)光刻掩模的部分。可以使用EUV光刻掩模来执行EUV光刻工艺。
应当理解，可以在方法700的步骤710-740之前、期间或之后执行附加工艺，以完成光刻掩模的制造。例如，在步骤720的处理之后但在步骤730的非晶帽盖层的形成之前，方法700可以包括在多层反射结构之上形成第一层的步骤。非晶帽盖层被形成在第一层之上。在一些实施例中，第一层被形成为具有与非晶帽盖层相比不同类型的非晶材料。为了简单起见，在此不详细讨论其他步骤。
总之，本公开形成用于EUV光刻掩模的非晶帽盖层。可以通过衬底调谐来形成非晶帽盖层，该衬底调谐可以包括首先在多层反射结构上形成薄非晶层，然后使用外延工艺或CVD或PVD工艺在该薄非晶层上形成非晶帽盖层。还可以通过以下方式来形成非晶帽盖层：处理多层反射结构，并且然后使用外延工艺或CVD或PVD工艺在多层反射结构的经处理的表面上形成非晶帽盖层。
基于以上讨论，可以看出，本公开的EUV掩模提供了优于传统EUV掩模的优点。然而，应当理解，其他实施例可以提供附加优点，并且在本文中不必公开所有优点，并且对于所有实施例都不需要特定优点。一个优点是，与传统EUV光刻掩模相比，本公开的EUV光刻掩模可以为帽盖层实现更好的膜质量。如上所述，传统EUV光刻掩模形成多晶帽盖层，由于执行各种蚀刻和/或清洁工艺，多晶帽盖层的晶界易于损坏。损坏的多晶帽盖层可能导致光刻性能下降(例如，较差临界尺寸)。相比之下，本文的EUV光刻掩模形成非晶帽盖层，与多晶帽盖层相比，非晶帽盖层可以更好地承受各种蚀刻和/或清洁工艺的损坏效应。因此，非晶帽盖层具有改善的膜质量，因此与传统EUV光刻掩模相比，本文的EUV光刻掩模具有改善的光刻性能。
另外，因为在晶圆印刷中使用EUV光刻掩模，所以可能会产生释气产物。这些释气产物更容易粘附到传统EUV光刻掩模的受损多晶帽盖层的裸露表面上，这可能会降低光刻性能。这里，由于非晶帽盖层基本不具有受损表面，所以释气产物不太可能粘附在本公开的EUV光刻掩模上。因此，光刻性能得以提高。
此外，传统EUV光刻掩模的受损多晶帽盖层可能使得传统EUV掩模更快地失效，或者至少使得EUV光刻掩模劣化至其不再具有令人满意的性能并且应当被更换的程度。换句话说，多晶帽盖层易于损坏的趋势可能会缩短传统EUV光刻掩模的寿命。相比之下，本文的非晶帽盖层可以实质延长EUV光刻掩模的寿命。由于更换或修复EUV光刻掩模可能是昂贵的，因此本公开可以实质降低制造成本。
本公开的一个方面涉及一种器件。该器件包括衬底。该器件包括设置在衬底之上的多层反射结构。该器件包括设置在多层反射结构之上的非晶帽盖层。
本公开的另一方面涉及一种方法。该方法包括在衬底之上形成多层反射结构。该方法包括在多层反射结构之上沉积或生长非晶层。该方法包括在非晶层之上沉积或生长帽盖层。
本公开的又一方面涉及一种方法。该方法包括在衬底之上形成多层反射结构。该方法包括利用等离子体来处理多层反射结构。该方法包括：在处理之后，在多层反射结构之上形成非晶帽盖层。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1.一种半导体器件，包括：
衬底；
多层反射结构，设置在所述衬底之上；以及
非晶帽盖层，设置在所述多层反射结构之上。
示例2.根据示例1所述的器件，其中，所述非晶帽盖层包括钌。
示例3.根据示例2所述的器件，其中，所述非晶帽盖层还包括：氧、铌、氮、钽或锆。
示例4.根据示例2所述的器件，其中，所述非晶帽盖层包括Ru、RuO2、RuNb、RuNbO、RuON、RuN、RuNbON、RuTaON、RuZr或RuZrO。
示例5.根据示例4所述的器件，其中，所述非晶帽盖层包括：
RuNb，其中，在RuNb中Nb的原子量小于50％；或
RuNbO，其中，在RuNbO中Nb的原子量小于50％。
示例6.根据示例1所述的器件，还包括：非晶层，设置在所述多层反射结构与所述非晶帽盖层之间。
示例7.根据示例6所述的器件，其中，所述非晶层包括非晶硅、非晶氧化硅或非晶氮化硅。
示例8.根据示例1所述的器件，其中，所述多层反射结构包括多对硅膜和钼膜。
示例9.根据示例1所述的器件，其中，所述器件是极紫外(EUV)光刻掩模。
示例10.一种用于形成半导体器件的方法，包括：
在衬底之上形成多层反射结构；
在所述多层反射结构之上沉积或生长非晶层；以及
在所述非晶层之上沉积或生长帽盖层。
示例11.根据示例10所述的方法，其中，所述衬底、所述多层反射结构、所述非晶层和所述帽盖层是极紫外(EUV)光刻掩模的部分，并且其中，所述方法还包括：向执行EUV光刻工艺的实体提供所述EUV光刻掩模。
示例12.根据示例10所述的方法，其中，沉积或生长所述非晶层包括：沉积或生长非晶硅层、非晶氧化硅层或非晶氮化硅层。
示例13.根据示例10所述的方法，其中，沉积或生长所述帽盖层包括：沉积或生长包括钌的非晶材料作为所述帽盖层。
示例14.根据示例13所述的方法，其中，所述非晶材料还包括：氧、铌、氮、钽或锆。
示例15.根据示例10所述的方法，还包括：在沉积或生长所述非晶层之前，对所述多层反射结构执行等离子体处理工艺。
示例16.根据示例15所述的方法，其中，所述等离子体处理工艺包括施加Ar等离子体、O2等离子体或N2等离子体。
示例17.一种用于形成半导体器件的方法，包括：
在衬底之上形成多层反射结构；
利用等离子体来处理所述多层反射结构；以及
在所述处理之后，在所述多层反射结构之上形成非晶帽盖层。
示例18.根据示例17所述的方法，还包括：在所述处理之后但在形成所述非晶帽盖层之前，在所述多层反射结构之上形成第一层，其中，所述非晶帽盖层是在所述第一层之上形成的。
示例19.根据示例18所述的方法，其中，所述第一层被形成为具有与所述非晶帽盖层相比不同类型的非晶层。
示例20.根据示例17所述的方法，其中，所述处理包括利用Ar等离子体、O2等离子体或N2等离子体来处理所述多层反射结构。

Claims (10)

1.一种半导体器件，包括：
衬底；
多层反射结构，设置在所述衬底之上；以及
非晶帽盖层，设置在所述多层反射结构之上。
2.根据权利要求1所述的器件，其中，所述非晶帽盖层包括钌。
3.根据权利要求2所述的器件，其中，所述非晶帽盖层还包括：氧、铌、氮、钽或锆。
4.根据权利要求2所述的器件，其中，所述非晶帽盖层包括Ru、RuO2、RuNb、RuNbO、RuON、RuN、RuNbON、RuTaON、RuZr或RuZrO。
5.根据权利要求4所述的器件，其中，所述非晶帽盖层包括：
RuNb，其中，在RuNb中Nb的原子量小于50％；或
RuNbO，其中，在RuNbO中Nb的原子量小于50％。
6.根据权利要求1所述的器件，还包括：非晶层，设置在所述多层反射结构与所述非晶帽盖层之间。
7.根据权利要求6所述的器件，其中，所述非晶层包括非晶硅、非晶氧化硅或非晶氮化硅。
8.根据权利要求1所述的器件，其中，所述多层反射结构包括多对硅膜和钼膜。
9.一种用于形成半导体器件的方法，包括：
在衬底之上形成多层反射结构；
在所述多层反射结构之上沉积或生长非晶层；以及
在所述非晶层之上沉积或生长帽盖层。
10.一种用于形成半导体器件的方法，包括：
在衬底之上形成多层反射结构；
利用等离子体来处理所述多层反射结构；以及
在所述处理之后，在所述多层反射结构之上形成非晶帽盖层。
CN202010913267.5A 2020-05-11 2020-09-03 具有非晶帽盖层的光刻掩模 Pending CN113253562A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/872,212 2020-05-11
US16/872,212 US11442356B2 (en) 2020-05-11 2020-05-11 Lithography mask with an amorphous capping layer

Publications (1)

Publication Number Publication Date
CN113253562A true CN113253562A (zh) 2021-08-13

Family

ID=77220121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010913267.5A Pending CN113253562A (zh) 2020-05-11 2020-09-03 具有非晶帽盖层的光刻掩模

Country Status (5)

Country Link
US (1) US11442356B2 (zh)
KR (1) KR102464044B1 (zh)
CN (1) CN113253562A (zh)
DE (1) DE102020114852A1 (zh)
TW (1) TWI766544B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774375B (zh) 2016-07-27 2022-08-11 美商應用材料股份有限公司 具多層吸收劑的極紫外遮罩坯料及製造方法
TW202141165A (zh) 2020-03-27 2021-11-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
TW202202641A (zh) 2020-07-13 2022-01-16 美商應用材料股份有限公司 極紫外線遮罩吸收劑材料
US20220350233A1 (en) * 2021-05-03 2022-11-03 Applied Materials, Inc. Extreme ultraviolet mask absorber materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318140A1 (en) * 2006-06-08 2008-12-25 Asahi Glass Company, Limited Reflective mask blank for euv lithography and substrate with functional film for the same
CN106154735A (zh) * 2014-10-31 2016-11-23 台湾积体电路制造股份有限公司 具有抑制带外辐射的ito吸收件的euv掩模
US20180373138A1 (en) * 2016-06-01 2018-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. High Durability Extreme Ultraviolet Photomask
CN109960104A (zh) * 2017-12-22 2019-07-02 台湾积体电路制造股份有限公司 具有黑色边界区域的光刻掩模及其制造方法
US20210063865A1 (en) * 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet mask and method for forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228512B1 (en) 1999-05-26 2001-05-08 The Regents Of The University Of California MoRu/Be multilayers for extreme ultraviolet applications
KR20090001664A (ko) 2007-05-09 2009-01-09 박경열 유/무선 통신망을 이용한 스티커 사진 무선 인화서비스시스템
US8841047B2 (en) 2012-04-02 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8877409B2 (en) 2012-04-20 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reflective mask and method of making same
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9612521B2 (en) 2013-03-12 2017-04-04 Applied Materials, Inc. Amorphous layer extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9052595B2 (en) 2013-03-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
KR102109129B1 (ko) 2013-07-02 2020-05-08 삼성전자주식회사 반사형 포토마스크 블랭크 및 반사형 포토마스크
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9377693B2 (en) 2014-03-13 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Collector in an extreme ultraviolet lithography system with optimal air curtain protection
US9529268B2 (en) 2014-04-03 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for improving pattern transfer
US9256123B2 (en) 2014-04-23 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an extreme ultraviolet pellicle
US9184054B1 (en) 2014-04-25 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
TWI650607B (zh) 2014-10-21 2019-02-11 日商Ａｇｃ股份有限公司 Euvl用附反射層之基板及其製造方法、以及euvl用反射型光罩基底及euvl用反射型光罩

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080318140A1 (en) * 2006-06-08 2008-12-25 Asahi Glass Company, Limited Reflective mask blank for euv lithography and substrate with functional film for the same
CN106154735A (zh) * 2014-10-31 2016-11-23 台湾积体电路制造股份有限公司 具有抑制带外辐射的ito吸收件的euv掩模
US20180373138A1 (en) * 2016-06-01 2018-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. High Durability Extreme Ultraviolet Photomask
CN109960104A (zh) * 2017-12-22 2019-07-02 台湾积体电路制造股份有限公司 具有黑色边界区域的光刻掩模及其制造方法
US20210063865A1 (en) * 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet mask and method for forming the same

Also Published As

Publication number Publication date
US20210349386A1 (en) 2021-11-11
TW202142950A (zh) 2021-11-16
KR102464044B1 (ko) 2022-11-04
US11442356B2 (en) 2022-09-13
TWI766544B (zh) 2022-06-01
KR20210138460A (ko) 2021-11-19
DE102020114852A1 (de) 2021-11-11

Similar Documents

Publication Publication Date Title
KR102464044B1 (ko) 비정질 캡핑 층을 갖는 리소그래피 마스크
CN109960104B (zh) 具有黑色边界区域的光刻掩模及其制造方法
EP1412817B1 (en) Damascene extreme ultraviolet lithography (euvl) photomask and method of making
KR100870259B1 (ko) 반사 마스크를 이용한 집적 회로 패터닝
US7078134B2 (en) Photolithographic mask having a structure region covered by a thin protective coating of only a few atomic layers and methods for the fabrication of the mask including ALCVD to form the thin protective coating
CN108227414B (zh) 掩模结构与掩模制程方法
US9529250B2 (en) EUV mask with ITO absorber to suppress out of band radiation
US11809075B2 (en) EUV lithography mask with a porous reflective multilayer structure
US11846881B2 (en) EUV photomask
US20240069428A1 (en) Reflective mask blank, reflective mask, reflective mask manufacturing method, and semiconductor device manufacturing method
US20220197131A1 (en) Mask and Reticle Protection with Atomic Layer Deposition (ALD)
CN110824853B (zh) 遮罩及其制造方法和使用方法
US11435660B2 (en) Photomask and method of fabricating a photomask
US20240053669A1 (en) Euv photo masks and manufacturing method thereof
CN110874008A (zh) 掩模及其制造方法及图案化膜层的方法
TW202201114A (zh) 反射型空白光罩及反射型光罩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination