CN113196372B - 像素驱动电路及其驱动方法和显示装置 - Google Patents

像素驱动电路及其驱动方法和显示装置 Download PDF

Info

Publication number
CN113196372B
CN113196372B CN201980002679.9A CN201980002679A CN113196372B CN 113196372 B CN113196372 B CN 113196372B CN 201980002679 A CN201980002679 A CN 201980002679A CN 113196372 B CN113196372 B CN 113196372B
Authority
CN
China
Prior art keywords
circuit
sub
control
light
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002679.9A
Other languages
English (en)
Other versions
CN113196372A (zh
Inventor
玄明花
陈小川
刘冬妮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113196372A publication Critical patent/CN113196372A/zh
Application granted granted Critical
Publication of CN113196372B publication Critical patent/CN113196372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

本发明提供一种像素驱动电路及其方法和显示装置。像素驱动电路包括发光时间控制子电路、第一储能子电路，第一复位子电路、第一发光控制子电路、时间控制数据写入子电路和数据控制子电路；时间控制数据写入子电路在第一栅极驱动信号的控制下，控制时间控制数据线与第一储能子电路的第二端之间电连接；发光时间控制子电路控制发光时间控制子电路的第一端与发光时间控制子电路的第二端之间电连接。本发明解决微发光二极管在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题。

Description

像素驱动电路及其驱动方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法和显示装置。
背景技术
在相关技术中，微发光二极管因其低驱动电压、超高亮度、长寿命、耐高温等特点被认为是次世代显示面板技术。相关的用于驱动微发光二极管的像素驱动电路存在微发光二极管在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题。
发明内容
本发明的主要目的在于提供一种像素驱动电路及其驱动方法和显示装置解决微发光二极管在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题。
在一个方面中，本发明实施例提供了一种像素驱动电路，所述像素驱动电路包括发光时间控制子电路、第一储能子电路，第一复位子电路、第一发光控制子电路、时间控制数据写入子电路和数据控制子电路；
所述第一复位子电路分别与复位控制线、第一初始电压端、所述发光时间控制子电路的第一端、所述发光时间控制子电路的控制端与所述发光时间控制子电路的第二端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述发光时间控制子电路的第一端，并在所述复位控制信号的控制下控制所述发光时间控制子电路的控制端与所述发光时间控制子电路的第二端之间电连接；
所述第一储能子电路的第一端与所述发光时间控制子电路的控制端电连接；所述第一储能子电路用于存储电压；
所述时间控制数据写入子电路分别与第一栅线、时间控制数据线和所述第一储能子电路的第二端电连接，用于在所述第一栅线提供的第一栅极驱动信号的控制下，控制所述时间控制数据线与所述第一储能子电路的第二端之间电连接；
所述数据控制子电路分别与发光控制线、所述时间控制数据线和所述第一储能子电路的第二端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述时间控制数据线与所述第一储能子电路的第二端之间电连接；
所述第一发光控制子电路分别与所述发光控制线、所述发光时间控制子电路的第一端和第一电压端电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路的第一端与所述第一电压端之间电连接；
所述发光时间控制子电路的第二端与输出端电连接，所述发光时间控制子电路用于在其控制端的电位的控制下，控制所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接。
可选的，本发明至少一实施例所述的像素驱动电路还包括第二发光控制子电路；
所述第二发光控制子电路分别与所述发光控制线、所述发光时间控制子电路的第二端和所述输出端电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述输出端之间电连接。
可选的，所述发光时间控制子电路包括发光时间控制晶体管；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端。
可选的，所述第一复位子电路包括第一复位晶体管和第二复位晶体管；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压。
可选的，所述时间控制数据写入子电路包括时间控制数据写入晶体管；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接。
可选的，所述数据控制子电路包括数据控制晶体管；所述第一储能子电路包括时间控制电容；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接；
所述第一储能子电路的第一端为所述时间控制电容的第一端，所述第一储能子电路的第二端为所述时间控制电容的第二端。
可选的，所述第一发光控制子电路包括第一发光控制晶体管；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接。
可选的，所述第二发光控制子电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
可选的，所述发光时间控制子电路包括发光时间控制晶体管；所述第一复位子电路包括第一复位晶体管和第二复位晶体管；所述时间控制数据写入子电路包括时间控制数据写入晶体管；所述数据控制子电路包括数据控制晶体管；所述第一发光控制子电路包括第一发光控制晶体管；所述第一储能子电路包括时间控制电容；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接；
所述第一储能子电路的第一端为所述时间控制电容的第一端，所述第一储能子电路的第二端为所述时间控制电容的第二端。
可选的，本发明至少一实施例所述的像素驱动电路还包括第二发光控制子电路；
所述第二发光控制子电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
可选的，本发明至少一实施例所述的像素驱动电路还包括电流驱动子电路；
所述电流驱动子电路连接于所述发光时间控制子电路的第二端和所述输出端之间，所述电流驱动子电路还分别与电流控制数据线和所述输出端电连接，所述电流驱动子电路用于在发光阶段，根据所述电流控制数据线提供的电流控制数据电压，产生输出至所述输出端的驱动电流。
可选的，所述电流驱动子电路包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；
所述驱动子电路的第一端与所述发光时间控制子电路的第二端电连接，所述驱动子电路的第二端与所述输出端电连接；所述驱动子电路用于在其控制端的电位的控制下，控制所述驱动子电路的第一端和所述驱动子电路的第二端之间电连接；
所述第二储能子电路的第一端与所述驱动子电路的控制端电连接，所述第二储能子电路的第二端与第二电压端电连接，所述第二储能子电路用于存储电压；
所述电流控制数据写入子电路分别与第二栅线、所述电流控制数据线和所述驱动子电路的第一端电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，控制所述电流控制数据线与所述驱动子电路的第一端之间电连接；
所述第二复位子电路分别与所述复位控制线、第二初始电压端和所述驱动子电路的控制端电连接，用于在所述复位控制线输入的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压提供至所述驱动子电路的控制端；
所述补偿子电路分别与所述第二栅线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述第二栅极驱动信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接。
可选的，所述像素驱动电路还包括第二发光控制子电路；所述驱动子电路的第一端通过所述第二发光控制子电路与所述发光时间控制子电路的第二端电连接；
所述第二发光控制子电路的控制端与所述发光控制线电连接，所述第二发光控制子电路的第一端与所述发光时间控制子电路的第二端电连接，所述第二发光控制子电路的第二端与所述驱动子电路电连接；所述第二发光控制子电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述驱动子电路之间电连接。
可选的，本发明至少一实施例所述的像素驱动电路还包括第三发光控制子电路；
所述驱动子电路的第二端通过所述第三发光控制子电路与所述输出端电连接；
所述第三发光控制子电路的控制端与所述发光控制线电连接，所述第三发光控制子电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述驱动子电路的第二端与所述输出端之间电连接。
可选的，所述驱动子电路包括驱动晶体管；所述第二储能子电路包括电流控制电容；所述电流控制数据写入子电路包括电流控制数据写入晶体管；所述第二复位子电路包括第三复位晶体管；所述补偿子电路包括补偿晶体管；
所述驱动晶体管的控制极与所述电流控制电容的第一端电连接，所述驱动晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述驱动晶体管的第二极与所述输出端电连接；
所述电流控制数据写入晶体管的控制极与所述第二栅线电连接，所述电流控制数据写入晶体管的第一极与所述电流控制数据线电连接，所述电流控制数据写入晶体管的第二极与所述驱动子电路的第一端电连接；
所述第三复位晶体管的控制极与所述复位控制线电连接，所述第三复位晶体管的第一极与第二初始电压端电连接，所述第三复位晶体管的第二极与所述驱动子电路的控制端电连接；
所述补偿晶体管的控制极与第二栅线电连接，所述补偿晶体管的第一极与所述驱动子电路的控制端电连接，所述补偿晶体管的第二极与所述驱动子电路的第二端电连接。
可选的，所述第三发光控制子电路包括第三发光控制晶体管；
所述第三发光控制晶体管的控制极与发光控制线电连接，所述第三发光控制晶体管的第一极与所述驱动子电路的第二端电连接，所述第三发光控制晶体管的第二极与所述输出端电连接。
可选的，所述像素驱动电路用于驱动发光元件；
所述输出端与所述发光元件的第一极电连接；
所述发光元件的第二极与第三电压端电连接。
可选的，所述发光元件为微发光二极管。
在第二个方面中，本发明实施例还提供了一种像素驱动方法，应用于上述的像素驱动电路，所述像素驱动方法包括：
分别向复位控制线和第一栅线提供打开信号，使得第一初始电压Vi1写入发光时间控制子电路的第一端，使得发光时间控制子电路的控制端与发光时间控制子电路的第二端之间电连接，使得时间控制数据线提供的预定时间控制数据电压VdT写入第一储能子电路的第二端，并使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接，相应改变所述第一储能子电路的第一端的电压，直至所述发光时间控制子电路关断；
向所述第一栅线提供打开信号，使得时间控制数据线提供的预定电压V0写入所述第一储能子电路的第二端，以相应改变所述第一储能子电路的第一端的电压；
向发光控制线提供打开信号，使得发光时间控制子电路的第一端与第一电压端之间电连接，并使得所述时间控制数据线与所述第一储能子电路的第二端之间电连接，以相应改变所述第一储能子电路的第一端的电压，以使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接或断开。
可选的，所述像素驱动电路还包括电流驱动子电路；
所述像素驱动方法包括：
在向发光控制线提供打开信号的同时，电流驱动子电路根据电流控制数据线提供的电流控制数据电压，产生输出至输出端的驱动电流。
可选的，所述电流驱动子电路包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；所述输出端与发光元件电连接；所述像素驱动方法还包括：
在分别向复位控制线和第一栅线提供打开信号的同时，使得第二初始电压写入所述驱动子电路的控制端，以断开所述驱动子电路的第一端与所述驱动子电路的第二端之间的连接；
在向所述第一栅线提供打开信号的同时，向第二栅线提供打开信号，使得电流控制数据线提供的预定电流控制数据电压VdI写入所述驱动子电路的第一端，并使得所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接，以使得所述驱动子电路的第一端与所述驱动子电路的第二端之间电连接，以相应改变所述驱动子电路的控制端的电位，直至所述驱动子电路关断；
在向发光控制线提供打开信号的同时，驱动子电路产生驱动所述发光元件发光的驱动电流，以驱动发光元件发光。
在第三个方面中，本发明实施例还提供了一种显示装置，包括上述的像素驱动电路。
与现有技术相比，本发明所述的像素驱动电路及其驱动方法和显示装置能够通过控制发光元件的发光时间来确定发光亮度，可以解决发光元件在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题，可以在固定的较高电流密度下通过调节发光元件的发光时间来调节发光亮度，并能够补偿采用低温多晶硅技术而引起的晶体管的阈值电压偏移对发光亮度调节的影响。
附图说明
图1A是本发明至少一实施例所述的像素驱动电路的结构图；
图1B是本发明至少一实施例所述的像素驱动电路的结构图；
图2是本发明至少一实施例所述的像素驱动电路的结构图；
图3是本发明至少一实施例所述的像素驱动电路的电路图；
图4是本发明如图3所示的像素驱动电路的至少一实施例的工作时序图；
图5A是本发明如图3所示的像素驱动电路的至少一实施例在复位时间段t1的工作状态示意图；
图5B是本发明如图3所示的像素驱动电路的至少一实施例在补偿时间段t2的工作状态示意图；
图5C是本发明如图3所示的像素驱动电路的至少一实施例在发光阶段te的工作状态示意图；
图6是多行像素驱动电路的至少一实施例的工作时序图；
图7是本发明至少一实施例所述的像素驱动电路的结构图；
图8是本发明至少一实施例所述的像素驱动电路的结构图；
图9是本发明至少一实施例所述的像素驱动电路的结构图；
图10是本发明至少一实施例所述的像素驱动电路的电路图；
图11是本发明如图10所示的像素驱动电路的至少一实施例的工作时序图；
图12A是本发明如图10所示的像素驱动电路的至少一实施例在复位时间段t1的工作状态示意图；
图12B是本发明如图10所示的像素驱动电路的至少一实施例在补偿时间段t2的工作状态示意图；
图12C是本发明如图10所示的像素驱动电路的至少一实施例在发光阶段te的工作状态示意图；
图13是多行像素驱动电路的至少一实施例的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1A所示，本发明至少一实施例所述的像素驱动电路包括发光时间控制子电路11、第一复位子电路12、第一发光控制子电路13、时间控制数据写入子电路14、数据控制子电路15和第一储能子电路1；
所述第一复位子电路12分别与复位控制线R1、第一初始电压端、所述发光时间控制子电路11的第一端、所述发光时间控制子电路11的控制端和所述发光时间控制子电路11的第二端电连接，用于在复位控制线R1提供的复位控制信号的控制下，将第一初始电压端提供的第一初始电压Vi1写入所述发光时间控制子电路11的第一端，并在所述复位控制信号的控制下，控制所述发光时间控制子电路11的控制端与所述发光时间控制子电路11的第二端之间电连接；
所述第一储能子电路1的第一端与所述发光时间控制子电路11的控制端电连接；所述第一储能子电路1用于存储电压；
所述时间控制数据写入子电路14分别与第一栅线G1、时间控制数据线DT和所述第一储能子电路1的第二端电连接，用于在第一栅线G1提供的第一栅极驱动信号的控制下，控制时间控制数据线DT与所述第一储能子电路1的第二端之间电连接；
所述数据控制子电路15分别与发光控制线E1、所述时间控制数据线DT和所述第一储能子电路1的第二端电连接，用于在所述发光控制线E1提供的发光控制信号的控制下，控制所述时间控制数据线DT与所述第一储能子电路1的第二端之间电连接；
所述第一发光控制子电路13分别与所述发光控制线E1、所述发光时间控制子电路11的第一端和第一电压端Vt1电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路11的第一端与第一电压端Vt1之间电连接；
所述发光时间控制子电路11的第二端与输出端U1电连接，所述发光时间控制子电路11用于在其控制端的电位的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接。
在本发明至少一实施例中，所述像素驱动电路用于驱动发光元件，所述输出端U1与所述发光元件电连接。
本发明至少一实施例所述的像素驱动电路能够通过控制发光元件的发光时间来确定发光亮度，可以解决发光元件在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题，可以在固定的较高电流密度下通过调节发光元件的发光时间来调节发光亮度，并能够补偿采用低温多晶硅技术而引起的晶体管的阈值电压偏移对发光亮度调节的影响。
在本发明至少一实施例中，所述发光元件可以为Micro LED(微发光二极管)或有机发光二极管，但不以此为限。
在本发明至少一实施例中，所述第一电压端Vt1提供的电压根据所述发光时间控制子电路11包括的发光时间控制晶体管的类型有关；
当所述发光时间控制晶体管为p型晶体管时，所述第一电压端Vt1提供的第一电压可以为0V电压或负电压，但不以此为限；
当所述发光时间控制晶体管为n型晶体管时，所述第一电压端Vt1提供的第一电压可以为正电压，但不以此为限。
在本发明实施例中，所述第一储能子电路1可以包括时间控制电容，但不以此为限。
如图1B所示，在图1A所示的像素驱动电路的至少一实施例的基础上，增加了发光元件10，所述发光元件10的第一极与所述输出端U1电连接，所述发光元件10的第二极可以接入低电压VSS，但不以此为限。
在本发明至少一实施例中，所述发光元件10的第一极可以为阳极，所述发光元件10的第二极可以为阴极，但不以此为限。
本发明至少一实施例所述的像素驱动电路在工作时，显示周期可以包括复位时间段、补偿时间段和发光阶段；
在所述复位时间段，第一复位子电路12在复位控制信号的控制下，将第一初始电压Vi1写入发光时间控制子电路11的第一端，并控制发光时间控制子电路11的控制端与发光时间控制子电路11的第二端之间电连接，时间控制数据写入子电路14在第一栅极驱动信号的控制下，控制时间控制数据线写入预定时间控制数据电压VdT至第一储能子电路1的第二端，发光时间控制子电路11在其控制端的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接，相应改变所述第一储能子电路1的第一端的电压，直至所述发光时间控制子电路11关断；
在所述补偿时间段，所述时间控制数据写入子电路14在第一栅线G1提供的第一栅极驱动信号的控制下，控制时间控制数据线DT写入预定电压V0至所述第一储能子电路1的第二端，以相应改变所述第一储能子电路1的第一端的电压；
在发光阶段，第一发光控制子电路13在发光控制信号的控制下，控制发光时间控制子电路11的第一端与第一电压端Vt1之间电连接，数据控制子电路15在发光控制线E1提供的发光控制信号的控制下，控制时间控制数据线DT与所述第一储能子电路1的第二端之间电连接，以相应改变所述第一储能子电路1的第一端的电压，发光时间控制子电路11在所述第一储能子电路1的第一端的电压的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接或断开。
在本发明至少一实施例中，所述预定电压V0可以为0V，但不以此为限。在实际操作是，V0也可以为正电压或负电压，V0可以根据实际情况选定。
在本发明至少一实施例中，所述发光时间控制子电路11关断指的是：所述发光时间控制子电路11断开其第一端与第二端之间的连接；
所述发光时间控制子电路11导通指的是：所述发光时间控制子电路11控制其第一端与第二端之间电连接。
本发明至少一实施例所述的像素驱动电路在工作时，在发光阶段，DT提供的时间控制数据电压是变化的，以控制所述发光时间控制子电路11从导通至关断，或控制所述发光时间控制子电路11从关断至导通，以控制驱动发光元件10发光的时间。
在所述发光阶段，所述时间控制数据线提供的时间控制数据电压可以等于V0-Kt，t为当前时间与所述发光阶段开始的时间之间的时间差值；
所述发光时间控制子电路包括的发光时间控制晶体管为p型晶体管，K可以为正数，但不以此为限；或者，
所述发光时间控制子电路包括的发光时间控制晶体管为n型晶体管，K可以为负数，但不以此为限。
在所述发光阶段，所述时间控制数据电压也可以根据其他规律变化，也可控制发光元件的发光时间。
在具体实施时，本发明至少一实施例所述的像素驱动电路还可以包括第二发光控制子电路；
所述第二发光控制子电路分别与所述发光控制线、所述发光时间控制子电路的第二端和所述输出端电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述发光元件之间电连接。
如图2所示，在图1B所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路可以还包括第二发光控制子电路16；
所述第二发光控制子电路16分别与所述发光控制线E1、所述发光时间控制子电路11的第二端和所述输出端U1电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路11的第二端与所述输出端U1之间电连接。
本发明至少一实施例所述的像素驱动电路通过增加所述第二发光控制子电路16，能够在发光控制信号的控制下，控制所述发光时间控制子电路11的第二端与所述发光元件10的第一极之间是否电连接。
在图2所示的像素驱动电路的至少一实施例中，当VSS大于或等于Vi1时，则在复位时间段，所述发光元件10处于反向偏置状态，此时才可以省去所述第二发光控制子电路16；当VSS小于Vi1时，需要设置所述第二发光控制子电路16。
可选的，所述发光时间控制子电路可以包括发光时间控制晶体管；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端。
可选的，所述第一复位子电路可以包括第一复位晶体管和第二复位晶体管；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压。
可选的，所述时间控制数据写入子电路可以包括时间控制数据写入晶体管；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接。
可选的，所述数据控制子电路可以包括数据控制晶体管；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接。
可选的，所述第一发光控制子电路可以包括第一发光控制晶体管；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接。
可选的，所述第二发光控制子电路可以包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
在本发明至少一实施例中，所述发光时间控制子电路可以包括发光时间控制晶体管；所述第一复位子电路可以包括第一复位晶体管和第二复位晶体管；所述时间控制数据写入子电路可以包括时间控制数据写入晶体管；所述数据控制子电路可以包括数据控制晶体管；所述第一发光控制子电路可以包括第一发光控制晶体管；所述第一储能子电路可以包括时间控制电容；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接；
所述第一储能子电路的第一端为所述时间控制电容的第一端，所述第一储能子电路的第二端为所述时间控制电容的第二端。
可选的，本发明至少一实施例所述的像素驱动电路还可以包括第二发光控制子电路；
所述第二发光控制子电路可以包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
如图3所示，本发明至少一实施例所述的像素驱动电路用于驱动微发光二极管O1，所述像素驱动电路包括发光时间控制子电路11、第一复位子电路12、第一发光控制子电路13、时间控制数据写入子电路14、数据控制子电路15、第二发光控制子电路16和第一储能子电路1，其中，
所述发光时间控制子电路11包括发光时间控制晶体管M4；所述第一复位子电路12包括第一复位晶体管M3和第二复位晶体管M5；所述时间控制数据写入子电路14包括时间控制数据写入晶体管M1；所述数据控制子电路15包括数据控制晶体管M7；所述第一发光控制子电路13包括第一发光控制晶体管M2；所述第二发光控制子电路16包括第二发光控制晶体管M6；第一储能子电路1包括时间控制电容C1；
M3的栅极与所述复位控制线R1电连接，M3的源极与M4的栅极电连接，M3的漏极与M4的漏极电连接；
M5的栅极与所述复位控制线R1电连接，所述第二复位晶体管M5的源极与M4的源极电连接，M5的漏极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压Vi1；
M1的栅极与所述第一栅线G1电连接，M1的源极与所述时间控制数据线DT电连接，M1的漏极与C1的第二端电连接；
M7的栅极与发光控制线E1电连接，M7的源极与所述时间控制数据线DT电连接，M7的漏极与C1的第二端电连接；C1的第一端与M4的栅极电连接；
M2的栅极与所述发光控制线E1电连接，M2的源极接入第一电压VDD，M2的漏极与M4的源极电连接；
M6的栅极与所述发光控制线E1电连接，M6的源极与M4的漏极电连接，M6的漏极与O1的阳极电连接；
O1的阴极接入低电压VSS。
在图3所示的至少一实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
在图3中，N1为与M4的栅极连接的第一节点，N2为与C1的第二端连接的第二节点。
在图3所示的至少一实施例中，Vi1可以为0V，但不以此为限。Vi1的取值可以根据实际情况选定。
在图3所示的至少一实施例中，O1的阳极可以为发光元件的第一极，O1的阴极可以为发光元件的第二极。在图3所示的像素驱动电路的至少一实施例中，当VSS大于或等于Vi1时，则在复位时间段，O1处于反向偏置状态，此时才可以省去M6；当VSS小于Vi1时，需要设置M6。
如图4所示，如图3所示的像素驱动电路的至少一实施例在工作时，显示周期包括复位时间段t1、补偿时间段t2和发光阶段te；
在复位时间段t1，如图5A所示，E1输入高电平，M2、M6和M7关闭，R1和G1都输入低电平，M1、M3、M4和M5开启；DT输入预定时间控制数据电压VdT，则N2的电压等于VdT，M4的源极的电压为Vi1，则M4导通以改变M4的栅极的电位，直至N1的电位变为Vi1+Vth4，Vth4为M4的阈值电压；Vi1被设置为0V，则N1的电位为Vth4，N2的电位为VdT；
在补偿时间段t2，如图5B所示，E1输入高电平，M2、M6和M7关闭，R1输入高电平，M3和M5关闭，DT输入0V数据电压；根据电荷保持定律，N2的电位从VdT跳变为0V，则N1的电位会从Vth4跳变为Vth4-VdT；在N1的电位的控制下，M4关断；
在发光阶段te，如图5C所示，G1输入高电平，M1关闭，R1输入高电平，M3和M5保持关闭，E1输入低电平，M2、M6和M7开启；此时DT提供的时间控制数据电压的波形如图4中所示，即时间控制数据电压从补偿时间段t2的0V电压按着固定的斜率往下降，直至下一帧显示时间开始，所述时间控制数据电压的电压值为预定电压；
在发光阶段te，所述时间控制数据电压从0V降至VdT时，N1的电位根据电荷保持定律跳变至Vth4，M4的栅源电压Vgs4等于Vth4-VDD，优先设置VDD为0V或更低，即Vgs4>Vth4，此时M4开启；也即，在发光阶段te，M4由关闭至开启，M4的开启时间取决于VdT和时间控制数据电压在发光阶段te的取值，M4的开启时间不受Vth4的影响。
在发光阶段te，M4处于完全开启状态，处于非饱和区。
在图4中，Id为驱动O1发光的驱动电流，Vn1为N1的电压。
在本发明至少一实施例中，显示面板可以包括多行多列上述像素驱动电路，则如图6所示，一帧画面显示时间F1可以包括依次设置的准备阶段和发光阶段te；
所述准备阶段可以包括依次设置的多个准备时间段，每一个准备时间段包括依次设置的复位时间段和补偿时间段；
在图6中，标号为t1-1的为第一复位时间段，标号为t1-2的为第一补偿时间段，标号为t2-1的为第二复位时间段，标号为t2-2的为第二补偿时间段，标号为tn-1的为第n复位时间段，标号为tn-2的为第n补偿时间段，标号为E1的为发光控制线，标号为DTm的为第m列时间控制数据线，标号为R11的为第一行复位控制线，标号为G11的为第一行第一栅线，标号为R12的为第二行复位控制线，标号为G12的为第二行第一栅线，标号为G1n的为第n行第一栅线，标号为R1n的为第n行复位控制线，标号为Vn11的为第一行第m列像素驱动电路中的第一节点N1的电位，标号为Vn12的为第二行第m列像素驱动电路中的第一节点N1的电位，标号为Id1的为第一行第m列微发光二极管的驱动电流，标号为Id2的为第二行第m列微发光二极管的驱动电流，标号为Idn的为第n行第m列微发光二极管的驱动电流，其中，m为正整数，n为大于2的整数。
在本发明至少一实施例中，第一行第m列像素驱动电路用于驱动第一行第m列微发光二极管，第二行第m列像素驱动电路用于驱动第二行第m列微发光二极管，第n行第m列像素驱动电路用于驱动第n行第m列微发光二极管。
如图6所示，在t1-1，DTm写入第一时间控制数据电压VdT1，在t1-2，DTm写入0V电压；在t1-2，DTm写入第二时间控制数据电压VdT2，在t2-2，DTm写入0V电压；在t1-n，DTm写入第n时间控制数据电压VdTn，在tn-2，DTm写入0V电压；在te，DTm上的数据电压由0V以固定斜率下降，以控制各行微发光二极管的发光时间。
在相关技术中，微发光二极管因其低驱动电压、超高亮度、长寿命、耐高温等特点被认为是次世代显示面板技术，但其转移绑定不成熟、无对应的玻璃基驱动背板，而迟迟不能推向消费者市场。本发明至少一实施例提出玻璃基驱动背板解决方案，提出的像素驱动电路主要解决微发光二极管在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题。
在相关技术中，微发光二极管的像素驱动电路大部分在PCB(Printed CircuitBoard，印刷电路板)基板上的原因是：由于采用低温多晶硅技术以将像素驱动电路制作于玻璃基板上时，会因为由低温多晶硅技术而引起的晶体管的阈值电压偏移而对发光亮度产生影响。而本发明至少一实施例所述的像素驱动电路能够补偿阈值电压的偏移，因此能够提供玻璃基驱动背板解决方案。
本发明至少一实施例所述的像素驱动电路在固定电流下或固定电压下通过控制发光的时间来控制灰阶，且考虑因采用低温多晶硅而引起的晶体管的阈值电压偏移，补偿了阈值电压的偏移，所控制的发光时间控制晶体管M4的开启不受其阈值电压的影响，可根据时间控制数据电压来精确的控制发光时间使得灰阶更多。
本发明至少一实施例所述的像素驱动电路通过N1的电位控制M4的开启时间，并决定电流导通至微发光二极管的时间，即根据一帧显示时间内微发光二极管发光的时间来决定人眼看到的亮度。
本发明至少一实施例提出玻璃基驱动背板解决方案，提出的像素驱动电路主要解决微发光二极管在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题。本发明至少一实施例提出一种新的基于玻璃基的微发光二极管显示面板的像素驱动电路，在固定电流下或固定电压下通过控制发光的时间来控制灰阶的驱动方案。
如图7所示，本发明至少一实施例所述的像素驱动电路用于驱动发光元件10发光，所述像素驱动电路包括电流驱动子电路70、发光时间控制子电路11、第一储能子电路1、第一复位子电路12、第一发光控制子电路13、时间控制数据写入子电路14和数据控制子电路15；
所述第一复位子电路12分别与复位控制线R1、第一初始电压端、所述发光时间控制子电路11的第一端、所述发光时间控制子电路11的控制端和所述发光时间控制子电路11的第二端电连接，用于在复位控制线R1输入的复位控制信号的控制下，将第一初始电压端提供的第一初始电压Vi1写入所述发光时间控制子电路11的第一端，并控制所述发光时间控制子电路11的控制端与所述发光时间控制子电路的第二端11之间电连接；
所述第一储能子电路1的第一端与所述发光时间控制子电路11的控制端电连接；
所述时间控制数据写入子电路14分别与第一栅线G1、时间控制数据线DT和所述第一储能子电路1的第二端电连接，用于在第一栅线G1提供的第一栅极驱动信号的控制下，控制时间控制数据线DT与所述第一储能子电路1的第二端之间电连接；
所述数据控制子电路15分别与发光控制线E1、所述时间控制数据线DT和所述第一储能子电路1的第二端电连接，用于在所述发光控制线E1提供的发光控制信号的控制下，控制所述时间控制数据线DT与所述第一储能子电路1的第二端之间电连接；
所述第一发光控制子电路13分别与所述发光控制线E1、所述发光时间控制子电路11的第一端和第一电压端Vt1电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路11的第一端与第一电压端Vt1之间电连接；
所述发光时间控制子电路11的第二端与所述发光元件10的第一极电连接，所述发光时间控制子电路11用于在其控制端的电位的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接；
所述电流驱动子电路70与电流控制数据线DI电连接，并所述电流驱动子电路70连接于所述发光时间控制子电路11的第二端和所述发光元件10的第一极之间，用于在发光阶段，根据电流控制数据线DI上的电流控制数据电压，产生驱动所述发光元件10发光的驱动电流；
所述发光元件10的第一极与输出端U1电连接，所述发光元件10的第二极接入低电压VSS。
本发明至少一实施例所述的像素驱动电路在工作时，电流驱动子电路70控制驱动所述发光元件10发光的驱动电流的大小，发光时间控制子电路11、第一储能子电路1、第一复位子电路12、第一发光控制子电路13、时间控制数据写入子电路14和数据控制子电路15控制所述发光元件10的发光时间。
本发明至少一实施例所述的像素驱动电路在工作时，显示周期可以包括复位时间段、补偿时间段和发光阶段；
在所述复位时间段，第一复位子电路12在复位控制信号的控制下，将第一初始电压Vi1写入发光时间控制子电路11的第一端，并控制发光时间控制子电路11的控制端与发光时间控制子电路11的第二端之间电连接，时间控制数据写入子电路14在第一栅极驱动信号的控制下，控制时间控制数据线写入预定时间控制数据电压VdT至第一储能子电路1的第二端，发光时间控制子电路11在其控制端的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接，相应改变所述第一储能子电路1的第一端的电压，直至所述发光时间控制子电路11关断；
在所述补偿时间段，所述时间控制数据写入子电路14在第一栅线G1提供的第一栅极驱动信号的控制下，控制时间控制数据线DT写入预定电压V0至第一储能子电路1的第二端，以相应改变所述第一储能子电路1的第一端的电压；
在发光阶段，电流驱动子电路70根据电流控制数据线DI上的电流控制数据电压，产生驱动所述发光元件10发光的驱动电流；第一发光控制子电路13在发光控制信号的控制下，控制发光时间控制子电路11的第一端与第一电压端Vt1之间电连接，数据控制子电路15在发光控制线E1提供的发光控制信号的控制下，控制时间控制数据线DT与所述第一储能子电路1的第二端之间电连接，以相应改变所述第一储能子电路1的第一端的电压，发光时间控制子电路11在所述第一储能子电路1的第一端的电压的控制下，控制所述发光时间控制子电路11的第一端与所述发光时间控制子电路11的第二端之间电连接或断开。
可选的，所述电流驱动子电路可以包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；
所述驱动子电路的第一端与所述发光时间控制子电路的第二端电连接，所述驱动子电路的第二端与所述输出端电连接；所述驱动子电路用于在其控制端的电位的控制下，控制所述驱动子电路的第一端和所述驱动子电路的第二端之间电连接；
所述第二储能子电路的第一端与所述驱动子电路的控制端电连接，所述第二储能子电路的第二端与第二电压端电连接，所述第二储能子电路用于存储电压；
所述电流控制数据写入子电路分别与第二栅线、所述电流控制数据线和所述驱动子电路的第一端电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，控制所述电流控制数据线与所述驱动子电路的第一端之间电连接；
所述第二复位子电路分别与所述复位控制线、第二初始电压端和所述驱动子电路的控制端电连接，用于在所述复位控制线输入的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压提供至所述驱动子电路的控制端；
所述补偿子电路分别与所述第二栅线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述第二栅极驱动信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接。
在本发明至少一实施例中，所述第一储能子电路可以包括时间控制电容，所述第二储能子电路可以包括电流控制电容。
如图8所示，在图7所示的像素驱动电路的至少一实施例的基础上，所述电流驱动子电路可以包括驱动子电路71、电流控制数据写入子电路72、第二复位子电路73、补偿子电路74和第二储能子电路70；
所述驱动子电路71的第一端与所述发光时间控制子电路11的第二端电连接，所述驱动子电路71的第二端与所述发光元件10的第一极电连接；所述驱动子电路71用于在其控制端的电位的控制下，控制所述驱动子电路71的第一端和所述驱动子电路71的第二端之间电连接；
所述第二储能子电路70的第一端与所述驱动子电路71的控制端电连接，所述第二储能子电路70的第二端与第二电压端Vt2电连接；
所述电流控制数据写入子电路72分别与第二栅线G2、电流控制数据线DI和所述驱动子电路71的第一端电连接，用于在第二栅线G2提供的第二栅极驱动信号的控制下，控制电流控制数据线DI与所述驱动子电路71的第一端之间电连接；
所述第二复位子电路73分别与所述复位控制线R1、第二初始电压端和所述驱动子电路71的控制端电连接，用于在复位控制线R1输入的复位控制信号的控制下，将第二初始电压Vi2提供至所述驱动子电路71的控制端；所述第二初始电压端用于提供第二初始电压Vi2；
所述补偿子电路74分别与第二栅线G2、所述驱动子电路71的控制端和所述驱动子电路71的第二端电连接，用于在所述第二栅极驱动信号的控制下，控制所述驱动子电路71的控制端与所述驱动子电路71的第二端之间电连接。
在本发明至少一实施例中，所述第二电压端可以与所述第一电压端相同，但不以此为限。在实际操作时，所述第二电压端也可以与所述第一电压端不同。
本发明如图8所示的像素驱动电路的至少一实施例在工作时，
在所述复位时间段，所述第二复位子电路73在所述复位控制信号的控制下，将第二初始电压Vi2提供至所述驱动子电路71的控制端，以使得所述驱动子电路71在其控制端的电位的控制下，断开所述驱动子电路71的第一端与所述驱动子电路71的第二端之间的连接；
在所述补偿时间段，所述电流控制数据写入子电路72在第二栅线G2提供的第二栅极驱动信号的控制下，控制电流控制数据线DI写入预定电流控制数据电压VdI至所述驱动子电路71的第一端，所述补偿子电路74在所述第二栅极驱动信号的控制下，控制所述驱动子电路71的控制端与所述驱动子电路71的第二端之间电连接，以使得所述驱动子电路71在其控制端的电位的控制下，控制所述驱动子电路71的第一端与所述驱动子电路71的第二端之间电连接，以相应改变所述驱动子电路71的控制端的电位，直至所述驱动子电路71关断；
在所述发光阶段，所述驱动子电路71在其控制端的电位的控制下，产生驱动所述发光元件10发光的驱动电流，以驱动发光元件10发光。
可选的，所述像素驱动电路还可以包括第二发光控制子电路；所述驱动子电路的第一端通过所述第二发光控制子电路与所述发光时间控制子电路的第二端电连接；
所述第二发光控制子电路的控制端与发光控制线电连接，所述第二发光控制子电路的第一端与所述发光时间控制子电路的第二端电连接，所述第二发光控制子电路的第二端与所述驱动子电路电连接；所述第二发光控制子电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述驱动子电路之间电连接。
可选的，本发明至少一实施例所述的像素驱动电路还可以包括第三发光控制子电路；
所述驱动子电路的第二端通过所述第三发光控制子电路与所述输出端电连接；
所述第三发光控制子电路用于在发光控制线提供的发光控制信号的控制下，控制所述驱动子电路的第二端与所述输出端之间电连接。
如图9所示，在图8所示的像素驱动电路的至少一实施例的基础上，本发明至少一实施例所述的像素驱动电路还可以包括第二发光控制子电路16和第三发光控制子电路75；
所述驱动子电路71的第一端通过所述第二发光控制子电路16与所述发光时间控制子电路11的第二端电连接；
所述第二发光控制子电路16的控制端与发光控制线E1电连接，所述第二发光控制子电路16的第一端与所述发光时间控制子电路11的第二端电连接，所述第二发光控制子电路16的第二端与所述驱动子电路71的第一端电连接；所述第二发光控制子电路16用于在所述发光控制线E1提供的发光控制信号的控制下，控制所述发光时间控制子电路11的第二端与所述驱动子电路71的第一端之间电连接；
所述驱动子电路71的第二端通过所述第三发光控制子电路75与所述发光元件10的第一极电连接；所述发光元件10的第二极接入低电压VSS；所述发光元件10的第一极与输出端U1电连接；
所述第三发光控制子电路75与发光控制线E1电连接，用于在发光控制线E1提供的发光控制信号的控制下，控制所述驱动子电路71的第二端与所述发光元件10的第一极之间电连接。
本发明如图9所示的像素驱动电路的至少一实施例在工作时，在发光阶段，在发光控制信号的控制下，第二发光控制子电路16控制其第一端与其第二端之间电连接，第三发光控制子电路75控制所述驱动子电路71的第二端与所述发光元件10的第一极之间电连接。
可选的，所述第二储能子电路可以包括电流控制电容，所述第二储能子电路的第一端为所述电流控制电容的第一端，所述第二储能子电路的第二端为所述电流控制电容的第二端，但不以此为限。
可选的，所述驱动子电路可以包括驱动晶体管；
所述驱动晶体管的控制极与所述电流控制电容的第一端电连接，所述驱动晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述驱动晶体管的第二极与所述输出端电连接。
可选的，所述电流控制数据写入子电路可以包括电流控制数据写入晶体管；
所述电流控制数据写入晶体管的控制极与所述第二栅线电连接，所述电流控制数据写入晶体管的第一极与所述电流控制数据线电连接，所述电流控制数据写入晶体管的第二极与所述驱动子电路的第一端电连接。
可选的，所述第二复位子电路可以包括第三复位晶体管；
所述第三复位晶体管的控制极与所述复位控制线电连接，所述第三复位晶体管的第一极与第二初始电压端电连接，所述第三复位晶体管的第二极与所述驱动子电路的控制端电连接。
可选的，所述补偿子电路可以包括补偿晶体管；
所述补偿晶体管的控制极与第二栅线电连接，所述补偿晶体管的第一极与所述驱动子电路的控制端电连接，所述补偿晶体管的第二极与所述驱动子电路的第二端电连接。
可选的，所述第三发光控制子电路可以包括第三发光控制晶体管；
所述第三发光控制晶体管的控制极与发光控制线电连接，所述第三发光控制晶体管的第一极与所述驱动子电路的第二端电连接，所述第三发光控制晶体管的第二极与所述输出端电连接。
如图10所示，本发明至少一实施例所述的像素驱动电路用于驱动微发光二极管O1发光；
所述像素驱动电路包括电流驱动子电路、发光时间控制子电路11、第一储能子电路1，第一复位子电路12、第一发光控制子电路13、时间控制数据写入子电路14、数据控制子电路15和第二发光控制子电路15，其中，
所述发光时间控制子电路11包括发光时间控制晶体管M4；所述第一复位子电路12包括第一复位晶体管M3和第二复位晶体管M5；所述时间控制数据写入子电路14包括时间控制数据写入晶体管M1；所述数据控制子电路15包括数据控制晶体管M7；所述第一发光控制子电路13包括第一发光控制晶体管M2；所述第二发光控制子电路15包括第二发光控制晶体管M6；所述第一储能子电路1包括时间控制电容C1；
M3的栅极与所述复位控制线R1电连接，M3的源极与M4的栅极电连接，M3的漏极与M4的漏极电连接；
M5的栅极与所述复位控制线R1电连接，所述第二复位晶体管M5的源极与M4的源极电连接，M5的漏极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压Vi1；
M1的栅极与所述第一栅线G1电连接，M1的源极与所述时间控制数据线DT电连接，M1的漏极与C1的第二端电连接；C1的第一端与M4的栅极电连接；
M7的栅极与发光控制线E1电连接，M7的源极与所述时间控制数据线DT电连接，M7的漏极与C1的第二端电连接；
M2的栅极与所述发光控制线E1电连接，M2的源极接入第一电压VDD，M2的漏极与M4的源极电连接；
M6的栅极与所述发光控制线E1电连接，M6的源极与M4的漏极电连接；
O1的阴极接入低电压VSS；
所述电流驱动子电路包括驱动子电路71、电流控制数据写入子电路72、第二复位子电路73、补偿子电路74、第三发光控制子电路75和第二储能子电路70；
所述第二储能子电路70包括电流控制电容C2；
所述驱动子电路71包括驱动晶体管M9；
M9的栅极与C2的第一端电连接，M9的源极与M6的漏极端电连接；
所述电流控制数据写入子电路72包括电流控制数据写入晶体管M8；
所述电流控制数据写入晶体管M8的栅极与所述第二栅线G2电连接，所述电流控制数据写入晶体管M8的源极与所述电流控制数据线DI电连接，所述电流控制数据写入晶体管M8的漏极与M9的源极电连接；
所述第二复位子电路73包括第三复位晶体管M11；
M11的栅极与所述复位控制线R1电连接，M11的源极与第二初始电压端电连接，M11的漏极与M9的栅极电连接；所述第二初始电压端用于提供第二初始电压Vi2；
所述补偿子电路74包括补偿晶体管M10；
所述补偿晶体管M10的栅极与第二栅线G2电连接，所述补偿晶体管M10的源极与M9的栅极电连接，M10的漏极与M9的漏极电连接；
所述第三发光控制子电路75包括第三发光控制晶体管M12；
M12的栅极与发光控制线E1电连接，M12的源极与M9的漏极电连接，M12的漏极与所述微发光二极管O1的阳极电连接；
C2的第一端与M9的栅极电连接，C2的第二端接入第一电压VDD。
在图10所示的像素驱动电路的实施例中，所有的晶体管都为p型薄膜晶体管，第一电压端和第二电压端为同一电压端，但不以此为限。
在图10中，标号为N1的为与M4的栅极电连接的第一节点，标号为N2的为与C1的第二端电连接的第二节点，标号为N3的是与M9的栅极电连接的第三节点，N4是与M9的源极电连接的第四节点。在图10所示的像素驱动电路的实施例中，可以省去M6；
在图10所示的像素驱动电路的至少一实施例中，当VdI小于或等于VSS时，可以省去M12；而当VdI大于VSS时，不可以省去M12。
图10所示的像素驱动电路的至少一实施例在工作时，在补偿时间段t2，若不设置M12，当VdI小于或等于VSS时，O1工作于反向偏置状态，则可以省去M12；
而当VdI大于VSS时，则不可省去M12。
如图11所示，图10所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括复位时间段t1、补偿时间段t2和发光阶段te；
在复位时间段t1，如图12A所示，E1输入高电平，M2、M6、M7、M8、M9、M11和M12关闭，R1和G1输入低电平，M1、M3、M4、M5和M11开启；DT输入预定时间控制数据电压VdT，N2的电压为VdT，M4的源极的电压为Vi1，则M4导通以改变M4的栅极的电位，直至N1的电位变为Vi1+Vth4，Vth4为M4的阈值电压；Vi1被设置为0V，则N1的电位为Vth4，N2的电位为VdT；N3的电压为Vi2；Vi2也可以被设置为0V；
在补偿时间段t2，如图12B所示，EM输入高电平，M2、M6和M7还是关闭，R1输入高电平，M3、M5和M11关闭，DT输入0V电压，根据电荷保持定律，N2的电压从VdT跳变至0V，N1的电位由Vth4跳变至Vth4-VdT；同时G2输入低电平，M8和M10开启，M9开启，以改变N3的电压，直至M9关闭，N3的电压变为VdI+Vth9，且在C2的作用下保持不变；Vth9为M9的阈值电压；
在发光阶段，如图12C所示，此时G1和G2都输入高电平，M1、M8和M10关闭，R1输入高电平，M3、M5和M11保持关闭，E1输入低电平，M2、M6、M7和M12开启；此时DT提供的时间控制数据电压的波形如图11中所示，即所述时间控制数据电压从0V电压按着固定的斜率往下降，直至下一帧显示时间开始，所述时间控制数据电压的电压值为预定电压；
在发光阶段，当所述时间控制数据电压从0V降至VdT时，M4的栅极电压根据电荷保持定律跳变至M4的阈值电压Vth4，M4的栅源电压Vgs4等于Vth4-VDD，VDD为0V或更低，即Vgs4＝VdT-VDD>Vth4；则当时间控制数据电压从0V跳变至VdT时，M4开启，则VdT决定M4开启的时间，不受M4的阈值电压的影响；M9为产生电流的驱动晶体管；根据驱动电流的公式，Id＝K(Vgs9-Vth9)2＝K(VdI+Vth9-VDD-Vth9)2＝K(VdI-VDD)2；其中，Vgs9为M9的栅源电压，K为M9的电流系数，Id为M9产生的驱动电流，由上可知，Id与Vth9无关。
在所述发光阶段，M9处于饱和区。
本发明如图10所示的像素驱动电路的至少一实施例在工作时，M9产生驱动电流，M4控制发光时间，不同的驱动电流配合不同的发光时间能够实现更多的灰阶，并能够补偿阈值电压偏移，使得因低温多晶硅技术引起的M4的阈值电压偏移和M9的阈值电压偏移不会影响显示效果。
在图11中，Vn1为N1的电压，Vn4为N4的电压。在理论上，Vn4等于N3的电位与Vth4的差值。
在具体实施时，所述像素驱动电路用于驱动发光元件；
所述输出端与所述发光元件的第一极电连接；
所述发光元件的第二极与第三电压端电连接。
在本发明至少一实施例中，所述第三电压端可以为低电压端，但不以此为限。
在本发明至少一实施例中，显示面板可以包括多行多列上述像素驱动电路，则如图13所示，一帧画面显示时间可以包括依次设置的准备阶段和发光阶段te；
所述准备阶段可以包括依次设置的多个准备时间段，每一个准备时间段包括依次设置的复位时间段和补偿时间段；
在图13中，标号为F1的为一帧画面显示时间，标号为t1-1的为第一复位时间段，标号为t1-2的为第一补偿时间段，标号为t2-1的为第二复位时间段，标号为t2-2的为第二补偿时间段，标号为tn-1的为第n复位时间段，标号为tn-2的为第n补偿时间段，标号为E1的为发光控制线，标号为DTm的为第m列时间控制数据线，标号为R11的为第一行复位控制线，标号为G11的为第一行第一栅线，标号为R12的为第二行复位控制线，标号为G12的为第二行第一栅线，标号为G1n的为第n行第一栅线，标号为G21的为第一行第二栅线，标号为G22的为第二行第二栅线，标号为G2n的为第n行第二栅线，标号为R1n的为第n行复位控制线，标号为N4(1)的为第一行第m列像素驱动电路中的第四节点的电压，标号为N4(2)的为第二行第m列像素驱动电路中的第四节点的电压，标号为N4(n)的为第n行第m列像素驱动电路中的第四节点的电压，其中，n为大于2的整数。
在图13中，标号为Vn11的为第一行第m列像素驱动电路中的第一节点N1的电位，标号为Vn12的为第二行第m列像素驱动电路中的第一节点N1的电位。
如图13所示，在t1-1，DTm写入第一时间控制数据电压VdT1，在t1-2，DTm写入0V电压；在t1-2，DTm写入第二时间控制数据电压VdT2，在t2-2，DTm写入0V电压；在t1-n，DTm写入第n时间控制数据电压VdTn，在tn-2，DTm写入0V电压；在te，DTm上的数据电压由0V以固定斜率下降，以控制各行微发光二极管的发光时间。
本发明至少一实施例所述的像素驱动方法，应用于上述的像素驱动电路，所述像素驱动方法可以包括：
分别向复位控制线和第一栅线提供打开信号，使得第一初始电压Vi1写入发光时间控制子电路的第一端，使得发光时间控制子电路的控制端与发光时间控制子电路的第二端之间电连接，使得时间控制数据线提供的预定时间控制数据电压VdT写入第一储能子电路的第二端，并使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接，相应改变所述第一储能子电路的第一端的电压，直至所述发光时间控制子电路关断；
向所述第一栅线提供打开信号，使得时间控制数据线提供的预定电压V0写入所述第一储能子电路的第二端，以相应改变所述第一储能子电路的第一端的电压；
向发光控制线提供打开信号，使得发光时间控制子电路的第一端与第一电压端之间电连接，并使得所述时间控制数据线与所述第一储能子电路的第二端之间电连接，以相应改变所述第一储能子电路的第一端的电压，以使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接或断开。
本发明至少一实施例所述的像素驱动方法能够通过控制发光元件的发光时间来确定发光亮度，可以解决发光元件在不同电流下色坐标偏移以及低电流密度下亮度不稳定的问题，可以在固定的较高电流密度下通过调节发光元件的发光时间来调节发光亮度，并能够补偿采用低温多晶硅技术而引起的晶体管的阈值电压偏移对发光亮度调节的影响。
在本发明至少一实施例中，打开信号可以为能够控制相应的子电路导通的信号；例如，当该子电路包括的晶体管为n型晶体管时，所述打开信号可以为高电压信号；当该子电路包括的晶体管为p型晶体管时，所述打开信号可以为低电压信号；但不以此为限。
可选的，在向发光控制线提供打开信号的同时，所述时间控制数据线提供的数据电压可以等于V0-Kt，t为发光阶段持续的时间；
所述发光时间控制子电路包括的发光时间控制晶体管为p型晶体管，K为正数；或者，
所述发光时间控制子电路包括的发光时间控制晶体管为n型晶体管，K为负数。
可选的，所述像素驱动电路还可以包括电流驱动子电路；
所述像素驱动方法还可以包括：
在向发光控制线提供打开信号的同时，电流驱动子电路根据电流控制数据线提供的电流控制数据电压，产生输出至输出端的驱动电流。
在本发明至少一实施例所述的像素驱动方法中，电流驱动子电路控制驱动所述发光元件发光的驱动电流的大小，所述像素驱动电路包括的其他子电路控制所述发光元件的发光时间，可以通过同时调节驱动电流和发光时间来调节发光亮度。
当本发明至少一实施例所述的像素驱动方法用于驱动微发光二极管时，可以根据微发光二极管在低电流密度下效率低且主波峰偏移，高电流密度下效率高等特点，在高电流密度下采用电流驱动，低电流密度下采用高电流驱动配合发光时间调制的方式来实现各灰阶显示。
可选的，所述电流驱动子电路可以包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；所述像素驱动方法还可以包括：
在分别向复位控制线和第一栅线提供打开信号的同时，使得第二初始电压写入所述驱动子电路的控制端，以断开所述驱动子电路的第一端与所述驱动子电路的第二端之间的连接；
在向所述第一栅线提供打开信号的同时，向第二栅线提供打开信号，使得电流控制数据线提供的预定电流控制数据电压VdI写入所述驱动子电路的第一端，并使得所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接，以使得所述驱动子电路的第一端与所述驱动子电路的第二端之间电连接，以相应改变所述驱动子电路的控制端的电位，直至所述驱动子电路关断；
在向发光控制线提供打开信号的同时，驱动子电路产生驱动所述发光元件发光的驱动电流，以驱动发光元件发光。
本发明至少一实施例所述的显示装置包括上述的像素驱动电路。
本发明至少一实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。以上所述是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.像素驱动电路，其特征在于，所述像素驱动电路包括发光时间控制子电路、第一储能子电路，第一复位子电路、第一发光控制子电路、时间控制数据写入子电路和数据控制子电路；
所述第一复位子电路分别与复位控制线、第一初始电压端、所述发光时间控制子电路的第一端、所述发光时间控制子电路的控制端与所述发光时间控制子电路的第二端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述发光时间控制子电路的第一端，并在所述复位控制信号的控制下控制所述发光时间控制子电路的控制端与所述发光时间控制子电路的第二端之间电连接；
所述第一储能子电路的第一端与所述发光时间控制子电路的控制端电连接；所述第一储能子电路用于存储电压；
所述时间控制数据写入子电路分别与第一栅线、时间控制数据线和所述第一储能子电路的第二端电连接，用于在所述第一栅线提供的第一栅极驱动信号的控制下，控制所述时间控制数据线与所述第一储能子电路的第二端之间电连接；
所述数据控制子电路分别与发光控制线、所述时间控制数据线和所述第一储能子电路的第二端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述时间控制数据线与所述第一储能子电路的第二端之间电连接；
所述第一发光控制子电路分别与所述发光控制线、所述发光时间控制子电路的第一端和第一电压端电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路的第一端与所述第一电压端之间电连接；
所述发光时间控制子电路的第二端与输出端电连接，所述发光时间控制子电路用于在其控制端的电位的控制下，控制所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接；
所述的像素驱动电路还包括电流驱动子电路；
所述电流驱动子电路连接于所述发光时间控制子电路的第二端和所述输出端之间，所述电流驱动子电路还分别与电流控制数据线和所述输出端电连接，所述电流驱动子电路用于在发光阶段，根据所述电流控制数据线提供的电流控制数据电压，产生输出至所述输出端的驱动电流；
所述电流驱动子电路包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；
所述驱动子电路的第一端与所述发光时间控制子电路的第二端电连接，所述驱动子电路的第二端与所述输出端电连接；所述驱动子电路用于在其控制端的电位的控制下，控制所述驱动子电路的第一端和所述驱动子电路的第二端之间电连接；
所述第二储能子电路的第一端与所述驱动子电路的控制端电连接，所述第二储能子电路的第二端与第二电压端电连接，所述第二储能子电路用于存储电压；
所述电流控制数据写入子电路分别与第二栅线、所述电流控制数据线和所述驱动子电路的第一端电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，控制所述电流控制数据线与所述驱动子电路的第一端之间电连接；
所述第二复位子电路分别与所述复位控制线、第二初始电压端和所述驱动子电路的控制端电连接，用于在所述复位控制线输入的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压提供至所述驱动子电路的控制端；
所述补偿子电路分别与所述第二栅线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述第二栅极驱动信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接。
2.如权利要求1所述的像素驱动电路，其特征在于，还包括第二发光控制子电路；
所述第二发光控制子电路分别与所述发光控制线、所述发光时间控制子电路的第二端和所述输出端电连接，用于在所述发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述输出端之间电连接。
3.如权利要求1所述的像素驱动电路，其特征在于，所述发光时间控制子电路包括发光时间控制晶体管；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端。
4.如权利要求1所述的像素驱动电路，其特征在于，所述第一复位子电路包括第一复位晶体管和第二复位晶体管；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压。
5.如权利要求1所述的像素驱动电路，其特征在于，所述时间控制数据写入子电路包括时间控制数据写入晶体管；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接。
6.如权利要求1所述的像素驱动电路，其特征在于，所述数据控制子电路包括数据控制晶体管；所述第一储能子电路包括时间控制电容；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接；
所述第一储能子电路的第一端为所述时间控制电容的第一端，所述第一储能子电路的第二端为所述时间控制电容的第二端。
7.如权利要求1所述的像素驱动电路，其特征在于，所述第一发光控制子电路包括第一发光控制晶体管；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接。
8.如权利要求2所述的像素驱动电路，其特征在于，所述第二发光控制子电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
9.如权利要求1所述的像素驱动电路，其特征在于，所述发光时间控制子电路包括发光时间控制晶体管；所述第一复位子电路包括第一复位晶体管和第二复位晶体管；所述时间控制数据写入子电路包括时间控制数据写入晶体管；所述数据控制子电路包括数据控制晶体管；所述第一发光控制子电路包括第一发光控制晶体管；所述第一储能子电路包括时间控制电容；
所述发光时间控制晶体管的控制极为所述发光时间控制子电路的控制端，所述发光时间控制晶体管的第一极为所述发光时间控制子电路的第一端，所述发光时间控制晶体管的第二极为所述发光时间控制子电路的第二端；
所述第一复位晶体管的控制极与所述复位控制线电连接，所述第一复位晶体管的第一极与所述发光时间控制子电路的控制端电连接，所述第一复位晶体管的第二极与所述发光时间控制子电路的第二端电连接；
所述第二复位晶体管的控制极与所述复位控制线电连接，所述第二复位晶体管的第一极与所述发光时间控制子电路的第一端电连接，所述第二复位晶体管的第二极与第一初始电压端连接；所述第一初始电压端用于提供所述第一初始电压；
所述时间控制数据写入晶体管的控制极与所述第一栅线电连接，所述时间控制数据写入晶体管的第一极与所述时间控制数据线电连接，所述时间控制数据写入晶体管的第二极与所述第一储能子电路的第二端电连接；
所述数据控制晶体管的控制极与所述发光控制线电连接，所述数据控制晶体管的第一极与所述时间控制数据线电连接，所述数据控制晶体管的第二极与所述第一储能子电路的第二端电连接；
所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第一电压端电连接，所述第一发光控制晶体管的第二极与所述发光时间控制子电路的第一端电连接；
所述第一储能子电路的第一端为所述时间控制电容的第一端，所述第一储能子电路的第二端为所述时间控制电容的第二端。
10.如权利要求9所述的像素驱动电路，其特征在于，还包括第二发光控制子电路；
所述第二发光控制子电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述第二发光控制晶体管的第二极与所述输出端电连接。
11.如权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第二发光控制子电路；所述驱动子电路的第一端通过所述第二发光控制子电路与所述发光时间控制子电路的第二端电连接；
所述第二发光控制子电路的控制端与所述发光控制线电连接，所述第二发光控制子电路的第一端与所述发光时间控制子电路的第二端电连接，所述第二发光控制子电路的第二端与所述驱动子电路电连接；所述第二发光控制子电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光时间控制子电路的第二端与所述驱动子电路之间电连接。
12.如权利要求1所述的像素驱动电路，其特征在于，还包括第三发光控制子电路；
所述驱动子电路的第二端通过所述第三发光控制子电路与所述输出端电连接；
所述第三发光控制子电路的控制端与所述发光控制线电连接，所述第三发光控制子电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述驱动子电路的第二端与所述输出端之间电连接。
13.如权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括驱动晶体管；所述第二储能子电路包括电流控制电容；所述电流控制数据写入子电路包括电流控制数据写入晶体管；所述第二复位子电路包括第三复位晶体管；所述补偿子电路包括补偿晶体管；
所述驱动晶体管的控制极与所述电流控制电容的第一端电连接，所述驱动晶体管的第一极与所述发光时间控制子电路的第二端电连接，所述驱动晶体管的第二极与所述输出端电连接；
所述电流控制数据写入晶体管的控制极与所述第二栅线电连接，所述电流控制数据写入晶体管的第一极与所述电流控制数据线电连接，所述电流控制数据写入晶体管的第二极与所述驱动子电路的第一端电连接；
所述第三复位晶体管的控制极与所述复位控制线电连接，所述第三复位晶体管的第一极与第二初始电压端电连接，所述第三复位晶体管的第二极与所述驱动子电路的控制端电连接；
所述补偿晶体管的控制极与第二栅线电连接，所述补偿晶体管的第一极与所述驱动子电路的控制端电连接，所述补偿晶体管的第二极与所述驱动子电路的第二端电连接。
14.如权利要求12所述的像素驱动电路，其特征在于，所述第三发光控制子电路包括第三发光控制晶体管；
所述第三发光控制晶体管的控制极与发光控制线电连接，所述第三发光控制晶体管的第一极与所述驱动子电路的第二端电连接，所述第三发光控制晶体管的第二极与所述输出端电连接。
15.如权利要求1至14中任一权利要求所述的像素驱动电路，其特征在于，所述像素驱动电路用于驱动发光元件；
所述输出端与所述发光元件的第一极电连接；
所述发光元件的第二极与第三电压端电连接。
16.如权利要求15所述的像素驱动电路，其特征在于，所述发光元件为微发光二极管。
17.一种像素驱动方法，应用于如权利要求1至16中任一权利要求所述的像素驱动电路，其特征在于，所述像素驱动方法包括：
分别向复位控制线和第一栅线提供打开信号，使得第一初始电压Vi1写入发光时间控制子电路的第一端，使得发光时间控制子电路的控制端与发光时间控制子电路的第二端之间电连接，使得时间控制数据线提供的预定时间控制数据电压VdT写入第一储能子电路的第二端，并使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接，相应改变所述第一储能子电路的第一端的电压，直至所述发光时间控制子电路关断；
向所述第一栅线提供打开信号，使得时间控制数据线提供的预定电压V0写入所述第一储能子电路的第二端，以相应改变所述第一储能子电路的第一端的电压；
向发光控制线提供打开信号，使得发光时间控制子电路的第一端与第一电压端之间电连接，并使得所述时间控制数据线与所述第一储能子电路的第二端之间电连接，以相应改变所述第一储能子电路的第一端的电压，以使得所述发光时间控制子电路的第一端与所述发光时间控制子电路的第二端之间电连接或断开。
18.如权利要求17所述的像素驱动方法，其特征在于，所述像素驱动电路还包括电流驱动子电路；
所述像素驱动方法包括：
在向发光控制线提供打开信号的同时，电流驱动子电路根据电流控制数据线提供的电流控制数据电压，产生输出至输出端的驱动电流。
19.如权利要求18所述的像素驱动方法，其特征在于，所述电流驱动子电路包括驱动子电路、电流控制数据写入子电路、第二复位子电路、补偿子电路和第二储能子电路；所述输出端与发光元件电连接；所述像素驱动方法还包括：
在分别向复位控制线和第一栅线提供打开信号的同时，使得第二初始电压写入所述驱动子电路的控制端，以断开所述驱动子电路的第一端与所述驱动子电路的第二端之间的连接；
在向所述第一栅线提供打开信号的同时，向第二栅线提供打开信号，使得电流控制数据线提供的预定电流控制数据电压VdI写入所述驱动子电路的第一端，并使得所述驱动子电路的控制端与所述驱动子电路的第二端之间电连接，以使得所述驱动子电路的第一端与所述驱动子电路的第二端之间电连接，以相应改变所述驱动子电路的控制端的电位，直至所述驱动子电路关断；
在向发光控制线提供打开信号的同时，驱动子电路产生驱动所述发光元件发光的驱动电流，以驱动发光元件发光。
20.一种显示装置，其特征在于，包括如权利要求1至16中任一权利要求所述的像素驱动电路。
CN201980002679.9A 2019-11-29 2019-11-29 像素驱动电路及其驱动方法和显示装置 Active CN113196372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/121957 WO2021102906A1 (zh) 2019-11-29 2019-11-29 像素驱动电路及其驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN113196372A CN113196372A (zh) 2021-07-30
CN113196372B true CN113196372B (zh) 2023-01-13

Family

ID=76128727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002679.9A Active CN113196372B (zh) 2019-11-29 2019-11-29 像素驱动电路及其驱动方法和显示装置

Country Status (6)

Country Link
US (1) US11508289B2 (zh)
EP (1) EP4068257B1 (zh)
JP (1) JP7414204B2 (zh)
KR (1) KR20220106678A (zh)
CN (1) CN113196372B (zh)
WO (1) WO2021102906A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113487992B (zh) * 2021-07-23 2023-12-05 京东方科技集团股份有限公司 像素电路、发光芯片、显示基板及显示装置
KR20230068004A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 디스플레이 장치, 디스플레이 패널 및 디스플레이 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971640A (zh) * 2014-05-07 2014-08-06 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法和显示装置
CN203882587U (zh) * 2014-06-13 2014-10-15 京东方科技集团股份有限公司 像素驱动电路、阵列基板及显示装置
CN105788526A (zh) * 2015-01-08 2016-07-20 三星显示有限公司 有机发光显示器
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN109308872A (zh) * 2017-07-27 2019-02-05 京东方科技集团股份有限公司 像素电路、显示基板
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043999A (ja) * 2001-08-03 2003-02-14 Toshiba Corp 表示画素回路および自己発光型表示装置
JP4467909B2 (ja) * 2002-10-04 2010-05-26 シャープ株式会社 表示装置
JP4501785B2 (ja) * 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP5299126B2 (ja) * 2009-07-01 2013-09-25 セイコーエプソン株式会社 発光装置および電子機器、並びに画素回路の駆動方法。
KR20150006145A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN107103879B (zh) 2017-06-07 2019-08-06 京东方科技集团股份有限公司 一种有机发光显示面板的补偿方法及装置
CN107274825B (zh) * 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法
CN109935207B (zh) * 2017-12-15 2021-04-13 京东方科技集团股份有限公司 像素驱动电路、像素电路和显示装置及其驱动方法
TWI653616B (zh) * 2018-03-06 2019-03-11 友達光電股份有限公司 畫素電路
WO2019180759A1 (ja) * 2018-03-19 2019-09-26 シャープ株式会社 表示装置およびその駆動方法
CN108665852A (zh) 2018-07-23 2018-10-16 京东方科技集团股份有限公司 像素电路、驱动方法、有机发光显示面板及显示装置
CN109872680B (zh) * 2019-03-20 2020-11-24 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板及驱动方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971640A (zh) * 2014-05-07 2014-08-06 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法和显示装置
CN203882587U (zh) * 2014-06-13 2014-10-15 京东方科技集团股份有限公司 像素驱动电路、阵列基板及显示装置
CN105788526A (zh) * 2015-01-08 2016-07-20 三星显示有限公司 有机发光显示器
CN109308872A (zh) * 2017-07-27 2019-02-05 京东方科技集团股份有限公司 像素电路、显示基板
CN108470537A (zh) * 2018-06-14 2018-08-31 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN110010057A (zh) * 2019-04-25 2019-07-12 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置

Also Published As

Publication number Publication date
EP4068257A1 (en) 2022-10-05
US20210225264A1 (en) 2021-07-22
JP7414204B2 (ja) 2024-01-16
WO2021102906A1 (zh) 2021-06-03
KR20220106678A (ko) 2022-07-29
US11508289B2 (en) 2022-11-22
CN113196372A (zh) 2021-07-30
EP4068257A4 (en) 2022-12-21
EP4068257B1 (en) 2024-05-22
JP2023512363A (ja) 2023-03-27

Similar Documents

Publication Publication Date Title
US11270630B2 (en) Driving circuit, driving method thereof and display apparatus
CN110648630B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN112053661B (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN109272940B (zh) 像素驱动电路及其驱动方法、显示基板
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
CN111785211B (zh) 一种像素驱动电路、驱动方法、显示面板及显示装置
WO2021244273A1 (zh) 复位控制信号生成电路、方法、模组和显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
CN109817165B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN107369410B (zh) 像素电路、驱动方法和显示装置
CN111754941B (zh) 像素电路及其驱动方法、显示基板和显示装置
US20210201773A1 (en) Pixel circuit and driving method thereof, display device
CN113196372B (zh) 像素驱动电路及其驱动方法和显示装置
CN110992891A (zh) 一种像素驱动电路、驱动方法和显示基板
CN114792511A (zh) 像素驱动电路、驱动控制方法和显示面板
CN114783353A (zh) 一种μLED单元发光电路、其发光控制方法和显示装置
CN113593469A (zh) 像素电路及显示面板
CN110164365B (zh) 像素驱动电路及其驱动方法、显示装置
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
CN113140182A (zh) 像素电路、显示基板、显示面板和像素驱动方法
US11710452B2 (en) Pixel circuit, pixel driving method, display panel, and display device
CN114783374B (zh) 像素驱动电路、显示面板及显示装置
CN111785214B (zh) 阵列基板及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant