CN113193869B - 一种基于声表面滤波器的超低相噪频率综合器 - Google Patents

Abstract

本发明提供了一种基于声表面滤波器的超低相噪频率综合器，恒温晶振产生的微波信号经过频率分配器分成若干路，其中一路作为主频率信号，另一路作为参考时钟信号输出给直接数字频率合成器，生成次频率信号；主频率信号与次频率信号通过混频器进行混频，输出的射频信号经过声表面滤波器的带通滤波，得到和频信号；和频信号经过功率放大后送至鉴相器，与介质振荡器输出经过分频器后的射频信号进行相位比较，得到误差信号，鉴相器的输出信号经过环路滤波器输入介质振荡器的电压控制端，介质振荡器频率锁定于本振，最终得到所需的目标频率。本发明结构简单，相位噪声接近理论倍频噪声极限，适用于小型和微型化微波原子钟。

Description

一种基于声表面滤波器的超低相噪频率综合器

技术领域

本发明属于微波、原子钟领域，具体涉及一种频率综合器技术，可实现超低相位噪声微波源，应用于小型化和微型化相干布局囚禁(CPT)原子钟。

背景技术

基于量子干涉原理的相干布局囚禁(CPT)，可实现小型化原子钟，也是目前唯一实现芯片化的原子钟。在体积、重量、功耗受限而又需要精密时间的应用中，如微纳卫星、无人机、便携式GNSS接收机、潜艇等，微小型原子钟是理想选择。

目前世界上的小型相干布局囚禁(CPT)原子钟，短期频率稳定度在10^-11τ^-1/2量级，芯片CPT原子钟在10^-10τ^-1/2量级，其中微波的相位噪声是重要的影响因素，它通过交调效应影响原子钟频率稳定度，具体可表示为：

其中f_c、f_m分别是钟跃迁频率、微波调制频率，是微波在频偏2f_m处的相位噪声的功率谱密度。以基于⁸⁷Rb的CPT原子钟为例，钟跃迁频率f_c≈6.83468GHz，微波调制频率f_m通常为100Hz左右，为使CPT原子钟短期频率稳定度在10^-13τ^-1/2量级，微波的相位噪声需在-100dBc/Hz@200Hz以下，这对微波相噪提出了较高要求。

在实现超低相位噪声的微波源方法中，基于光生微波和超低温蓝宝石振荡器(CSO)的方案，因其体积庞大、功耗高、***复杂、成本昂贵而较难应用于微小型原子钟。基于超低噪声恒温晶振(OCXO)的微波源，因其体积、功耗、重量都较小，是一种较优和可行的解决方案。

目前基于OCXO的微波频综，为了实现较低相噪，增加了频率合成链路的复杂性。以文章“A low phase noise microwave frequency synthesis for a high-performancecesium vapor cell atomic clock”给出的技术方案为例，由于使用了多次滤波放大和多次混频处理，使得该频率综合器结构复杂，并且多次放大器的引入，会恶化其相位噪声。针对微小型CPT原子钟优化频率合成器链路结构，并使其相位噪声接近理想倍频的性能，对研制高性能微小型CPT原子钟显得十分必要。

发明内容

为了克服现有基于OCXO的微波频率综合器结构复杂、相位噪声较差等问题，本发明提供一种应用于相干布居囚禁(CPT)原子钟的基于声表面滤波器的超低相噪频率综合器，该***结构简单，相位噪声接近理论倍频噪声极限，适用于CPT等小型和微型化微波原子钟。

本发明解决其技术问题所采用的技术方案是：一种基于声表面滤波器的超低相噪频率综合器，包括恒温晶振、频率分配器、直接数字频率合成器、混频器、声表面带通滤波器、功率放大器、鉴相器、环路滤波器、分频器和介质振荡器。

所述的恒温晶振产生的微波信号经过频率分配器分成若干路，其中一路作为频率为f₀的主频率信号，另一路作为参考时钟信号输出给直接数字频率合成器，生成频率为f₁的次频率信号；主频率信号与次频率信号通过混频器进行混频，输出的射频信号经过声表面滤波器的带通滤波，得到和频信号；和频信号经过功率放大器后作为参考信号送至鉴相器，与介质振荡器输出经过分频器后的射频信号进行相位比较，得到误差信号，鉴相器的输出信号经过环路滤波器输入介质振荡器的电压控制端，介质振荡器频率锁定于本振，最终得到所需的目标频率f_s。

所述的恒温晶振采用100MHz的恒温晶体晶振。

所述的恒温晶振产生的微波信号经过频率分配器还输出一路信号，经由分频器输出10MHz标准频率信号。

所述的次频率信号的频率f₁＝f_s/N-f₀，其中分频因子N为整数，取f₁的最小值f_1min＝Min[f_s/N-f₀]，此时分频因子取最优值N_opt。

所述的声表面滤波器中心频率为f₀+f₁或f₀-f₁，其通带带宽小于(f₁/3)，通带外对f₀，f₀+/-2f₁谐杂波抑制大于60dB。

所述的介质振荡器、分频器、环路滤波器和鉴相器由带压控振荡器的锁相环芯片来代替。

本发明的有益效果是：

1.本发明可实现超低相位噪声的频综。该频率综合器在射频输出前进行混频，避免了引入不必要的频率，同时可以避免变频损耗，增大输出频率信号的功率。

2.比较于传统的带通滤波器，声表面带通滤波器可以实现所需频率精度的幅频特性和相频特性的精准滤波，其通带宽度窄，通带波动小，***损耗低，带外抑制高，输出频谱纯净，谐杂波抑制大于60dB。

3.结构简单，整体功耗较低，并具有高灵活性。结构中采用的介质振荡器、分频器和鉴相器可以用体积和功耗都极小的带压控振荡器(VCO)的锁相环芯片来代替，可进一步降低功耗，提升芯片原子钟频率稳定度，实现高性能芯片原子钟。

附图说明

图1是本发明应用于⁸⁷Rb的CPT原子钟的基于100MHz晶振产生3.417GHz微波的结构示意图

图2是本发明的混频器滤波前频谱示意图。

图3是本发明的混频器滤波前频谱示意图。

图4是本发明产生的3.417GHz微波典型相位噪声测试图。

其中，1-恒温晶振(OCXO)，2-频率分配器，3-N₀分频器，4-直接数字频率合成器(DDS)，5-混频器，6-声表面带通滤波器(SAW)，7-功率放大器，8-鉴相器，9-环路滤波器，10-N分频器，11-介质振荡器。

具体实施方式

下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

本发明提供一种基于声表面滤波器的超低相噪频率综合器，包括100MHz的恒温晶体晶振(OXCO)1，输入端与100MHz晶振信号连接的频率分配器2，输入端与频率分配器输出端连接的直接数字频率合成器4，输入端与直接数字频率合成器输出端以及频率分配器输出端相连接的混频器5，输入端与混频器输出端连接的声表面滤波器(SAW)6，输入端与滤波器输出端连接的功率放大器7，输入端与功率放大器连接的鉴相器8，输入端与鉴相器连接的环路滤波器9，输入端与环路滤波器连接的介质振荡器11，输入端与介质振荡器连接的N分频器10，N分频器的输出端与鉴相器的输入端连接。

本发明通过超低相位噪声的OCXO和DDS，产生主频率(f₀)和次频率(f₁)信号，最优设置次频率信号的频率(f_1min)；将主、次频率信号进行混频，经高Q值声表面带通滤波后得到和频(或差频)信号，再通过鉴相器锁定DRO，可实现接近理想倍频器的超低相位噪声微波。

其中所述的次频率信号的频率为f₁＝f_s/N-f₀，其中分频因子N为整数，f_s表示所需的目标频率，为使DDS产生的次频率信号相噪最低，需使f₁达到最小；同时为了使混频器输出和频(或差频)信号的相噪最佳，需要f₁/(f₀+f₁)达到最小，两者都需要f₁达到最小，因而取f₁的最小值f_1min＝Min[f_s/N-f₀]，此时分频因子取最优值：N_opt。

下面以基于半波调制(钟跃迁频率的一半)的相干布居囚禁(CPT)原子钟为例，如图1所示，采用100MHz的恒温晶体晶振(OXCO)，输入端与100MHz晶振信号连接的频率分配器，输入端与频率分配器输出端连接的直接数字频率合成器，输入端与直接数字频率合成器输出端以及频率分配器输出端相连接的混频器，输入端与混频器输出端连接的声表面滤波器(SAW)，输入端与滤波器输出端连接的功率放大器，输入端与功率放大器连接的鉴相器，输入端与鉴相器连接的环路滤波器，输入端与环路滤波器连接的介质振荡器，输入端与介质振荡器连接的N分频器，N分频器的输出端与鉴相器的输入端连接。

本实施例中，输入的100MHz微波信号(f₀)由低噪声的100MHz恒温晶体晶振1产生，经过频率分配器2后分成若干路，其中第一路作为主频率信号100MHz；第二路作为参考时钟信号输出给直接数字频率合成器(DDS)3，生成频率可调制和调谐的次频率信号0.5MHz(f₁)，因其频率远低于参考时钟信号(f₁≤f₀/100)，可实现低相位噪声。第三路经由低相位噪声的分频器，分频因子为N₀＝f₀/10⁷，输出10MHz标准频率信号。第一路主频率信号与第二路次频率信号分别连接至混频器4的本振和中频端口进行混频，用以产生100MHz+0.5MHz的射频信号，其输出的射频信号经过声表面滤波器(SAW)5的高Q值带通滤波，得到和频信号，而其它信号被有效滤除。经过低噪声功率放大器7后，和频信号作为参考信号送至鉴相器8，与介质振荡器11经过分频器(分频因子为N)10后的射频信号进行相位比较，并得到误差信号，经过环路滤波器9和比例积分电路，介质振荡器频率锁定于本振，最终得到所需的目标频率f_s:3.417GHz。且在反馈带宽以内，介质振荡器输出微波信号的相位噪声主要由本振决定。

本实施例采用频偏100Hz(对应原子钟的调制频率)附件相位噪声较好的f₀＝100MHz的本振，对于⁸⁷Rb原子，f_s＝3417.34MHz，f_1min＝0.51MHz，N_opt＝34；对于⁸⁵Rb原子，f_s＝3035.7MHz，f_1min＝1.19MHz，N_opt＝15；对于¹³³Cs原子，f_s＝4596.3MHz，f_1min＝0.08MHz，N_opt＝46；在采用全波调制的CPT原子钟，相比于半波调制的情形，因为输出目标频率f_s加倍，f_1min不变，N_opt加倍。

本发明使用PLL加DRO进行倍频，PLL进行锁相，使DRO输出的频率信号直接同步到经过滤波的混频器输出和频(或差频)信号上。

本发明所述的环路滤波器对鉴相器输出的电压误差信号进行低通滤波后作为控制信号送入介质振荡器的电压控制端，使介质振荡器频率锁定于本振。

本发明所述的SAW滤波器为一种声表面滤波器，图2所示为使用声表面滤波器(SAW)滤波前后的对比图，采用的声表面带通滤波器，其中心频率为f₀+f₁(或f₀-f₁)，且中心频率温度系数较小(≤1ppm/℃)，为得到混频器输出的和频(或差频)分量信号，而滤除其它分量，其Q值较高(≥100)，其3dB通带带宽远小于f₁(小于f₁/3)，通带波动较小(≤1dB)，带外抑制较大(≥60dB)。

本发明最终输出的信号为DRO信号，因此在环路滤波器作用下，模块输出具有较好的杂波抑制性能。选用具有低相位噪声基低的数字分频器和数字鉴相器，因此环路最终输出较低的相位噪声，接近理论相噪，即在输入的100.5MHz信号相噪基础上按20logN恶化。

本实施例提供的低相位噪声的频率源以模块化的形式实现了样机研制，各组成模块结构独立，可组成整机，也可独立使用。使用相噪仪APPH20G测试，输出信号达到超低相位噪声的目的，性能优越。

综上所示，本发明产生3.417GHz频率合成器***结构简单，相位噪声接近理论倍频噪声极限，并且具有杂散小，频率表分辨率高，易于调试等特点，可应用于高性能的应用于相干布居囚禁(CPT)原子钟中。

上面结合附图对本发明的具体实施方式进行了详细说明，但本发明并不限制于上述实施方式，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可以做出各种修改和改性。

Claims (2)

1.一种基于声表面滤波器的超低相噪频率综合器，包括恒温晶振、频率分配器、直接数字频率合成器、混频器、声表面带通滤波器、功率放大器、鉴相器、环路滤波器、分频器和介质振荡器，其特征在于，所述的恒温晶振产生的微波信号经过频率分配器分成若干路，其中一路作为频率为f₀的主频率信号，另一路作为参考时钟信号输出给直接数字频率合成器，生成频率为f₁的次频率信号；主频率信号与次频率信号通过混频器进行混频，输出的射频信号经过声表面滤波器的带通滤波，得到和频信号；和频信号经过功率放大器后作为参考信号送至鉴相器，与介质振荡器输出经过分频器后的射频信号进行相位比较，得到误差信号，鉴相器的输出信号经过环路滤波器输入介质振荡器的电压控制端，介质振荡器频率锁定于本振，最终得到所需的目标频率f_s；

所述的次频率信号的频率f₁＝f_s/N-f₀，其中分频因子N为整数，取f₁的最小值f_1min＝Min[f_s/N-f₀]，此时分频因子取最优值N_opt；

所述的声表面滤波器中心频率为f₀+f₁或f₀-f₁，其带通带宽小于(f₁/3)，带通外对f₀，f₀+/-2f₁谐杂波抑制大于60dB。

2.根据权利要求1所述的基于声表面滤波器的超低相噪频率综合器，其特征在于，所述的介质振荡器、分频器、环路滤波器和鉴相器由带压控振荡器的锁相环芯片来代替。