CN113192826A - 一种屏蔽栅极沟槽器件及其制造方法 - Google Patents
一种屏蔽栅极沟槽器件及其制造方法 Download PDFInfo
- Publication number
- CN113192826A CN113192826A CN202110461247.3A CN202110461247A CN113192826A CN 113192826 A CN113192826 A CN 113192826A CN 202110461247 A CN202110461247 A CN 202110461247A CN 113192826 A CN113192826 A CN 113192826A
- Authority
- CN
- China
- Prior art keywords
- isolation layer
- trench
- electrode
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 189
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000007772 electrode material Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000008021 deposition Effects 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种屏蔽栅极沟槽器件的制造方法，包括：提供一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，器件单元区形成有第一沟槽，第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料；沉积第一隔离层；对屏蔽栅上的所述第一隔离层进行部分刻蚀、对第一沟槽的第一方向的侧壁的所述第一隔离层进行完全刻蚀，并保留第二沟槽的第二方向的电极连接区侧壁的所述第一隔离层；在所述第一隔离层上形成第二隔离层；对第一沟槽侧壁的第一方向的所述第二隔离层进行完全刻蚀，并保留第二沟槽的第二方向的电极连接区的侧壁的所述第二隔离层。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种屏蔽栅极沟槽器件及其制造方法。
背景技术
自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽MOSFET(Trench MOS)技术是实现此目标最重要的技术推动力之一。最初，Trench MOS技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而其沟道密度和漂移区电阻尚不够理想。
所以，业界进一步提出了新的Trench MOS结构，新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻。新的Trench MOS结构中，最具代表性的是屏蔽栅/分立栅(Shield Gate/Split Gate)沟槽技术，屏蔽栅沟槽功率器件通常也称为SGT器件，可利用其第一层多晶硅即屏蔽多晶硅(Shield)作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate/Split Gate技术通常具有更低的导通电阻和更高的击穿电压。
在上下型屏蔽栅极沟槽器件SGT(Shielded Gate Trench，缩写SGT)工艺中，屏蔽电极与栅极之间会淀积一层SiO2作IPO(Inter-Poly Oxide，多晶硅间氧化膜)，起隔离作用，通常在Source Poly(源多晶硅)淀积之后，采用Full HDPCVD(High density plasmachemical vapor deposition，HDPCVD，高密度等离子体化学气相淀积)和回刻工艺实现多晶硅间氧化膜的淀积，目前，高密度等离子体化学气相淀积能填满的最大深宽比为3:1。对于LV SGT(Low Voltage Shielded Gate Trench，低压屏蔽栅极沟槽器件)，Trench CD(沟道尺寸)较小，淀积多晶硅间氧化膜时的深宽比较大，导致：1)Full HDP淀积时，Trench(沟道)内出现void(空洞)，导致多晶硅间氧化膜的厚度不可控；2)Partial HDP(部分高密度等离子体化学气相淀积)淀积时，Source Poly link up(源多晶硅电极连接)区域oxide(氧化层)太薄，无法起到隔离作用。
发明内容
本发明的目的在于提供一种屏蔽栅极沟槽器件及其制造方法，以解决器件单元区的多晶硅间氧化膜厚度可控和电极连接区的多晶硅间氧化膜起到隔离作用的技术问题。
为解决上述技术问题，本发明提供一种屏蔽栅极沟槽器件的制造方法，包括
提供一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽，所述第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料；
沉积第一隔离层，所述第一隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述屏蔽栅的表面，所述第一隔离层还延伸到所述第一沟槽外部表面，所述第一隔离层覆盖所述电极材料表面；
对所述屏蔽栅上的所述第一隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第一隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层；
在所述第一隔离层上形成第二隔离层，所述第二隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述第一隔离层的表面，所述第二隔离层还延伸到所述第一沟槽外部的第一隔离层表面，所述第二隔离层覆盖所述电极材料的第一隔离层的表面；
对所述屏蔽栅上的所述第二隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第二隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第二隔离层；其中所述第一方向和所述第二方向垂直。
可选的，对所述第一隔离层刻蚀前，在所述电极连接区的电极材料上覆盖第一掩膜层，所述第一掩膜层覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第一隔离层被刻蚀。
可选的，所述第一掩膜层为光刻胶。
可选的，对所述第二隔离层刻蚀前，在所述电极连接区的电极材料上覆盖第二掩膜层，所述第二掩膜层覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第二隔离层被刻蚀。
可选的，所述第二掩膜层为光刻胶。
可选的，对所述第一隔离层和第二隔离层的刻蚀采用湿法刻蚀工艺。
可选的，沉积所述第一隔离层和第二隔离层采用高密度等离子体化学气相淀积。
可选的，对所述第二隔离层进行刻蚀后，沉积栅极材料，所述栅极材料覆盖所述第二隔离层和所述第一沟槽的侧壁，并填满所述第一沟槽，以形成栅极。
可选的，所述电极连接区的电极材料与所述器件单元区的屏蔽栅相连接。
基于同一发明构思，本发明还提供一种屏蔽栅极沟槽器件，包括：
一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽，所述第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料；
所述屏蔽栅上依次具有第一隔离层、第二隔离层和栅极，所述第一隔离层和第二隔离层用于隔离所述屏蔽栅和栅极，所述第一隔离层和第二隔离层还用于隔离所述器件单元区的栅极与所述电极连接区。
在本发明提供的一种屏蔽栅极沟槽器件及其制造方法，通过在器件单元区和电极连接区先沉积第一隔离层，所述第一隔离层不填满所述第一沟槽和第二沟槽，再所述屏蔽栅上的所述第一隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第一隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层，然后在器件单元区和电极连接区先沉积第二隔离层，所述第二隔离层也不填满所述第一沟槽和第二沟槽，对所述第二隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第二隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第二隔离层，通过上述方式，器件单元区的第一隔离层和第二隔离层(多晶硅氧化膜、IPO)膜厚可控，且不会出现空洞，同时所述电极连接区的第一隔离层和第二隔离层(多晶硅氧化膜、IPO)的厚度足够厚，可以起到隔离的作用。
附图说明
图1是本发明实施例的屏蔽栅极沟槽器件的制造方法流程示意图；
图2a-图7a是本发明实施例的屏蔽栅极沟槽器件的制造方法步骤对应的器件单元区第一方向方向剖面结构示意图；
图2b-图6b是本发明实施例的屏蔽栅极沟槽器件的制造方法步骤对应的电极连接区第二方向方向剖面结构示意图；
图中，
10-半导体衬底；11-第一沟槽；12-第二介质层；13a-屏蔽栅；13b-电极材料；14a-第一隔离层；14b-第二隔离层；15-第一介质层；16-氮化硅层；17-栅极；18a-第一掩膜层；18b-第二掩膜层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种屏蔽栅极沟槽器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本发明实施例的屏蔽栅极沟槽器件的制造方法流程示意图；如图1所示，本实施例提供一种屏蔽栅极沟槽器件的制造方法，包括：
步骤S10，提供一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽，所述第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述第二沟槽内形成有电极材料。
步骤S20，沉积第一隔离层，所述第一隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述屏蔽栅的表面，所述第一隔离层还延伸到所述第一沟槽外部表面，所述第一隔离层覆盖所述电极材料表面。
步骤S30，对所述屏蔽栅上的所述第一隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第一隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层。
步骤S40，在所述第一隔离层上形成第二隔离层，所述第二隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述第一隔离层的表面，所述第二隔离层还延伸到所述第一沟槽外部的第一隔离层表面，所述第二隔离层覆盖所述电极材料的第一隔离层的表面。
步骤S50，对所述屏蔽栅上的所述第二隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第二隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第二隔离层；其中，所述第一方向和所述第二方向垂直。
图2a-图7a是本发明实施例的屏蔽栅极沟槽器件的制造方法步骤对应的器件单元区第一方向剖面结构示意图；图2b-图6b是本发明实施例的屏蔽栅极沟槽器件的制造方法步骤对应的电极连接区第二方向剖面结构示意图；下面结合附图2a-图7a以及图2b-图6b对本发明的具体实施例做详细的说明。
请参考图2a和2b，执行步骤S10，提供一半导体衬底10，所述半导体衬底10形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽11，所述第一沟槽11内形成有屏蔽栅13a，所述电极连接区形成有第二沟槽，所述第二沟槽内形成有电极材料13b。所述电极连接区的电极材料与所述器件单元区的屏蔽栅相连接。
在本实施例中，所述半导体衬底10可以为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III-V族化合物衬底，本实施例对所述半导体衬底10的材料以及结构不做限制。
在本实施例中，提供一半导体衬底10，在所述半导体衬底10上沉积有第一介质层15和氮化硅层16，所述第一介质层15和氮化硅层16可以通过化学气相沉积的方式形成；在所述氮化硅层16上还沉积有一层氧化膜(图中未示出)，所述第一介质层15和氮化硅层16和氧化膜组成硬掩模层，接着，图形化的光刻胶覆盖在所述硬掩模层上定义出第一沟槽11的位置，在光刻胶的保护下，进行干法刻蚀工艺，将所述光刻胶的图形转移到所述硬掩模层上，然后去除消耗殆尽的图形化的光刻胶，在硬掩模层的保护下，进行干法刻蚀工艺，形成第一沟槽11，所述第一沟槽11贯穿所述硬掩模层，并延伸至所述半导体衬底10内。采用管式热氧化法沉积第二介质层12，以修复干法刻蚀对所述半导体衬底10造成的损伤，所述第二介质层12还可以起到隔离所述屏蔽栅13a与所述半导体衬底10的作用，由于热氧化沉积的沟槽底部的所述第二介质层12会比沟槽侧壁的所述第二介质层12偏薄，因此，沉积所述第二介质层12后，还会再采用CVD工艺沉积一层氧化层(图中未示出)，用于增厚沟槽表面和底部的氧化物。
请参考图3a和3b，执行步骤S20，沉积第一隔离层14a，所述第一隔离层14a将所述第一沟槽11的部分填充并覆盖所述第一沟槽11侧壁以及所述屏蔽栅13a的表面，所述第一隔离层14a还延伸到所述第一沟槽11外部表面，所述第一隔离层14a覆盖所述电极材料13b表面。
在本实施例中，所述第一隔离层14a例如是多晶硅间氧化膜(Inter-Poly Oxide，IPO)，所述第一隔离层14a采用高密度等离子体化学气相淀积(HDPCVD)的工艺沉积，HDPCVD沉积工艺在所述第一沟槽侧壁和底部的沉积速率比例如是1:2～1:4。
请参考图4a和4b，步骤S30，对所述屏蔽栅13a上的所述第一隔离层14a进行部分刻蚀、对所述第一沟槽11的第一方向的侧壁的所述第一隔离层14a进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层14a。所述第一沟槽11的第一方向的侧壁的所述第一隔离层14a完全刻蚀也可以为第二次淀积隔离层时缩小深宽比。
请继续参考图4b，对所述第一隔离层14a刻蚀前，在所述电极连接区的电极材料13b上的所述第一隔离层14a上覆盖第一掩膜层18a，所述第一掩膜层18a覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第一隔离层14a被刻蚀。
在本实施例中，对所述第一隔离层14a的刻蚀采用湿法刻蚀工艺。所述第一掩膜层18a例如是光刻胶。所述第一掩膜层18a保护电极连接区顶部和侧壁的所述第一隔离层14a不被刻蚀。
在完成对所述第一隔离层14a的湿法刻蚀工艺后，将所述第一掩膜层18a去除，去除第一掩膜层18a的方法例如是灰化工艺。
对所述第一隔离层14a时，对所述第一沟槽侧壁的所述第一隔离层14a进行完全刻蚀，是因为，所述第一沟槽侧壁处的隔离层需要质量高的氧化层，因此，在所述第一沟槽侧壁的所述第一隔离层14a进行完全刻蚀后，采用管式热氧化工艺沉积一层氧化层，所述氧化层覆盖所述第一沟槽侧壁和所述第一隔离层14a上。
请参考图5a和5b，执行步骤S40，在所述第一隔离层14a上形成第二隔离层14b，所述第二隔离层14b将所述第一沟槽11的部分填充并覆盖所述第一沟槽侧壁以及所述第一隔离层14a的表面，所述第二隔离层14b还延伸到所述第一沟槽外部的第一隔离层14a表面，所述第二隔离层14b覆盖所述电极材料13b的第一隔离层14a的表面。
在本实施例中，所述第二隔离层14b例如是多晶硅间氧化膜(Inter-Poly Oxide，IPO)，所述第二隔离层14b采用高密度等离子体化学气相淀积(HDPCVD)的工艺沉积，HDPCVD沉积工艺在所述第一沟槽侧壁和底部的沉积速率比例如是1:2～1:4。
请参考图6a和6b，执行步骤S50，对所述屏蔽栅上的所述第二隔离层14b进行部分刻蚀、对所述第一沟槽侧壁的第一方向的所述第二隔离层14b进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区顶部和侧壁的所述第二隔离层14b。
请继续参考图6b，对所述第二隔离层14b刻蚀前，在所述电极连接区的电极材料13b上的所述第二隔离层14b上覆盖第二掩膜层18b，所述第二掩膜层18b覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第二隔离层14b被刻蚀。
在本实施例中，对所述第二隔离层14b的刻蚀采用湿法刻蚀工艺。所述第二掩膜层18b例如是光刻胶。所述第二掩膜层18b保护电极连接区顶部和侧壁的所述第二隔离层14b不被刻蚀。
在完成对所述第二隔离层14b的湿法刻蚀工艺后，将所述第二掩膜层18b去除，去除第二掩膜层18b的方法例如是灰化工艺。
对所述第二隔离层14b时，对所述第一沟槽11的侧壁的所述第二隔离层14b进行完全刻蚀，是因为，所述第一沟槽11的侧壁处的隔离层需要质量高的氧化层，因此，在所述第一沟槽11的侧壁的所述第二隔离层14b进行完全刻蚀后，采用管式热氧化工艺沉积一层氧化层(图中未示出)，所述氧化层覆盖所述第一沟槽11的侧壁和所述第二隔离层14b上。
请参考图7a，对所述第二隔离层14b进行刻蚀后，沉积栅极材料，所述栅极材料覆盖所述第二隔离层14b和所述第一沟槽的侧壁，并填满所述第一沟槽11，以形成栅极17。
在本实施例中，沉积的栅极材料覆盖所述第二隔离层14b和所述第一沟槽的侧壁，并填满所述第一沟槽11，以及延伸到所述半导体衬底10上。采用化学机械研磨(CMP)的方式将高于所氮化硅层16的栅极材料研磨掉，以形成栅极17。
经过第一次沉积第一隔离层14a和第二次沉积第二隔离层14b，第一隔离层14a和第二隔离层14b均未填满所述第一沟槽11，因此不会出现空洞，两次沉积工艺和两次湿法刻蚀工艺，使得第一隔离层14a和第二隔离层14b的厚度可控。同时，在两次湿法刻蚀工艺中，所述电极连接区的电极材料13b的顶部和侧壁由于覆盖有第一掩膜层18a和第二掩膜层18b，可以保护所述电极连接区的电极材料13b的顶部和侧壁的第一隔离层14a和第二隔离层14b不被刻蚀，所述电极连接区的电极材料13b的顶部和侧壁的第一隔离层14a和第二隔离层14b厚度足够厚，可以起到隔离的作用。
基于同一发明构思，本发明还提供一种屏蔽栅极沟槽器件，包括：
一半导体衬底10，所述半导体衬底10形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽11，所述第一沟槽11内形成有屏蔽栅13a，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料13b；
所述屏蔽栅13a上依次具有第一隔离层14a、第二隔离层14b和栅极17，所述第一隔离层14a和第二隔离层14b用于隔离所述屏蔽栅13a和栅极17，所述第一隔离层14a和第二隔离层14b还用于隔离所述器件单元区的栅极与所述电极连接区。
综上可见，在本发明提供的一种屏蔽栅极沟槽器件及其制造方法，通过在器件单元区和电极连接区先沉积第一隔离层，所述第一隔离层不填满所述第一沟槽和第二沟槽，再所述屏蔽栅上的所述第一隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第一隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层，然后在器件单元区和电极连接区先沉积第二隔离层，所述第二隔离层也不填满所述第一沟槽和第二沟槽，对所述第二隔离层进行部分刻蚀、对所述第一沟槽的第一方向的侧壁的所述第二隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第二隔离层，通过上述方式，器件单元区的第一隔离层和第二隔离层(多晶硅氧化膜、IPO)膜厚可控，且不会出现空洞，同时所述电极连接区的第一隔离层和第二隔离层(多晶硅氧化膜、IPO)的厚度足够厚，可以起到隔离的作用。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种屏蔽栅极沟槽器件的制造方法，其特征在于，包括
提供一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽，所述第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料；
沉积第一隔离层，所述第一隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述屏蔽栅的表面，所述第一隔离层还延伸到所述第一沟槽外部表面，所述第一隔离层覆盖所述电极材料表面；
对所述屏蔽栅上的所述第一隔离层进行部分刻蚀，对所述第一沟槽的第一方向侧壁的所述第一隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第一隔离层；
在所述第一隔离层上形成第二隔离层，所述第二隔离层将所述第一沟槽的部分填充并覆盖在所述第一沟槽侧壁以及所述第一隔离层的表面，所述第二隔离层还延伸到所述第一沟槽外部的第一隔离层表面，所述第二隔离层覆盖所述电极材料的第一隔离层的表面；
对所述屏蔽栅上的的第二隔离层进行部分刻蚀、对所述第一沟槽的第一方向侧壁的所述第二隔离层进行完全刻蚀，并保留所述第二沟槽的第二方向的所述电极连接区的侧壁的所述第二隔离层；其中，所述第一方向和所述第二方向垂直。
2.如权利要求1所述的屏蔽栅极沟槽器件的制造方法，其特征在于，对所述第一隔离层刻蚀前，在所述电极连接区的电极材料上覆盖第一掩膜层，所述第一掩膜层覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第一隔离层被刻蚀。
3.如权利要求2所述的屏蔽栅极沟槽器件的制造方法，其特征在于，所述第一掩膜层为光刻胶。
4.如权利要求1所述的屏蔽栅极沟槽器件的制造方法，其特征在于，对所述第二隔离层刻蚀前，在所述电极连接区的电极材料上覆盖第二掩膜层，所述第二掩膜层覆盖所述电极连接区的顶部和侧壁，以避免所述电极连接区的顶部和侧壁的第二隔离层被刻蚀。
5.如权利要求4所述的屏蔽栅极沟槽器件的制造方法，其特征在于，所述第二掩膜层为光刻胶。
6.如权利要求1所述的屏蔽栅极沟槽器件的制造方法，其特征在于，对所述第一隔离层和第二隔离层的刻蚀采用湿法刻蚀工艺。
7.如权利要求1所述的屏蔽栅极沟槽器件的制造方法，其特征在于，沉积所述第一隔离层和第二隔离层采用高密度等离子体化学气相淀积。
8.如权利要求1所述的屏蔽栅极沟槽器件的制造方法，其特征在于，对所述第二隔离层进行刻蚀后，沉积栅极材料，所述栅极材料覆盖所述第二隔离层和所述第一沟槽的侧壁，并填满所述第一沟槽，以形成栅极。
9.如权利要求8所述的屏蔽栅极沟槽器件的制造方法，其特征在于，所述电极连接区的电极材料与所述器件单元区的屏蔽栅相连接。
10.一种屏蔽栅极沟槽器件，其特征在于，包括：
一半导体衬底，所述半导体衬底形成有器件单元区和电极连接区，所述电极连接区与所述器件单元区连接，其中，所述器件单元区形成有第一沟槽，所述第一沟槽内形成有屏蔽栅，所述电极连接区形成有第二沟槽，所述沟槽内形成有电极材料；
所述屏蔽栅上依次具有第一隔离层、第二隔离层和栅极，所述第一隔离层和第二隔离层用于隔离所述屏蔽栅和栅极，所述第一隔离层和第二隔离层还用于隔离所述器件单元区的栅极与所述电极连接区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110461247.3A CN113192826B (zh) | 2021-04-27 | 2021-04-27 | 一种屏蔽栅极沟槽器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110461247.3A CN113192826B (zh) | 2021-04-27 | 2021-04-27 | 一种屏蔽栅极沟槽器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192826A true CN113192826A (zh) | 2021-07-30 |
| CN113192826B CN113192826B (zh) | 2024-01-23 |
Family
ID=76979580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110461247.3A Active CN113192826B (zh) | 2021-04-27 | 2021-04-27 | 一种屏蔽栅极沟槽器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192826B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782585A (zh) * | 2021-08-05 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | 带有屏蔽栅结构mosfet器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010031532A1 (en) * | 2000-01-13 | 2001-10-18 | Hiroaki Tsugane | Methods for manufacturing semiconductor devices and semiconductor devices |
| KR20090001001A (ko) * | 2007-06-29 | 2009-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20110098386A (ko) * | 2010-02-26 | 2011-09-01 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN110034182A (zh) * | 2019-03-13 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN110400846A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有阶梯深槽屏蔽栅mos结构和制作方法 |
| CN111081540A (zh) * | 2019-12-30 | 2020-04-28 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
-
2021
- 2021-04-27 CN CN202110461247.3A patent/CN113192826B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010031532A1 (en) * | 2000-01-13 | 2001-10-18 | Hiroaki Tsugane | Methods for manufacturing semiconductor devices and semiconductor devices |
| KR20090001001A (ko) * | 2007-06-29 | 2009-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR20110098386A (ko) * | 2010-02-26 | 2011-09-01 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN110034182A (zh) * | 2019-03-13 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN110400846A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有阶梯深槽屏蔽栅mos结构和制作方法 |
| CN111081540A (zh) * | 2019-12-30 | 2020-04-28 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782585A (zh) * | 2021-08-05 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | 带有屏蔽栅结构mosfet器件及其制造方法 |
| CN113782585B (zh) * | 2021-08-05 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 带有屏蔽栅结构mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192826B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8115252B2 (en) | Elimination of gate oxide weak spot in deep trench | |
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080191288A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| US20080003773A1 (en) | Method for forming isolation structure of semiconductor device | |
| KR20030053314A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| JP4217406B2 (ja) | スプリットゲート型フラッシュメモリ素子およびその製造方法 | |
| CN101944531A (zh) | 具有掩埋栅的半导体器件及其制造方法 | |
| US20060108644A1 (en) | Self-aligned double gate device and method for forming same | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| CN113192826B (zh) | 一种屏蔽栅极沟槽器件及其制造方法 | |
| KR100435261B1 (ko) | 스플릿 게이트형 플래쉬 메모리소자의 제조방법 | |
| US7061041B2 (en) | Memory device | |
| CN211455690U (zh) | 沟槽型功率器件的沟槽栅结构 | |
| CN101393896A (zh) | 快闪存储器的制造方法 | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR100840789B1 (ko) | 리세스 트랜지스터 및 그 제조 방법 | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| CN113517341A (zh) | 沟槽型功率器件的沟槽栅结构及其制造方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR20080039025A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN113097123B (zh) | 半导体结构及其制造方法 | |
| KR100511925B1 (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |