CN113192549B - 三维存储器、检测装置、三维存储器装置及检测方法 - Google Patents

三维存储器、检测装置、三维存储器装置及检测方法 Download PDF

Info

Publication number
CN113192549B
CN113192549B CN202110527922.8A CN202110527922A CN113192549B CN 113192549 B CN113192549 B CN 113192549B CN 202110527922 A CN202110527922 A CN 202110527922A CN 113192549 B CN113192549 B CN 113192549B
Authority
CN
China
Prior art keywords
memory
detection
memory cells
sub
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110527922.8A
Other languages
English (en)
Other versions
CN113192549A (zh
Inventor
何雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110527922.8A priority Critical patent/CN113192549B/zh
Publication of CN113192549A publication Critical patent/CN113192549A/zh
Application granted granted Critical
Publication of CN113192549B publication Critical patent/CN113192549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请提供了一种三维存储器、检测装置、三维存储器装置及检测方法，该三维存储器包括：存储平面，包括多个存储块组，每个所述存储块组包括至少一个存储块以及至少一个用于分隔相邻存储块的子源极线；开关单元，包括分别对应于所述多个存储块组的多个开关子单元，每个开关子单元设置在相应的存储块组与公共源极线之间，以控制相应的存储块组中的子源极线与公共源极线之间的连接或断开。本申请所提供的三维存储器装置通过设置开关单元断开漏电存储单元所对应的子源极线与公共源极线的连接，进而避免公共源极线的大范围漏电，提高了器件的良率。

Description

三维存储器、检测装置、三维存储器装置及检测方法
技术领域
本申请涉及半导体技术领域。具体地，本申请涉及三维存储器领域。
背景技术
3D NAND存储器作为一种三维非易失性闪存，通过堆叠多层存储器单元形成存储串的阵列来增加单位面积的存储密度，克服了二维(2D)存储器件的限制。存储串包括源极选择晶体管，多个存储串的源极选择晶体管通过同一个源极线(例如，公共源极线)连接至地。
现有的3D NAND存储器单元构架通常为垂直沟道、横向栅极层设计。在存储器的制备过程中，由于缺陷和制备工艺等原因可能导致沟道侧壁的损坏，进而导致与损坏的侧壁相连的字线漏电。当损坏的位置与公共源极线紧邻，可能对公共源极线产生影响，从而进一步造成存储器的大面积漏电，降低了器件的良率。
应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。
发明内容
为了解决上述问题，本申请提供了一种三维存储器以避免平面大范围漏电情况，有效提高芯片的良率。
该存储器包括：
存储平面，其包括多个存储块组，每个所述存储块组包括至少一个存储块以及至少一个用于分隔相邻存储块的子源极线；
开关单元，其包括分别对应于所述多个存储块组的多个开关子单元，每个所述开关子单元设置在相应的存储块组与公共源极线之间，以控制相应的存储块组中的所述子源极线与所述公共源极线之间的连接或断开。
根据本申请的一个实施方式，所述三维存储器包括多个存储平面，每个所述存储平面的全部所述子源极线经由相应的子开关单元连接至同一公共源极线。
根据本申请的一个实施方式，所述开关子单元包括PMOS晶体管或NMOS晶体管。
根据本申请的一个实施方式，每个所述存储块包括：多个存储串，所述多个存储串的一端能够共同地电连接至同一子源极线。
本申请另一方面提供一种检测装置，用于对上述三维存储器进行漏电检测，其中所述三维存储器的每个所述存储块包括多个存储串，每个所述存储串包括多个存储单元，所述检测装置包括：
字线检测模块，配置为向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及
控制模块，配置为根据所述第一电流控制所述开关子单元的通断。
根据本申请的一个实施方式，所述检测装置还包括：沟道检测模块，配置为向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
根据本申请的一个实施方式，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，，其特征在于，所述字线检测模块被配置为：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
根据本申请的一个实施方式，施加的所述第一检测电压的值高于施加的所述第二检测电压的值。
根据本申请的一个实施方式，施加的所述第二检测电压的值为零。
根据本申请的一个实施方式，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
根据本申请的一个实施方式，所述控制模块被配置为：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
根据本申请的一个实施方式，所述控制模块还被配置为：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。
基于同样的发明构思，本申请另提供一种三维存储器装置，包括上述的三维存储器和检测装置。
本申请还提供一种检测方法，用于对上述的三维存储器进行漏电检测，其中所述三维存储器的每个所述存储块包括多个存储串，每个所述存储串包括多个存储单元，所述检测方法包括：
向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及根据所述第一电流控制所述开关子单元的通断。
根据本申请的一个实施方式，所述检测方法还包括：向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
根据本申请的一个实施方式，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，其特征在于，向每个所述存储单元的字线施加检测电压包括：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
根据本申请的一个实施方式，施加所述第一检测电压的值高于所述第二检测电压的值。
根据本申请的一个实施方式，施加所述第二检测电压的值为零。
根据本申请的一个实施方式，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
根据本申请的一个实施方式，根据所述第一电流控制所述开关子单元的通断包括：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
根据本申请的一个实施方式，所述检测方法还包括：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。
本申请所提供的三维存储器通过设置的子开关单元控制存储单元有缺陷的存储块组对应的多条子源极线与存储平面内的公共源极线断开避免了三维存储器的大面积漏电，提高了器件的良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更加明显。在附图中：
图1为根据本申请实施方式的三维存储器俯视示意图。
图2为根据本申请实施方式的三维存储器的存储平面的区域的俯视示意图。
图3为根据本申请实施方式的三维存储器的存储块的区域的俯视示意图。
图4为沿图3的A-A线获取的剖面示意图。
图5为根据本申请实施方式的检测装置示意图。
图6为根据本申请实施方式的检测方法流程图。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其它配置和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其它应用。
注意，说明书中对“一个实施方式”、“实施方式”、“示例实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定特征、结构或特性，但是每个实施方式可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施方式。此外，当结合实施方式描述特定特征、结构或特性时，无论是否明确描述，结合其他实施方式实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。
通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
应容易理解的是，在本公开中的“上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具有中间特征或层(即，直接在某物上)的含义。
此外，诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖器件在使用或操作中的除了图中描绘的取向之外的不同取向。装置可以以其它方式被定向(旋转90度或在其它取向)，并且相应地，本文所使用的空间相对描述词也可以被类似地解释。
如在本文使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以具有小于下层结构或上层结构的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面与底表面之间或在连续结构的顶表面与底表面处的任何一对横向面之间。层可以横向地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
三维(3D)存储器是指一种半导体存储器，其在横向定向的衬底上具有垂直定向的存储器单元晶体管串(本文称为“存储串”)，使得存储串相对于衬底在垂直方向上延伸。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。
图1示出了根据本申请实施方式的三维存储器俯视示意图，本申请提供的三维存储器10可包括一个或多个存储平面11，每个存储平面均具有自己的一组读/写电路，使得多个存储器平面能够并行地运作。每个存储平面11可包括多个存储块组12，每个存储块组12至少包括一个存储块13以及至少一个用于分隔相邻存储块13的子源极线(参见图2)。图1中标记了字线“WL”和位线“BL”的方向，位线和字线可垂直地布置(例如，分别在行和列中)。图1中示例性的三维存储器10包括六个存储器平面11，每个存储平面11包括二个沿BL方向排列的存储块组12，每个存储块组12包括三个沿BL方向分布的存储块13。在一个存储平面内，存储块组12和存储块13在WL方向分别仅有一个，此处的存储块13并非指可擦除的最小单元，仅为根据本发明的设计需要将存储平面划分成多个沿BL方向分布的存储条状物，将多个存储条状物进行分组，形成了多个存储块组12。应当理解，在不违背本发明教导的情况下，每个存储平面的存储块组12的数量和存储块组内的存储块13的数量可以为其他任意正整数。
图2示出了一个存储平面11内的部分区域，包括多个存储块组12，每个存储块组包括多个存储块13，每个相邻的存储块由子源极线30分隔开，子源极线30与WL方向平行。每个存储块包括多个存储串20，多个存储串20的一端共同地电连接至同一子源极线30。根据本申请实施方式的三维存储器还包括开关单元50，开关单元50包括分别对应于多个存储块组12的多个开关子单元，开关子单元可为PMOS晶体管或NMOS晶体管。每个开关子单元设置在相应的存储块组12与公共源极线60之间，以控制相应的存储块组中的子源极线30与公共源极线60之间的连接或断开。存储平面11内的全部的存储块组内用于分隔相邻存储块13的子源极线30经由相应的开关子单元连接至同一公共源极线60，公共源极线60可平行于BL。当检测到某一存储块组内的某一子源极线可能面临短路，通过关断与该存储块组对应的开关子单元即可控制该子源极线与公共源极线断开，避免由于个别子源极线的漏电，经由公共源极线引起该存储平面的整体漏电，有效避免了器件的大面积漏电，提高器件良率。
图2示例性地给出了开关单元50所包括的2个开关子单元501和502，开关子单元501和502分别对应存储块组121和储块组122。存储块组121包括n个存储块13k0-13kn-1(n为大于等于1的整数)，相邻的存储块由子源极线30分隔开。存储块组121内，所有用于分隔相邻存储块的子源极线30通过开关子单元501与公共源极线连接或断开，存储块组122包括n个存储块13kn-132n-1，同样地，存储块组122内的所有用于分隔相邻存储块的子源极线30通过开关子单元502与公共源极线连接或断开。应当理解，不同存储块组内包括的存储块数量可相同，也可根据实际需要而不同。
当n等于1时，存储块组121和存储块组122分别只包括一个存储块，此时根据本申请实施方式的三维存储器存储平面示意图如图3所示(图3未示出子源极线302另一侧的存储块)，开关单元50包括的2个开关子单元503和504分别连接两个子源极线301和302，即实现了子开关单元与每一个存储块和相应的子源极线的对应。
根据本申请的实施方式，通过将存储块进行分组形成多个存储块组，在每个存储块组和公共源极线之间设置一个子开关单元，可有效减少开关子单元的使用，节约成本且有利于提高存储器件的集成度。
图4为沿图3的A-A线获取的剖面示意图，存储块13包括衬底130、在衬底130上的绝缘层131、在绝缘层131上的一排底部选择栅极(Bottom Selective Gate，BSG)132和堆叠在BSG顶部上的沿着垂直方向交替的电介质层134和栅极层133，栅极层133引出字线与外部电路连接。其中，衬底130可以是具有任何适当的导体材料的任何适当的半导体衬底，例如单晶、多晶或单晶体半导体。例如，衬底130可包括硅、硅锗(SiGe)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)、砷化镓(GaAs)、氮化镓、碳化硅、III-V化合物或其任何组合。栅极层133为导体材料，例如W、Co、Cu、Al、Ti、Ta、TiN、TaN、Ni、掺杂硅、硅化物(例如NiSix、WSix、CoSix、TiSix)或其任何组合。电介质层134材料可包括电介质材料，例如氧化硅、氮化硅、氮氧化硅或其任何组合。存储块还包括在交替的栅极层133和电介质层134上的一排顶部选择栅极135(Top Selective Gate，TSG)。存储串20包括多个叠置的存储单元，多个存储串20的存储单元可通过互连(例如位线和字线)被寻址。(如图4中示出的20a、20b、20c)，组成同一个存储串20的存储单元的沟道沿着垂直方向在物理上连接。本文中描述的“一排”实质具有相同的高度。本领域技术人员可以理解的是，图4中所示存储单元的数量仅是出于便于图示的目的示例性示出的，其具体数量可根据实际需要设定。
存储串20还包括在顶部和底部的至少一个场效应晶体管，分别由BSG和TSG控制。而且两个相应的晶体管被称为顶部选择晶体管和底部选择晶体管。顶部选择晶体管的漏极端子可连接到位线，以及底部选择晶体管(也可称为“源极选择晶体管”)的源极端子可连接到掺杂源极线区域136，子源极线30可从掺杂源极线区域136形成。子源极线可由在整个存储器块中的存储串20共用。本文所描述的“顶部”在垂直方向上更远离衬底130，“底部”在垂直方向上更靠近衬底130。
本申请的另一实施方式提供了一种用于对上述三维存储器进行漏电检测的检测装置。如图5所示，检测装置101可包括：控制电路600、老化模块100、字线检测模块200、沟道检测模块300、控制模块400和子源极线检测模块500，通过控制电路600分别控制老化模块100、字线检测模块200、沟道检测模块300施加所需的电压和输出所需的检测电流。本领域技术人员可以理解的是，图5中所示出的检测装置101仅为示例性的，检测装置也可仅包括上述模块中的一部分，或包括除上述模块之外的其他模块。
其中，老化模块100可被配置为向每个存储单元的字线施加老化电压。根据一个示例性实施例，每个存储串的多个存储单元被划分为第一存储单元组和第二存储单元组，向每个存储单元的字线施加老化电压可包括：向第一组存储单元的每一字线施加第一老化电压，向第二组存储单元的每一字线施加不同于第一老化电压的第二老化电压。根据一个示例，多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组，可向奇数组存储单元的每一字线施加老化高压，向偶数组存储单元的每一字线施加老化低压。例如，存储串20底部的存储单元为20k0，记为偶数存储单元，20k0上的一个存储单元为20k1，记为奇数存储单元，依此类推。施加的老化高压值大于施加的老化低压值，老化高压范围可为10V-50V，老化低压范围可为0V-10V，当施加的老化低压为0V时表示接地。其中，连接同一字线的存储单元可配置为由相同的字线施加老化高压或老化低压。从而，同一存储串相邻存储单元的字线间形成老化电流，加速字线老化，使得有缺陷的字线直接老化烧毁，以此筛选出有缺陷的存储单元。同时，栅极层133(即，字线)之间的电介质层可能被破坏，导致栅极层133的导体材料(例如钨)扩散至电介质层134中造成短接。当存储单元的有缺陷的字线与子源极线30相邻时，上述老化过程极容易导致损毁范围扩散至相邻的子源极线30，使得栅极层133的导体材料扩散至该子源极线。如图2中所示的损毁区域40，通过能谱仪(Energy Dispersive Spectrometer，EDS)对损毁区域进行元素分析，可清晰地检测出栅极层的导体材料扩散到电介质层和相邻子源极线30，导致该子源极线的进一步损毁短接。在实施子源极线的漏电检测时，该子源极线处会检测出高位的漏电流。
字线检测模块200可被配置为：向每个存储单元的字线施加检测电压，并检测流经所述字线的第一电流。字线检测模块200可在老化模块100完成上述老化后进行检测。根据一个示例性实施例，向存储单元的字线施加检测电压的方式可参考上述老化电压的施加方式，示例性地，对偶数存储单元组的字线施加第一检测电压且对奇数储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流(也可称为“字线漏电流”)。其中，向偶数组存储单元的每一字线施加检测低压，向奇数组存储单元的每一字线施加检测高压。施加的检测高压值大于施加的检测低压值，当施加的检测低压为0V时表示接地。其中，连接同一字线的存储单元可配置为由相同的字线施加检测高压或检测低压以便于对相邻存储单元的两字线间所形成的字线漏电流进行检测。检测高压的值范围为5V-25V，检测低压的值范围为0V-5V，当施加的检测低压为0V时表示接地。
沟道检测模块300可被配置为：向每个存储单元的字线施加导通电压的同时向该存储单元所在的存储串20施加沟道检测电压以形成流经沟道的第二电流(也可称为“沟道电流”)。沟道电流超过正常阈值通常标志该存储串存在沟道侧壁损坏。沟道侧壁的损坏同样容易导致相邻的子源极线损坏短接，往往存储单元的损坏基本表明此处的沟道侧壁已经损坏，因此实际检测过程中，通常只配置字线检测模块200进行字线漏电流检测，而沟道检测模块300一般作为字线检测模块200的辅助模块配置使用。
控制模块400可被配置为：根据字线检测模块200检测的字线漏电流的值或沟道检测模块300检测的沟道电流的值控制开关子单元的通断。根据一个示例性实施例，根据字线漏电流的值或沟道电流的值控制开关子单元的通断包括：针对每个存储块组12，将检测得到的字线漏电流值与第一参考值进行比较或将检测得到的沟道电流的值与第二参考值进行比较，当字线漏电流的值或沟道电流的值大于相应的参考值时，即判断该存储单元是漏电的，以此定位出有缺陷的存储单元。第一参考值和第二参考值可根据经验值选取，例如，第一参考值和第二参考值范围可为100nA-400nA。若有缺陷的存储单元所在的存储块对应的子源极线恰好与该存储单元相邻，该子源极线有极大可能损毁；若有缺陷的存储单元所在的存储块对应的子源极线与该存储单元相隔较远，该子源极线将不会损毁。一般来说，为了避免子源极线的可能损毁带来的影响，当判断存储单元是有缺陷的、漏电的，即可认为该存储单元所在的存储块对应的子源极线可能面临短接。控制该存储块所在的存储块组对应的开关子单元断开，从而断开存储块组内的所有子源极线与公共源极线的连接，而其它未有漏电的存储块组与公共源极线通过相应的子开关单元保持连接。
当未设置开关单元50及其子开关单元时，由于存储平面11内的所有存储块对应的所有子源极线30共同地连接至同一公共源极线60，在后续实施子源极线的漏电检测中，某一子源极线损毁短接会导致存储平面11内的所有子源极线检测出高位的漏电流，表现为大范围的漏电，往往只能弃用整个存储平面，降低了存储器的良率。
子源极线检测模块500可被配置为：对存储平面内多个存储块对应的子源极线进行漏电流检测。子源极线检测模块500可在控制模块400控制有缺陷的存储单元所在的存储块组对应的开关子单元断开后进行检测。根据一个示例性实施例，对子源极线进行漏电流检测包括：向多个存储块对应的子源极线施加高压，多个存储块内的存储单元对应的字线接地，多个存储块内与存储串20顶部连接的位线接地，高压范围为1V-5V。由于子开关单元断开了公共源极线与有可能损坏的子源极线之间的连接，在进行子源极线检测时，将不会检测出大范围的高位漏电流(毫安级)，存储平面内的子源极线检测合格率提高，器件良率同步提高。
本申请的又一实施方式提供了一种用于对上述三维存储器进行漏电检测的方法，其中所述三维存储器的每个所述存储块包括多个存储串，每个存储串包括多个存储单元。如图6所示，所述检测方法可包括：
S1、向每个存储单元的字线施加检测电压，并检测流经字线的第一电流；
S2、根据第一电流控制开关子单元的通断。
其中，所述检测方法还包括：在实施S1步骤之前进行S0步骤；该S0步骤可包括：对每个存储单元的字线进行老化以筛选出有缺陷的存储单元，根据一个示例性实施例，每个存储串的多个存储单元被划分为第一存储单元组和第二存储单元组，S0中对每个存储单元的字线施加老化电压可包括：向第一组存储单元的每一字线施加第一老化电压，向第二组存储单元的每一字线施加不同于第一老化电压的第二老化电压。示例性地，多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组，向奇数组存储单元的每一字线施加老化高压，向偶数组存储单元的每一字线施加老化低压，施加的老化高压值大于施加的老化低压值，老化高压范围可为10V-50V，老化低压范围可为0V-10V，当施加的老化低压为0时表示接地。其中，连接同一字线的存储单元的由该相同的字线施加老化高压或老化低压。从而，相邻存储单元的字线间形成老化电流，使得有缺陷的字线直接老化烧毁，以此筛选出有缺陷的存储单元。
根据一个示例性实施例，在施加老化电压预定时间后，参考S0的老化方式，S1中向存储单元的字线施加检测电压并检测流经字线的第一电流(也可称为“字线漏电流”)可包括：
对偶数存储单元组的字线施加第一检测电压且对奇数储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的字线漏电流。其中，向偶数组存储单元的每一字线施加检测低压，向奇数组存储单元的每一字线施加检测高压。施加的检测高压值大于施加的检测低压值，当施加的检测低压为0V时表示接地。其中，连接同一字线的存储单元可配置为由相同的字线施加检测高压或检测低压。
根据一个示例性实施例，S2中根据所述第一电流控制所述开关子单元的通断包括：针对每个存储块组，将第一电流(也可称为“字线漏电流”)的值与第一参考值进行比较，当第一电流的值大于第一参考值时，表示此存储单元是有缺陷的、漏电的，参考值范围可为100nA-400nA，既而控制字线所在的存储块组对应的开关子单元断开。
若该有缺陷的存储单元所在的存储块对应的子源极线恰好与该存储单元相邻，该子源极线有极大可能损毁。一般来说，为了避免子源极线的可能损毁带来的影响，当判断存储单元是有缺陷的、漏电的，即可认为该存储单元所在的存储块对应的子源极线可能面临短接。
根据一个示例性实施例，所述检测方法还包括：在施加老化电压预定时间后，参考S0的老化方式，所述检测方法还包括：
S1'、向每个存储单元的字线施加导通电压的同时向该存储单元所在的存储串施加沟道检测电压以形成第二电流。
S2'、针对每个所存储块组，将检测得到的第二电流的值与第二参考值进行比较，当第二电流的值大于第二参考值时，控制对应的开关子单元断开。
当第二电流(也可称为“沟道电流”)的值大于第二参考值时，表示此存储单元是有缺陷的、漏电的，参考值范围可为100nA-400nA。沟道侧壁的损坏同样容易导致相邻的子源极线损坏短接，往往存储单元的损坏基本表明此处的沟道侧壁已经损坏，因此实际检测过程中，通常只对字线漏电流进行检测以筛选出有缺陷的存储单元，沟道电流检测一般作为筛选有缺陷的存储单元的辅助手段。
根据一个示例性实施例，所述检测方法还包括：控制有缺陷的存储单元所在的存储块组对应的开关子单元断开后，对存储平面内多个存储块对应的子源极线进行漏电流检测。示例性地，对子源极线进行漏电流检测包括：向多个存储块对应的子源极线施加高压，多个存储块内的存储单元对应的字线接地，多个存储块内与存储串20顶部连接的位线接地，高压范围为1V-5V。由于子开关单元将公共源极线与有可能损坏的子源极线断开，在进行子源极线检测时，将不会检测出大范围的高位漏电流(毫安级)。
本文中提到的老化模块100、字线检测模块200、沟道侧壁检测模块300、控制模块400、子源极线检测模块500加的各电压以及检测的各电流可通过测试机或测试处理器搭载探针进行实际检测操作。
本申请的另一实施方式提供一种包括上述三维存储器10和检测装置101的三维存储器装置102。
本申请实施方式提供的三维存储器通过在存储块组13和公共源极线60之间设置子开关单元，使得存储块组内的子源极线和存储平面11内的公共源极线60可断开，根据本申请实施方式的检测装置，通过检测存储单元的字线是否漏电判断是否有可能引起所对应的子源极线30与该处的字线短接，进而断开相应的存储块组13中的子源极线30与公共源极60线之间电连接。从而避免由于个别子源极线30的高位的电流泄露，经由公共源极线60引起所在存储平面的整体高位漏电，提高器件良率。
应当指出，可以在制造方法之前、期间和之后提供额外步骤，并且对于制造方法的额外实施方式而言，可以对本文描述的步骤中的一些步骤予以替换、删除，以不同顺序执行或者并行执行。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (21)

1.一种三维存储器，包括：
存储平面，包括多个存储块组，每个所述存储块组包括至少一个存储块以及至少一个用于分隔相邻存储块的子源极线，其中，每个所述存储块包括多个存储串，每个所述存储串包括对应于多条字线的且串联的多个存储单元；
开关单元，包括分别对应于所述多个存储块组的多个开关子单元，每个所述开关子单元独立于所述字线地设置在相应的存储块组与公共源极线之间，以控制相应的存储块组中的所述子源极线与所述公共源极线之间的连接或断开。
2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器包括多个存储平面，每个所述存储平面的全部所述子源极线经由相应的子开关单元连接至同一公共源极线。
3.根据权利要求1所述的三维存储器，其特征在于，所述开关子单元包括PMOS晶体管或NMOS晶体管。
4.根据权利要求1所述的三维存储器，其特征在于，每个所述存储块包括的多个存储串的一端能够共同地电连接至同一子源极线。
5.一种检测装置，用于对如权利要求1-4中任一项所述的三维存储器进行漏电检测，所述检测装置包括：
字线检测模块，配置为向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及
控制模块，配置为根据所述第一电流控制所述开关子单元的通断。
6.根据权利要求5所述的检测装置，其特征在于：所述检测装置还包括：沟道检测模块，配置为向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
7.根据权利要求5或6所述的检测装置，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，其特征在于，所述字线检测模块被配置为：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
8.根据权利要求7所述的检测装置，其特征在于，施加的所述第一检测电压的值高于施加的所述第二检测电压的值。
9.根据权利要求8所述的检测装置，其特征在于，施加的所述第二检测电压的值为零。
10.根据权利要求9所述的检测装置，其特征在于，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
11.根据权利要求5所述的检测装置，其特征在于，所述控制模块被配置为：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
12.根据权利要求6所述的检测装置，其特征在于，所述控制模块还被配置为：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。
13.一种三维存储器装置，包括如权利要求1-4中任一项所述的三维存储器，以及如权利要求5-12中任一项所述的检测装置。
14.一种检测方法，用于对权利要求1-4中任一项所述的三维存储器进行漏电检测，所述检测方法包括：
向每个所述存储单元的字线施加检测电压，并检测流经所述字线的第一电流；以及
根据所述第一电流控制所述开关子单元的通断。
15.根据权利要求14所述的检测方法，其特征在于：所述检测方法还包括：向每个所述存储单元的字线施加导通电压的同时向所述存储单元所在的存储串施加沟道检测电压，并检测流经所述沟道的第二电流。
16.根据权利要求14或15所述的检测方法，其中，每个所述存储串的所述多个存储单元被划分为第一存储单元组和第二存储单元组，其特征在于，向每个所述存储单元的字线施加检测电压包括：
对第一存储单元组的字线施加第一检测电压且对第二存储单元组的字线施加不同于所述第一检测电压的第二检测电压以形成流经相邻字线的第一电流。
17.根据权利要求16所述的检测方法，其特征在于，施加所述第一检测电压的值高于所述第二检测电压的值。
18.根据权利要求17所述的检测方法，其特征在于，施加所述第二检测电压的值为零。
19.根据权利要求18所述的检测方法，其特征在于，所述多个存储单元中的偶数存储单元组成所述第一存储单元组，奇数存储单元组成所述第二存储单元组。
20.根据权利要求14所述的检测方法，其特征在于，根据所述第一电流控制所述开关子单元的通断包括：
针对每个所述存储块组，将检测得到的所述第一电流的值与第一参考值进行比较，当所述第一电流的值大于所述第一参考值时，控制对应的所述开关子单元断开。
21.根据权利要求15所述的检测方法，其特征在于，所述检测方法还包括：
针对每个所述存储块组，将检测得到的所述第二电流的值与第二参考值进行比较，当所述第二电流的值大于所述第二参考值时，控制对应的所述开关子单元断开。
CN202110527922.8A 2021-05-14 2021-05-14 三维存储器、检测装置、三维存储器装置及检测方法 Active CN113192549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110527922.8A CN113192549B (zh) 2021-05-14 2021-05-14 三维存储器、检测装置、三维存储器装置及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110527922.8A CN113192549B (zh) 2021-05-14 2021-05-14 三维存储器、检测装置、三维存储器装置及检测方法

Publications (2)

Publication Number Publication Date
CN113192549A CN113192549A (zh) 2021-07-30
CN113192549B true CN113192549B (zh) 2022-05-20

Family

ID=76981791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110527922.8A Active CN113192549B (zh) 2021-05-14 2021-05-14 三维存储器、检测装置、三维存储器装置及检测方法

Country Status (1)

Country Link
CN (1) CN113192549B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564397B (zh) * 2023-07-07 2023-11-14 长鑫存储技术有限公司 存储器老化测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144584A (en) * 1998-05-12 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device and method of manufacturing the same
CN102426858A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种检测存储单元漏电流的方法及***
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的***及其测试方法
CN112053720A (zh) * 2019-06-05 2020-12-08 闪迪技术有限公司 3d非易失性存储器的子区块大小缩减

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144584A (en) * 1998-05-12 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device and method of manufacturing the same
CN102426858A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种检测存储单元漏电流的方法及***
CN105301337A (zh) * 2015-12-02 2016-02-03 中国电子科技集团公司第四十一研究所 一种测试集成电路漏电流的***及其测试方法
CN112053720A (zh) * 2019-06-05 2020-12-08 闪迪技术有限公司 3d非易失性存储器的子区块大小缩减

Also Published As

Publication number Publication date
CN113192549A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US10748915B2 (en) Memory device and manufacturing method therefor
US8299463B2 (en) Test structure for charged particle beam inspection and method for defect determination using the same
CN108336058B (zh) 半导体存储器装置
US7701767B2 (en) Strap-contact scheme for compact array of memory cells
US20030107092A1 (en) Flash array implementation with local and global bit lines
US7443171B2 (en) Devices and methods for detecting current leakage between deep trench capacitors in DRAM devices
KR102216891B1 (ko) 메모리 셀에서의 금속 절연 테스팅
KR20140086166A (ko) 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법
CN113192549B (zh) 三维存储器、检测装置、三维存储器装置及检测方法
US11581044B2 (en) Erasing method for 3D NAND flash memory
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
CN115775792A (zh) 存储器测试电路及元件晶圆
CN105185776A (zh) 天线效应放电回路及其制造方法
CN107039089B (zh) 快闪存储器的缺陷检测方法、耐久测试方法和制造方法
US6339229B1 (en) Test structure for insulation-film evaluation
CN106997857B (zh) 一种半导体器件及其检测结构、电子装置
KR100363842B1 (ko) 플래쉬 메모리의 소오스 콘택 모니터링 방법
CN113629038B (zh) 测试阵列结构、晶圆结构与晶圆测试方法
US20170301681A1 (en) Configurable rom
KR100799040B1 (ko) 플래쉬 메모리 장치
KR102032528B1 (ko) 누설을 감소시키는 기록라인 전하 보호 회로
Buengener et al. Activation and detection of buried defects by negative mode E-beam inspection
JP3758251B2 (ja) 半導体記憶装置
US9117525B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
CN115241180A (zh) 存储器及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant