CN113178385B - 一种芯片的制造方法、制造设备和芯片 - Google Patents

一种芯片的制造方法、制造设备和芯片 Download PDF

Info

Publication number
CN113178385B
CN113178385B CN202110348496.1A CN202110348496A CN113178385B CN 113178385 B CN113178385 B CN 113178385B CN 202110348496 A CN202110348496 A CN 202110348496A CN 113178385 B CN113178385 B CN 113178385B
Authority
CN
China
Prior art keywords
diffusion
silicon wafer
boron
structure layer
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110348496.1A
Other languages
English (en)
Other versions
CN113178385A (zh
Inventor
王超
任宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Huixin Microelectronics Co ltd
Qingdao Huike Microelectronics Co ltd
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Qingdao Huixin Microelectronics Co ltd
Qingdao Huike Microelectronics Co ltd
Beihai Huike Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Huixin Microelectronics Co ltd, Qingdao Huike Microelectronics Co ltd, Beihai Huike Semiconductor Technology Co Ltd filed Critical Qingdao Huixin Microelectronics Co ltd
Priority to CN202110348496.1A priority Critical patent/CN113178385B/zh
Publication of CN113178385A publication Critical patent/CN113178385A/zh
Application granted granted Critical
Publication of CN113178385B publication Critical patent/CN113178385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请公开了一种芯片的制造方法、制造设备和芯片,所述制造方法包括步骤:将磷源和硅片层叠放置,使磷源扩散至硅片,在所述硅片的至少一面形成磷扩散结构层;去除经磷扩散后的所述硅片的其中一面上的所述磷扩散结构层;将镓源涂布在去除磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层;将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;将铂源涂布在所述硅片形成有硼扩散结构层的一面上,以进行铂扩散;在硼扩散前先进行镓扩,使得硼结形成的结深平缓,改善现有的芯片的电压离散性和压降特性。

Description

一种芯片的制造方法、制造设备和芯片
技术领域
本发明涉及的是半导体技术领域,尤其是涉及一种芯片的制造方法、制造设备和芯片。
背景技术
现代电力电子电路中的主回路不论是采用换流关断的晶闸管,还是采用有自关断能力的新型电力电子器件,都需要一个与之并联的功率快恢复二极管,以通过负载中的无功电流,减小主开关器件电容的充电时间,同时抑制因负载电流瞬时反向时由寄生电感感应产生的高电压。
半导体芯片的生产工艺需要在硼扩后、GPP生产前进行铂扩处理,对配置好的铂源需要进行搅拌、涂匀,然后将芯片装舟、进炉、出炉、冷却,因现有工艺中磷扩散后直接进行硼扩,产生的结深不平缓,导致芯片的电压离散性大,压降特性差等问题。
发明内容
本申请的目的是提供一种芯片的制造方法、制造设备和芯片,改善因生产工艺而导致的芯片电压离散性大、压降性差问题,使得整片芯片电压分部更加均匀,改善产品特性。
本申请公开了一种芯片的制造方法,包括步骤:
将磷源和硅片层叠放置,使所述磷源扩散至所述硅片,在所述硅片的至少一面形成磷扩散结构层;
去除经所述磷扩散后的所述硅片的其中一面的所述磷扩散结构层;
将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层;
将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;
将铂源涂布在所述硅片形成有硼扩散结构层的一面上,以进行铂扩散;
采用经过所述铂扩散后的硅片制备得到芯片。
可选的,在所述将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层的步骤中,在进行镓扩散,以形成所述镓扩散结构层的温度控制在1200-1300℃。
可选的,所述将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层的步骤中,控制所述镓扩散的扩散时间为5至 7小时。
可选的,所述将铂源在所述硅片形成有硼扩散结构层的一面上,以进行铂扩散的步骤中包括:
通过在所述硅片形成有硼扩散结构层的一面进行抛光。
可选的,在所述通过在所述硅片形成有硼扩散结构层的一面进行铂离子注入以进行铂扩散的步骤后包括:
在一预设温度范围内进行铂深扩散;
其中,所述铂深扩散时的所述预设温度控制在800-950℃。
可选的,在所述去除经所述磷扩散后的所述硅片的其中一面的所述磷扩散结构层的步骤中包括:
通过喷砂去除磷扩散结;
将去除磷扩散结的硅片的一面进行抛光处理,抛光后的所述硅片的厚度控制在235-245微米。
可选的,所述将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层的步骤包括:
对所述硅片含有硼扩散结构层的一面进行抛光处理;
对抛光后的硅片使用混酸进行清洗;
其中,所述混酸包括有硫酸、醋酸、氢氟酸和硝酸等。
本申请还公开了一种芯片,包括磷区、基区和镓硼区,所述磷区为所述芯片的阴极;所述基区设置在所述磷区上;所述镓硼区设置在所述基区上,为所述芯片的阳极;其中,所述镓硼区包括镓结和硼结。
可选的,所述镓硼区包括硼层和镓硼层,所述硼层包括硼结,所述镓硼层包括硼结和镓结。
本申请还公开了一种芯片的制造设备,包括多个不同的扩散装置和离子注入机;所述多个不同的扩散装置,分别实现硅片的磷扩散、镓扩散、硼扩散以及铂扩散;其中,所述芯片的制造设备实现如上任一所述的芯片的制造方法。
相对于直接进行硼扩的方案来说,本申请在硼扩散前先进行镓扩,由于镓扩散浓度低,使得硼扩时形成的结远比直接硼扩散形成的结深平缓,大大改善了现有的芯片因生产工艺而导致的芯片的电压离散性大、压降特性差的问题。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请的一实施例提供的芯片的制造方法的流程示意图;
图2是本申请的一实施例提供的芯片的截面示意图;
图3是本申请的另一实施例提供的芯片的截面示意图;
图4是本申请的一实施例提供的芯片的截面示意图;
图5是本申请的一实施例提供的芯片的制造设备的示意图。
其中,100、芯片;110、抛光面;120、硼区;130、基区;140、磷区;150、铂离子注入区;160、镓硼区;200、制造设备;210、扩散装置;211、磷扩散装置;212、硼扩散装置;213、铂扩散装置; 214、镓扩散装置;220、抛光装置。
具体实施方式
需要理解的是,这里所使用的术语、公开的具体结构和功能细节,仅仅是为了描述具体实施例,是代表性的,但是本申请可以通过许多替换形式来具体实现,不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示相对重要性,或者隐含指明所指示的技术特征的数量。由此,除非另有说明,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征;“多个”的含义是两个或两个以上。术语“包括”及其任何变形,意为不排他的包含,可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/ 或其组合。
另外,“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语,是基于附图所示的方位或相对位置关系描述的,仅是为了便于描述本申请的简化描述,而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,或是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1所示,作为本申请的另一实施例,公开了一种芯片的制造方法,包括步骤:
S1:将磷源和硅片层叠放置,使所述磷源扩散至所述硅片,在所述硅片的至少一面形成磷扩散结构层;
S2:去除经所述磷扩散后的所述硅片的其中一面上的所述磷扩散结构层;
S3:将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层;
S4:将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;
S5:将铂源在所述硅片形成有硼扩散结构层的一面上,以进行铂扩散;
S6:采用经过所述铂扩散后的硅片制备得到芯片。
在硼扩散前先进行镓扩,由于镓扩散浓度低,形成的结远比直接硼扩散形成的结深平缓,大大改善了现有的快恢复二极管产品的电压离散性以及浪涌能力,同时改善芯片的压降特性,具体可参考下表一:
电压分布 浪涌 压降
正常材料42mil 190-210V 45-60 1.4-1.6
实验材料42mil 195-205V 50-65 1.3-1.5
其中,在上述表一中,正常材料即是在硼扩散前没有进行镓扩的,实验材料是在硼扩散前进行了镓扩的;在进行镓扩散时,一般选用的是液态镓源,当然也可以选择镓离子注入的方式进行镓扩散,扩散温度温度范围1200-1300℃,扩散时间为5-7H,适宜的温度以及扩散时间保证镓扩散的效率以及均匀度,形成镓结不仅结深平缓且更加均匀。
具体地,在步骤S1中,具体可以为:在进行磷扩散前,对硅片表面进行去污处理,将磷纸源和去污后的硅片层叠放入扩散炉中进行扩散反应,一般是两个硅片之间加一片磷纸源,磷纸源中的磷向上下两个硅片进行扩散,对硅片进行磷扩散后,每个硅片中与磷纸源相接触的一个面上都形成磷扩散结构层。在磷扩散前和磷扩散后硅片的厚度保持原始的硅片厚度,所述原始的硅片的厚度范围为245-255um,形成磷扩散结构层的两个硅片可以分别执行磷扩散以后的步骤,其中,去污处理例如可以为:将硅片进行浸酸清洗,以去除硅片表面脏污、氧化层等。
在步骤S2中,通过喷砂处理,以去除经磷扩散后的硅片的其中一面的磷扩散结,将去除磷扩散结的硅片的一面进行抛光处理,抛光后的所述硅片的厚度控制235-245微米,在硼扩散前也进行抛光,如此使得硼扩散也更加均匀,提高产品的良率;其中在所述硅片在喷砂前的厚度为245-255、喷砂可以减少10微米左右的厚度,防止硅片厚度太厚而影响后续铂离子扩散的效果,另外通过喷砂去除磷扩散结构层中的磷扩散结和磷扩散源,去除后以进行下一步骤,防止磷扩散结影响抛光,以及残留的磷扩散源造成对硼结的结深和厚度变化。
当然在磷扩散前也可以对硅片进行抛光处理,在保证不损害硅片的前提下进行抛光,可以使得硅片与磷接触的的一面更加光滑,使得磷扩散更加均匀。
在步骤S3中,将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;具体可以为:将液态硼源涂覆在硅片去除磷扩散结构层的一面,并放入扩散炉中进行扩散反应,硼扩散结构层在镓扩散后形成,如此硼扩散结构层内的硼结深更加平缓。
在步骤S4之前,对硼扩散结构层的表面进行抛光处理,以形成第一抛光面,抛光后形成有第一抛光面的硅片的厚度相对于未抛光前的硅片厚度减小3-5微米,抛光厚度以X表示,控制抛光厚度可以使恢复特性进一步提高,具体参考下表二:
Figure BDA0003001479310000091
表二
在步骤S5中,将液态铂源均匀涂布在所述第一抛光面上以进行铂扩散,且将扩散炉中的温度控制在800-950℃,液态铂源可以更加均匀的涂布至抛光面,且涂布均匀后可以使得铂扩散时也更加均匀。温度控制在800-950℃,不会导致硼结更深,影响硅片整体的结构,也不会导致表面浓度变换从而影响TRR值的变化,从而影响恢复特性。
一般的,本申请重要的是,镓扩散后进行硼扩散,形成更加平缓的PN结,在表面为硼结的硅片进行铂离子注入,在进行铂扩散时,铂可以均匀的扩散到硅片内,在一预设的温度范围内进行铂深扩散,是的铂均匀扩散至硅片各个区域,防止铂扩散不均匀破坏硅片内其他结构,同时铂具有极好的导通速度,在防止铂分布不均匀破坏硅片的原来结构,同时还能提高芯片的恢复特性。
一般的,在步骤S5中,还可以包括:在铂扩散时通入氮气,且通入氮气的速率为5-7L/min,氮气为纯氮气,以防止其他气体进入影响扩散的均匀度。
在步骤S6中,采用经过铂扩散后的硅片制备得到芯片,具体可以为:对经过铂扩散后的硅片进行蚀刻、烧结、镀膜等处理,以制备得到芯片。其中,采用经过所述铂扩散后的硅片制备得到的芯片例如可以为快恢复二极管等。
在本实施例中,通过对用于进行铂扩散的表面进行抛光处理,再涂覆液态铂源,可以使得液态铂源能够更均匀地分布在用于进行铂扩散的表面,如此扩散的时候可以更加均匀。但鉴于抛光成本太高,一般不会过量使用,通过研究表明铂扩散不均对硅片的内部结构存在较大影响,不均匀时会破坏内部结构,故在铂扩散前,进行抛光处理,以防止铂扩散不均造成硅片内部结构的破坏,同时在铂扩散均匀后对快恢复二极管的恢复特性具有突出的效果。
作为本申请的另一实施例,公开了一种芯片的制造方法,包括步骤:
S1:将磷源和硅片层叠放置,使所述磷源扩散至所述硅片,在所述硅片的至少一面形成磷扩散结构层;
S2:去除经所述磷扩散后的所述硅片的其中一面上的所述磷扩散结构层;
S3:将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层;
S41:将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;
S42:对所述硅片含有硼扩散结构层的一面进行抛光处理;
S51:通过在所述硅片形成有硼扩散结构层的一面进行铂源涂布注入以进行铂扩散;
S52:在一预设温度范围内进行铂深扩散;
S6:采用经过所述铂扩散后的硅片制备得到芯片。
其中,铂作为一种重金属,在硅片内如果扩散不均匀会严重破坏硅片的内部结构,在表面为硼结的硅片进行铂离子注入,进行铂扩散,使得铂扩散更加均匀,防止铂分布不均匀破坏硅片的原来结构,同时提高芯片的恢复特性。
我们可以在进行铂扩的一面上进行抛光,使得铂扩散面表光滑均匀,另外在一预设的温度范围内进行铂扩散,如此在铂扩散时,铂可以更均匀的扩散到硅片各个区域,防止铂离子扩散不均匀破坏硅片内其他结构,同时铂具有极好的导通速度,在防止铂分布不均匀破坏硅片的原来结构,同时还能提高芯片的恢复特性,可以参考下表三:
以200V SF50mil产品为例 TRR
正常研磨片(未抛光) 29-35
实验抛光片(抛光) 30-32
表三
其中TRR是二极管的反向恢复时间,二极管在正向导通到反向阻断过程中,会反向流过电流,内部载流子复合需要的时间就是TRR, TRR值一般参考标准在30-35,且在标准范围内越集中代表恢复特性越好,即离散性小回复特性高,进行抛光后,TRR值明显优于未抛光的TRR值,
另外,在步骤S42中,抛光后的硅片进行清洗,通过清洗去除抛光后表面的残留物,可以使得抛光面更加干净光滑,以免影响抛光面的表面光滑度,另外抛光后的硅片的厚度相对于未抛光前的硅片厚度小3-5微米,抛光厚度以X表示,控制抛光厚度也可以是的恢复特性进一步提高,具体参考下表四:
Figure BDA0003001479310000121
表四
由表格可以看出,若抛光厚度小于3微米或者大于5微米,都无法达到标准,恢复特性要弱于在3-5微米的芯片的恢复特性,且若减薄厚度太大,会造成铂离子直接扩散穿硅片,使得整个硅片完全报废。
通过上述的实施例,我们可以知道抛光可以使得待进行扩散的扩散面光滑,如此扩散的时候可以更加均匀,但鉴于抛光成本太高,一般不会过量使用,通过研究表明铂扩不均对硅片的内部结构存在较大影响,不均匀时会破坏内部结构,故在铂扩散前,进行抛光防止铂扩散不均造成硅片内部结构的破坏,同时在铂扩散均匀后对快恢复二极管的恢复特性具有突出的效果。
作为本申请的另一实施例,公开了一种芯片的制造方法,包括步骤:
(1)对原硅片表面处理,将原硅片浸入氢氟酸进行酸清洗;
(2)将处理后的硅片与磷纸源叠放在一起,排列好后将硅片与磷纸源一起放在扩散炉中,使所述磷源扩散至所述硅片,在所述硅片的至少一面形成磷扩散结构层;
(3)将磷扩散出炉的硅片放入氢氟酸中进行分片处理并清洗处理;
(4)磷分片后的硅片进行喷砂处理,去除磷扩散结,控制硅片厚度在235-245um;
(5)喷砂后材料进行清洗,将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;
(6)硼扩后材料进行硼区面的表面抛光处理,抛光减薄约在 3-5um,抛光后进行清洗。
(7)将抛光后硅片进行涂液态铂源,将铂源均匀的涂在抛光面,涂完后进行铂扩散,温度控制在800-950℃。
(8)铂扩后硅片通过清洗,涂光刻胶、曝光、显影后,利用混酸,温度控制在在-5—1℃,进行蚀刻形成沟槽。
(9)采用经过所述铂扩散后的硅片制备得到芯片。
其中步骤(9)后还包括以下具体的工序,具体为以下步骤:
(91):开沟后芯片进行RCA清洗,然后作业LPCVD,在表面形成SIPOS膜(半绝缘多晶硅膜)。
(92)SIPOS后涂光阻玻璃,经过曝光显影后进行玻璃烧结。
(93)玻璃烧结后作业LTO(低温氧化),长二氧化硅膜。
(94)将步骤11后的芯片通过涂胶、曝光、显影将台面氧化层去掉。
(95)步骤12的芯片进行一次镀镍,进行烧结,再进行二次镀镍然后镀金处理。
(96)镀金后芯片利用激光切割机切割成单个晶粒。
(97)将晶粒进行清洗然后包装。
其中,在步骤(1)中主要将原硅片表面脏污、氧化层等去除,在步骤(2)中,磷扩散时,温度范围1150-1250℃,按照1:4的比例通入氧气2.5LPM氮气10LPM,大约12-17H;硼扩时,即在步骤(5) 时,温度范围在1200~1300℃范围内,按照4:1的比例通入氧气12LPM 氮气3LPM;硼扩后增加表面抛光处理,这样作用在于,表面更加平整,涂铂过程中可以使铂源更加均匀的平铺的抛光面,最终整个硅片TRR值更加均匀,离散性小。
在步骤(8)中,混酸包括比例为9:9:12:7的硝酸、氢氟酸、醋酸和硫酸。
作为本申请的另一实施例,公开了一种芯片的制造方法,与上述实施例不同的是,喷砂后材料进行清洗,加入镓材料,进行镓扩散;而后进行硼磷扩散等相关步骤。
其中,在镓扩前或者硼扩前都可以进行抛光处理,以使得扩散更加均匀;在上述所有的实施例中,镓扩散和硼扩散也可以同步进行,在同一个扩散炉中同时加入镓材料和硼材料,如此也可以节约制造方法的时间,提高生产效率,且同时进行扩散也可以使得PN结形成的更加平缓。
如图2所示,作为本申请的另一实施例,公开了一种芯片,包括磷区140、基区130和镓硼区160,所述磷区140为所述芯片的阴极;所述基区130设置在所述磷区上;所述镓硼区160设置在所述基区上,为所述芯片的阳极;其中,所述镓硼区包括镓结和硼结。
进一步的,所述镓硼区包括硼层和镓硼层,所述硼层包括硼结,所述镓硼层包括硼结和镓结,在硼扩散形成硼结前,进行镓扩散形成镓结,如此可以使得在硼扩散时形成的硼结更平缓。
如图3和图4所示,作为本申请的另一实施例,公开了一种芯片 100,包括磷区140、基区130和硼区120,所述磷区140为所述芯片的阴极;所述基区130设置在所述磷区上;所述硼区120设置在所述基区上,为所述芯片的阳极;其中,在所述硼区远离所述基区的一面形成有抛光面,铂从抛光面扩散后均匀分布在各个区。
抛光面在铂扩散前形成,以使得铂扩散时可以更加均匀的进行扩散至硅片的内部,使得TRR值更加均匀,以得到恢复特性佳的芯片。
如图5所示,作为本申请的另一实施例,公开了一种芯片的制造设备200,包括多个不同的扩散装置210、多个不同的扩散装置210 分别实现硅片的磷扩散、镓扩散、硼扩散以及铂扩散;
所述制造设备还包括离子注入机和抛光装置220;所述抛光装置用于将进行硼扩散后的硅片进行抛光;其中,所述芯片的制造设备使用上述任一实施例中的制造方法以制得所述芯片,所述离子注入机在硼扩后,在表面为硼结的硅片进行铂离子注入,进行铂扩散。
需要说明的是,上述磷扩散、硼扩散和铂扩散都在不同的扩散炉中进行,每一种扩散在独立的扩散炉中进行,以防止相互之间的污染,特别注意的是磷扩的时候有硼源在里面出来的产品就作废了,故扩散不能在同一个扩散炉中进行。
多个扩散装置210分别为用于磷扩散的磷扩散装置211、用于硼扩散的硼扩散装置212、用于铂扩散的铂扩散装置213以及用于用于镓扩散的镓扩散装置214,各个扩散装置独立,防止共用一个扩散装置造成交叉污染,影响产品生产良率,一般的,硼扩散前先进行镓扩,形成的结远比直接硼扩散形成的结深平缓,改善了现有的快恢复二极管产品的电压离散性以及浪涌能力,同时改善快恢复二极管的压降特性;当然其中镓扩散和硼扩散可以在一个扩散炉中进行,相互之间不会交叉感染。
需要说明的是,本方案中涉及到的各步骤的限定,在不影响具体方案实施的前提下,并不认定为对步骤先后顺序做出限定,写在前面的步骤可以是在先执行的,也可以是在后执行的,甚至也可以是同时执行的,只要能实施本方案,都应当视为属于本申请的保护范围。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明,不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本申请的保护范围。

Claims (8)

1.一种芯片的制造方法,其特征在于,包括步骤:
将磷源和硅片层叠放置,使所述磷源扩散至所述硅片,在所述硅片的至少一面形成磷扩散结构层;
去除经所述磷扩散后的所述硅片的其中一面上的所述磷扩散结构层并进行抛光处理;
将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层;
将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层;
对所述硅片含有硼扩散结构层的一面进行抛光处理;
将铂源涂布在所述硅片形成有硼扩散结构层的一面上,以进行铂扩散,从而使得铂原子均匀的分布在所述硅片内;
采用经过所述铂扩散后的硅片制备得到芯片;
其中,先进行所述镓扩散,控制所述镓扩散的扩散时间为5至7小时,待所述镓扩散结束后进行所述硼扩散;
对进行硼扩散后形成硼扩散结构层的一面进行抛光处理后的硅片的厚度比抛光前的厚度小3-5微米。
2.如权利要求1所述的芯片的制造方法,其特征在于,在所述将镓源涂布在去除所述磷扩散结构层的所述硅片的一面上,以进行镓扩散,从而在所述硅片去除所述磷扩散结构层的一面形成有镓扩散结构层的步骤中,在进行镓扩散,以形成所述镓扩散结构层的所需温度控制在1200-1300℃。
3.如权利要求1所述的芯片的制造方法,其特征在于,在通过在所述硅片形成有硼扩散结构层的一面进行抛光以进行铂扩散的步骤后包括:
在一预设温度范围内进行铂深扩散;
其中,所述铂深扩散时的所述预设温度控制在800-950℃。
4.如权利要求1所述的芯片的制造方法,其特征在于,在所述去除经所述磷扩散后的所述硅片的其中一面的所述磷扩散结构层的步骤中包括:
通过喷砂去除磷扩散结;
将去除磷扩散结的硅片的一面进行抛光处理,抛光后的所述硅片的厚度控制在235-245微米。
5.如权利要求1所述的芯片的制造方法,其特征在于,所述将硼源涂布在所述硅片形成有镓扩散结构层的一面上,以进行硼扩散,从而在所述硅片去除所述磷扩散结构层的一面形成硼扩散结构层的步骤包括:
对所述硅片含有硼扩散结构层的一面进行抛光处理;
对抛光后的硅片使用混酸进行清洗;
其中,所述混酸包括有硫酸、醋酸、氢氟酸和硝酸。
6.一种芯片,其特征在于,使用如权利要求1-5任意一项所述的芯片的制造方法制得,所述芯片包括:
磷区,为所述芯片的阴极;
基区,设置在所述磷区上;
镓硼区,设置在所述基区上,为所述芯片的阳极;
其中,所述镓硼区包括镓结和硼结。
7.如权利要求6所述的芯片,其特征在于,其中,所述镓硼区包括硼层和镓硼层,所述硼层包括硼结,所述镓硼层包括硼结和镓结。
8.一种芯片的制造设备,其特征在于,包括:
多个不同的扩散装置,分别实现硅片的磷扩散、镓扩散、硼扩散以及铂扩散;
其中,所述芯片的制造设备实现如所述权利要求1至5任意一项所述的芯片的制造方法。
CN202110348496.1A 2021-03-31 2021-03-31 一种芯片的制造方法、制造设备和芯片 Active CN113178385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110348496.1A CN113178385B (zh) 2021-03-31 2021-03-31 一种芯片的制造方法、制造设备和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110348496.1A CN113178385B (zh) 2021-03-31 2021-03-31 一种芯片的制造方法、制造设备和芯片

Publications (2)

Publication Number Publication Date
CN113178385A CN113178385A (zh) 2021-07-27
CN113178385B true CN113178385B (zh) 2022-12-23

Family

ID=76922817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110348496.1A Active CN113178385B (zh) 2021-03-31 2021-03-31 一种芯片的制造方法、制造设备和芯片

Country Status (1)

Country Link
CN (1) CN113178385B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB991174A (en) * 1960-12-09 1965-05-05 Western Electric Co Semiconductor devices and methods of making them
GB1214151A (en) * 1967-02-07 1970-12-02 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US4746964A (en) * 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants
US4780426A (en) * 1986-10-07 1988-10-25 Kabushiki Kaisha Toshiba Method for manufacturing high-breakdown voltage semiconductor device
US5227315A (en) * 1990-11-29 1993-07-13 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process of introduction and diffusion of platinum ions in a slice of silicon
CN102054876A (zh) * 2009-11-09 2011-05-11 Abb技术有限公司 快速恢复二极管
CN102087976A (zh) * 2010-12-10 2011-06-08 天津中环半导体股份有限公司 一种快恢复二极管frd芯片及其生产工艺
CN102157547A (zh) * 2011-04-01 2011-08-17 启东吉莱电子有限公司 一种提高晶闸管高电压和大电流耐量的短基区结构及其生产方法
CN105914255A (zh) * 2016-04-19 2016-08-31 中利腾晖光伏科技有限公司 一种太阳能电池及其制作方法
CN107346790A (zh) * 2016-05-06 2017-11-14 杭州东沃电子科技有限公司 一种瞬态电压抑制器(tvs)芯片及制造方法
CN110858609A (zh) * 2018-08-23 2020-03-03 上海先进半导体制造股份有限公司 Igbt及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225566A (ja) * 1983-06-06 1984-12-18 Meidensha Electric Mfg Co Ltd 半導体素子の製造方法
CN104766790B (zh) * 2015-03-11 2017-12-19 苏州启澜功率电子有限公司 一种磷、硼液态源一次全扩散工艺
CN105428234B (zh) * 2015-11-14 2019-02-15 中国振华集团永光电子有限公司(国营第八七三厂) 一种平面型三极管芯片的制备方法
CN105870002A (zh) * 2016-05-13 2016-08-17 江苏佑风微电子有限公司 制造半导体晶片用硅片的杂质源扩散方法
CN109755112B (zh) * 2017-11-01 2021-09-07 天津环鑫科技发展有限公司 一种单向tvs芯片玻钝前二次扩散工艺
CN109192769A (zh) * 2018-07-23 2019-01-11 富芯微电子有限公司 具有低正向压降高电压的二极管整流芯片及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB991174A (en) * 1960-12-09 1965-05-05 Western Electric Co Semiconductor devices and methods of making them
GB1214151A (en) * 1967-02-07 1970-12-02 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US4746964A (en) * 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants
US4780426A (en) * 1986-10-07 1988-10-25 Kabushiki Kaisha Toshiba Method for manufacturing high-breakdown voltage semiconductor device
US5227315A (en) * 1990-11-29 1993-07-13 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process of introduction and diffusion of platinum ions in a slice of silicon
CN102054876A (zh) * 2009-11-09 2011-05-11 Abb技术有限公司 快速恢复二极管
CN102087976A (zh) * 2010-12-10 2011-06-08 天津中环半导体股份有限公司 一种快恢复二极管frd芯片及其生产工艺
CN102157547A (zh) * 2011-04-01 2011-08-17 启东吉莱电子有限公司 一种提高晶闸管高电压和大电流耐量的短基区结构及其生产方法
CN105914255A (zh) * 2016-04-19 2016-08-31 中利腾晖光伏科技有限公司 一种太阳能电池及其制作方法
CN107346790A (zh) * 2016-05-06 2017-11-14 杭州东沃电子科技有限公司 一种瞬态电压抑制器(tvs)芯片及制造方法
CN110858609A (zh) * 2018-08-23 2020-03-03 上海先进半导体制造股份有限公司 Igbt及其制造方法

Also Published As

Publication number Publication date
CN113178385A (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
US7867877B2 (en) Method for manufacturing SOI wafer
TWI682541B (zh) 半導體裝置晶粒、兩電極反轉二極體晶粒及製造反轉二極體結構的方法
JP7193267B2 (ja) Cz半導体ボディを含む半導体装置およびcz半導体ボディを含む半導体装置を製造する方法
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
US10847658B2 (en) Fast recovery inverse diode
JPH1154519A (ja) 半導体装置およびその製造方法
CN113178385B (zh) 一种芯片的制造方法、制造设备和芯片
CN113223953B (zh) 一种快恢复芯片的制造方法、制造设备和快恢复芯片
CN113223944B (zh) 一种快恢复芯片的制造方法、制造设备和快恢复芯片
EP0681326B1 (en) Semi-conductor device and method of manufacturing the same
US20060030126A1 (en) Method for producing semiconductor elements
US9385210B2 (en) Method for manufacturing semiconductor device using a gettering layer
JP2009224622A (ja) 半導体チップの製造方法、半導体ウエハおよび半導体チップ
CN117524870B (zh) 一种晶圆加工方法及晶圆
CN117954483B (zh) 一种横向结构的可控硅芯片及其制造方法
JP4872208B2 (ja) 半導体装置の製造方法
US6093955A (en) Power semiconductor device
CN113178388B (zh) 耐高压芯片的制造方法和耐高压芯片
US20240258099A1 (en) Method of glass deposition for semiconductor device fabrication
CN118136507A (zh) 一种高压超结器件的制备方法
JPS63102337A (ja) 半導体装置の製造方法
Obreja et al. Reduced time high temperature processing for thyristor silicon wafers
JPH03136324A (ja) 半導体装置の製造方法
KR20180062729A (ko) 전력 반도체 소자의 제조방법
KR20020003611A (ko) 반도체 소자의 전극용 폴리실리콘층 도핑 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant