CN113161375B - 一种阵列基板、显示装置及其制备方法 - Google Patents
一种阵列基板、显示装置及其制备方法 Download PDFInfo
- Publication number
- CN113161375B CN113161375B CN202110381878.4A CN202110381878A CN113161375B CN 113161375 B CN113161375 B CN 113161375B CN 202110381878 A CN202110381878 A CN 202110381878A CN 113161375 B CN113161375 B CN 113161375B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- gate insulating
- drain metal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 119
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 104
- 230000008569 process Effects 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000000059 patterning Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 413
- 238000011161 development Methods 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 238000004380 ashing Methods 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000010408 film Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 229910052755 nonmetal Inorganic materials 0.000 description 5
- 239000000565 sealant Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012789 electroconductive film Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，具体涉及一种阵列基板、显示装置及其制备方法。该阵列基板的制备方法包括：提供一个基板；在所述基板上图案化形成公共电极和栅绝缘层；在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟道；本申请采用半掩膜工艺将过孔设计在源漏金属层的掩膜过程中完成，从而将现有技术中的过孔掩膜板省略，因此，综上所述，本申请通过省略过孔掩膜板的方式，以减少制备阵列基板所需掩膜板的数目，从而提高阵列基板的生产效率，以及降低生产成本。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板、显示装置及其制备 方法。
背景技术
液晶显示装置(LCD，LiquidCrystalDisplay)具有机身薄、省电、无 辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分 为背光型液晶显示装置，其包括液晶显示面板及背光模组。液晶显示面板的 工作原理是在两片平行的玻璃基板当中放置液晶分子，通过玻璃基板通电与 否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
现有的液晶显示面板通常由上基板(CF，ColorFilter)、下基板(TFT， ThinFilmTransistor)、夹于上基板与下基板之间的液晶(LC， LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段 阵列基板制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT 基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。 其中，前段阵列基板制程主要用于形成TFT基板，以便于控制液晶分子的运 动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组 组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动， 显示图像。
现有技术中，在进行上述TFT-LCD的生产过程中，阵列基板通常由多道 掩膜工艺流程制备而成，并且每道掩膜工艺又包括镀膜、曝光显影、显影、 刻蚀、剥离五大工艺，而每步工艺又包括若干的工序，综上所述，随着掩膜 数目的增加，将降低阵列基板的生产效率，以及增加生产成本。
发明内容
本申请的目的在于提供一种阵列基板、显示装置及其制备方法，以解决 现有技术中由于掩膜数目增加导致阵列基板生产效率降低以及生产成本增 加的技术问题。
(一)技术方案
为实现上述目的，本发明第一方面提供了一种阵列基板的制备方法，所 述方法包括：
提供一个基板；
在所述基板上图案化形成公共电极和栅绝缘层；
在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半 导体层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；
在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟 道。
可选的，所述在所述基板上图案化形成公共电极和栅绝缘层的步骤具体 为：
在所述基板上采用半掩膜工艺从下至上图案化形成公共电极和栅绝缘 层。
可选的，所述在所述基板上采用半掩膜工艺从下至上图案化形成公共电 极和栅绝缘层的步骤中，所述方法具体包括：
在所述基板上从下至上依次涂覆有公共电极和栅绝缘层；
在所述栅绝缘层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对所述栅绝缘层中走线位置的两侧区域进行全曝光显影， 以露出所述栅绝缘层；
以及在所述PR层上对显示区域以及无需所述栅绝缘层的位置进行半曝 光显影；
在所述全曝光显影处对所述公共电极层以及栅绝缘层进行一次刻蚀；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述栅绝缘层进行刻蚀，并去除残留的PR层。
可选的，所述在所述栅绝缘层上采用半掩膜工艺形成与所述栅绝缘层相 连通的过孔的步骤中，所述方法具体包括：
在所述栅绝缘层上从下至上依次涂覆有第一绝缘层、半导体层以及源漏 金属层；
在所述源漏金属层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述源漏 金属层；
在所述全曝光显影处对所述源漏金属层、半导体层以及第一绝缘层进行 一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔。
可选的，所述在所述全曝光显影处对所述源漏金属层、半导体层以及第 一绝缘层进行一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔的步骤之 后，还包括在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘 层、半导体层、源漏金属层步骤，所述方法具体包括：
在所述PR层上对所述源漏金属层中走线位置的周围、待开设沟道的周 围以及显示区域进行半曝光显影；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述源漏金属层以及半导体层进行一次刻蚀，并 去除残留的PR层。
可选的，所述在所述全曝光显影处对所述源漏金属层、半导体层以及第 一绝缘层进行一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔的步骤 中，具体包括：
在所述全曝光显影处对所述源漏金属层、半导体层以及部分第一绝缘层 进行一次刻蚀，其中，剩余所述第一绝缘层作为所述栅绝缘层的保护层。
可选的，所述在所述半曝光显影处对所述源漏金属层以及半导体层进行 一次刻蚀，并去除残留的PR层的步骤之后，所述方法还包括：
对剩余的所述第一绝缘层进行刻蚀，并去除残留的PR层。
可选的，所述方法还包括：
对所述待开设过孔的位置进行全曝光显影时，采用分层曝光显影操作 以形成分层式过孔。
可选的，在所述源漏金属层上图案化形成用于连接所述过孔的像素电极 以及沟道的步骤具体为：
在所述源漏金属层上采用半掩膜工艺图案化形成用于连接所述过孔的 像素电极以及沟道。
可选的，所述在所述源漏金属层上采用半掩膜工艺图案化形成用于连接 所述过孔的像素电极以及沟道的步骤中，所述方法具体包括：
在所述源漏金属层和第一绝缘层上镀有像素电极层；
在所述像素电极层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对待开设沟槽的位置以及所述像素电极层中走线的两侧 区域进行全曝光显影，以露出所述像素电极层；
在所述待开设沟槽的位置对应的全曝光显影处对所述像素电极层和源 漏金属层进行一次刻蚀，以形成沟道；
在所述像素电极层中走线的两侧区域对应的全曝光显影处对所述像素 电极层进行刻蚀，并去除残留的PR层。
可选的，所述方法还包括：在所述沟道处以及所述像素电极层中走线的 两侧区域上涂覆有第二绝缘层。
可选的，所述方法还包括：在所述公共电极和栅绝缘层之间还设有非金 属导电薄膜。
为实现上述目的，本发明第二方面提供了一种阵列基板，采用如前述任 一项所述的制备方法制备得到。
为实现上述目的，本发明第三方面提供了一种显示装置，包括：如前述 所述的阵列基板。
(二)有益效果
本发明与现有技术相比，具有以下有益效果：
本发明提供了一种阵列基板、显示装置及其制备方法，该阵列基板的制 备方法包括：提供一个基板；在所述基板上图案化形成公共电极和栅绝缘层； 在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体 层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；在所述源漏金属层 上图案化形成用于连接所述过孔的像素电极以及沟道；本申请采用半掩膜工 艺将过孔设计在源漏金属层的掩膜过程中完成，从而将现有技术中的过孔掩 膜板省略，因此，综上所述，本申请通过省略过孔掩膜板的方式，以减少制备阵列基板所需掩膜板的数目，从而提高阵列基板的生产效率，以及降低生 产成本。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发 明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于 本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这 些附图获得其他的附图，其中：
图1是本发明中阵列基板的制备方法的流程图；
图2是本发明中阵列基板的结构示意图；
图3是本发明实施例一提供的栅绝缘层结构示意图；
图4是图3中沿A-A'方向的制备工艺流程图；
图5是本发明实施例一提供的源漏金属层结构示意图；
图6是图5中沿B-B'方向的制备工艺流程图；
图7是本发明实施例一提供的过孔结构示意图；
图8是本发明实施例一提供的像素电极层的制备工艺流程图；
图9是本发明实施例二提供的过孔制备工艺流程图；
图10是本发明实施例三提供的过孔结构示意图；
图11是图10的制备工艺流程图；
图12是本发明实施例四提供的栅绝缘层结构示意图；
图13是图12的制备工艺流程图；
图14是本发明实施例四提供的源漏金属层结构示意图；
图15是图14的制备工艺流程图。
图中：1、基板；2、公共电极；3、栅绝缘层；4、第一绝缘层；5、半 导体层；6、源漏金属层；7、过孔；8、像素电极层；9、沟道；10、PR层； 11、第二绝缘层；12、非金属导电薄膜；13、电极走线；14、周边走线区域； 15、栅绝缘层走线；16、源漏金属层走线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述， 显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基 于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下 所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图和具体实施方式对本发明作进一步详细说明：
液晶显示装置(LCD，LiquidCrystalDisplay)具有机身薄、省电、无 辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分 为背光型液晶显示装置，其包括液晶显示面板及背光模组。液晶显示面板的 工作原理是在两片平行的玻璃基板1当中放置液晶分子，通过玻璃基板1通 电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
现有的液晶显示面板通常由上基板(CF，ColorFilter)、下基板(TFT， ThinFilmTransistor)、夹于上基板与下基板之间的液晶(LC， LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段 阵列基板制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT 基板1与CF基板1贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。 其中，前段阵列基板制程主要用于形成TFT基板1，以便于控制液晶分子的 运动；中段Cell制程主要是在TFT基板1与CF基板1之间添加液晶；后段 模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子 转动，显示图像。
现有技术中，在进行上述TFT-LCD的生产过程中，阵列基板通常由多道 掩膜工艺流程制备而成，并且每道掩膜工艺又包括镀膜、曝光显影、显影、 刻蚀、剥离五大工艺，而每步工艺又包括若干的工序，综上所述，随着掩膜 数目的增加，将降低阵列基板的生产效率，以及增加生产成本。
为了解决上述技术问题，如图1-图15所示，本申请提供一种显 示装置，包括：前段阵列基板制程、中段成盒(Cell)制程(TFT基 板1与CF基板1贴合)及后段模组组装制程(驱动IC与印刷电路板 压合)。其中，前段阵列基板制程主要用于形成TFT基板1，以便于 控制液晶分子的运动；中段Cell制程主要是在TFT基板1与CF基 板1之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电 路板的整合，进而驱动液晶分子转动，显示图像，其中，阵列基板优 选的设置为Array阵列基板。
下面结合附图对阵列基板的具体结构以及制备方法进行举例说明：
实施例一
为实现上述目的，本发明提供了一种阵列基板的制备方法，如图1-图8 所示，所述方法包括：
S1:提供一个基板1；
具体的，如图2所示，基板1可以为玻璃基材、透明塑料基材、可挠式 基材等透光基材。当然，本实施例的基板1也可以设置有钝化保护层，例如 基板1可以包括衬底基材和形成于衬底基材上的钝化保护层，衬底基材可以 为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包 括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以保护基 板1表面的结构稳定性。
S2:在所述基板1上图案化形成公共电极2和栅绝缘层3；
在一个优选的实施例中，在所述基板1上采用半掩膜工艺从下至上图案 化形成公共电极2和栅绝缘层3。
如图3和图4所示，具体工艺步骤流程如下：
如图3和图4a所示，在所述基板1上从下至上依次涂覆有公共电极2 和栅绝缘层3，并在所述栅绝缘层3上涂覆有作为掩膜的光敏PR层10；
其中，示例性的，公共电极2可以设置为ITO电极薄膜，优选的，可以 采用化学沉积的方法在基板1上首先沉积一层ITO电极薄膜，之后在ITO电 极薄膜上涂覆一层栅绝缘层3(Gate层)，最后在栅绝缘层3上涂覆一层具 有光敏效果的PR胶，使其作为掩膜。
如图4b所示，在所述PR层10上对所述栅绝缘层3中走线位置的两侧 区域进行全曝光显影，以露出所述栅绝缘层3；以及在所述PR层10上对显 示区域以及无需所述栅绝缘层3的位置进行半曝光显影；
示例性的，对栅绝缘层走线15(Gate线)的两侧区域进行完全曝光操 作，以及对显示区域、电极走线13(com线)的两侧区域进行半曝光操作， 此时，设置于栅绝缘层走线15两侧区域的PR层10将被显影液去除，与此 同时，显示区域以及电极走线13的两侧区域由于仅为半曝光，因此，此时 PR层10将被显影液去除一部分。
如图4c所示，采用半掩膜的工艺，在所述全曝光显影处对所述公共电 极2层以及栅绝缘层3进行一次刻蚀。
如图4d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除 PR层10；具体的，此时，仅去除无需所述栅绝缘层3位置的PR层10，而需 要保留的栅绝缘层走线15以及电极走线13处则仍保留PR层10，以对其进 行保护，以免后续操作对其造成损害。
如图4e和4f所示，在所述半曝光显影处对所述栅绝缘层3进行刻蚀， 并去除残留的PR层10。
具体的，采用上述流程可以形成栅绝缘层3(Gate线)、电极走线13 (com线)、Layout周边(周边走线区域14)、引线区16(Lead区)金属 走线、用于连接源极和漏极的周边走线区域14(Fanout区)，其设置于引 线区16的下方以及形成公共电极2图案，且采用上述设计可以实现将公共 电极2以及栅绝缘层3可以在一道掩膜板中完成，从而将用于形成公共电极 2的掩膜板省略，以减少制备阵列基板所需的掩膜板数量，进而有效提高工 作效率，降低生产成本。
S3:如图5-图7所示，以及如图9-图11所示，在所述栅绝缘层3上采 用半掩膜工艺从下至上图案化形成第一绝缘层4、半导体层5、源漏金属层6 以及形成与所述栅绝缘层3相连通的过孔7。
如图5和图6所示，具体工艺步骤流程如下：
如图5和图6a所示，在所述栅绝缘层3上从下至上依次涂覆有第一绝 缘层4、半导体层5以及源漏金属层6；以及在所述源漏金属层6上涂覆有 作为掩膜的光敏PR层10；
其中，示例性的，第一绝缘层4可以设置为有机绝缘层，具体的，可以 采用化学沉积的方法在基板1上首先沉积一层有机绝缘层，之后在有机绝缘 层上涂覆一层半导体层5，之后在半导体层5上涂覆一层源漏金属层6(SD 层)，最后在源漏金属层6上涂覆一层具有光敏效果的PR胶，使其作为掩 膜。
如图6b和图9b所示，在所述PR层10上对待开设过孔7的位置进行全 曝光显影，以露出所述源漏金属层6；以及在所述PR层10上对所述源漏金 属层6中走线位置的周围、待开设沟道9的周围以及显示区域进行半曝光显 影；
具体的，对源漏金属层走线16以及预留的沟槽位置不进行曝光操作， 在显示区域、源漏金属层走线16的周围以及待开设沟道9的周围进行半曝 光操作，并且，对待开设过孔7的位置进行全曝光操作，其中，过孔7为用 于将源漏金属层6与栅绝缘层3电性连接。
如图9c所示，在所述全曝光显影处对所述源漏金属层6、半导体层5 以及第一绝缘层4进行一次刻蚀，以形成与所述所述栅绝缘层3相连通的过 孔7。
具体的，本实施例中采用上述流程设计实现将半导体层5与源漏金属层 6在一个掩膜板中完成，从而将用于形成源漏金属层6的掩膜板省略，以减 少制备阵列基板的掩膜板数量，提高制备效率，降低生产成本。
如图9d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除 PR层10；具体的，此时，仅保留源漏金属层走线16处的PR层10，以对源 漏金属层走线16进行保护，以将其余地方的PR层10进行去除。
如图9e所示，在所述半曝光显影处对所述源漏金属层6以及半导体层5 进行一次刻蚀，并去除残留的PR层10，以形成源漏金属层走线16。
综上所述，本申请采用半掩膜工艺将过孔7设计在源漏金属层6的掩膜 过程中完成，从而将现有技术中的过孔7掩膜板省略，并且引线区16以及 所需的过孔7亦在源漏金属层6的掩膜过程中完成，具体过程相同，故不在 此做过多赘述。
S4:在所述源漏金属层6上图案化形成用于连接所述过孔7的像素电极8 以及沟道9。
在一个优选的实施例中，如图8所示，在所述源漏金属层6上采用半掩 膜工艺图案化形成用于连接所述过孔7的像素电极8以及沟道9。
具体的工艺流程如下：
如图8a所示，在所述源漏金属层6和第一绝缘层4上镀有像素电极8 层；
其中，由于用于连接源漏金属层6于栅绝缘层3的过孔7已经在前述步 骤中已完成制备，因此，本实施例中增设像素电极8层可以将SD/Gate过孔 7连接起来，与此同时，源漏金属层走线16可与像素电极8直接连接。
以下步骤为形成像素电极8层图案，具体步骤如下：
如图8a所示，在所述像素电极8层上涂覆有作为掩膜的光敏PR层10；
如图8b所示，在所述PR层10上对待开设沟槽的位置以及所述像素电 极8层中走线的两侧区域进行全曝光显影，以露出所述像素电极8层；
以及在所述待开设沟槽的位置对应的全曝光显影处对所述像素电极8层 和源漏金属层6进行一次刻蚀，以形成沟道9；
如图8c所示，在所述像素电极8层中走线的两侧区域对应的全曝光显 影处对所述像素电极8层进行刻蚀，并将残留的PR层10去除。
在一个优选的实施例中，在所述沟道9处以及所述像素电极8层中走线 的两侧区域上涂覆有第二绝缘层11；优选的，第二绝缘层11设置为有机绝 缘层。
综上所述，采用上述工艺流程以实现将沟道9在像素电极8层中形成， 最后采用涂覆的方式，在完成的基板1上涂覆一层由有机绝缘层薄膜，以实 现对沟道9进行绝缘，此时，在涂覆过程中应避开引线区16过孔7以及源 漏金属层6过孔7。
综上所述，采用上述设计首先可以实现将公共电极2以及栅绝缘层3可 以在一道掩膜板中完成，从而将用于形成公共电极2的掩膜板省略，之后实 现将半导体层5与源漏金属层6在一个掩膜板中完成，从而将用于形成源漏 金属层6的掩膜板省略，最后可以实现将过孔7设计在源漏金属层6的掩膜 过程中完成，从而将现有技术中的过孔7掩膜板省略，并且引线区16以及 所需的过孔7亦在源漏金属层6的掩膜过程中完成，因此，形成本申请要求保护的阵列基板主要包括：栅绝缘层3掩膜板、源漏金属层6掩膜板以及像 素电极8掩膜板，本申请通过省略过孔7掩膜板(Via掩膜板)，以将制备 阵列基板的所需的掩膜板数量降至三个，从而可以最大限度的降低掩膜板数 量次数，减少阵列基板的生产工序及掩膜板的数量，降低生产成本，提高生 产效率，尤其适用于大尺寸的TFT-LCD产线。
为实现上述目的，如图2所示，本发明第二方面提供了一种阵列基板， 采用如前述任一项所述的制备方法制备得到。
实施例二
如图9所示，与实施例一提供的阵列基板的制备方法相比，本实施例的 阵列基板的制备方法具有以下区别：
为了避免在PR层10灰化处理后对源漏金属层6进行刻蚀时，对过孔7 所露出的栅绝缘层3造成影响，所述在所述全曝光显影处对所述源漏金属层 6、半导体层5以及第一绝缘层4进行一次刻蚀，以形成与所述所述栅绝缘 层3相连通的过孔7的步骤中，具体包括：
在所述全曝光显影处对所述源漏金属层6、半导体层5以及部分第一绝 缘层4进行一次刻蚀，其中，剩余所述第一绝缘层4作为所述栅绝缘层3的 保护层。
根据本发明的一个实施例，所述在所述半曝光显影处对所述源漏金属层 6以及半导体层5进行一次刻蚀的步骤之后，所述方法还包括：
对剩余的所述第一绝缘层4进行刻蚀。
如图9所示，具体工艺流程如下：
如图9a所示，在所述栅绝缘层走线15上从下至上依次涂覆有第一绝缘 层4、半导体层5以及源漏金属层6；以及在所述源漏金属层6上涂覆有作 为掩膜的光敏PR层10；
如图9b所示，在所述PR层10上对待开设过孔7的位置进行全曝光显 影，以露出所述源漏金属层6；以及在所述PR层10上对所述源漏金属层6 中走线位置的周围、待开设沟道9的周围以及显示区域进行半曝光显影。
如图9c所示，在所述全曝光显影处对所述源漏金属层6、半导体层5 以及部分第一绝缘层4进行一次刻蚀，以形成与所述所述栅绝缘层3相连通 的过孔7，其中，剩余所述第一绝缘层4作为所述栅绝缘层3的保护层。
如图9d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除 PR层10。
如图9e所示，在所述半曝光显影处对所述源漏金属层6以及半导体层5 进行一次刻蚀，并去除残留的PR层10，以形成源漏金属层走线16。
如图9f所示，对剩余的所述第一绝缘层4进行刻蚀。
如图9g所示，去除残留的PR层10，以形成用于连接栅绝缘层3与源漏 金属层6的过孔7，其中，上述流程过程亦适用于开设引线区16过孔7，具 体过程相同，故不在此做过多赘述。
实施例三
如图10-图11所示，与实施例二提供的阵列基板的制备方法相比，本实 施例的阵列基板的制备方法具有以下区别：对所述待开设过孔7的位置进行 全曝光显影时，采用分层曝光显影操作以形成分层式过孔7，有效避免由于 过孔7深度较大，出现像素电极8材料连接过孔7时断层的现象，提高连接 强度。
具体工艺流程如下：
如图11a所示，在所述栅绝缘层走线15上从下至上依次涂覆有 第一绝缘层4、半导体层5以及源漏金属层6；以及在所述源漏金属 层6上涂覆有作为掩膜的光敏PR层10；
如图11b所示，在所述PR层10上对待开设过孔7的位置进行分 层全曝光显影，以露出所述源漏金属层6；具体的，待开设过孔7的 位置进行全曝光显影，而待开设过孔7的周围进行半曝光显影，从而 制备出分层过孔7；
以及在所述PR层10上对所述源漏金属层6中走线位置的周围、 待开设沟道9的周围以及显示区域进行半曝光显影。
如图11c所示，在所述全曝光显影处对所述源漏金属层6、半导
如图11d所示，对所述半曝光显影处的PR层10进行灰化处理， 以去除PR层10。
如图11e所示，在所述半曝光显影处对所述源漏金属层6以及半 导体层5进行一次刻蚀，并去除残留的PR层10，以形成源漏金属层 走线16。
如图11f所示，对剩余的所述第一绝缘层4进行刻蚀。
如图11g所示，去除残留的PR层10，以形成如图10所示的分 层过孔7结构，其中，上述流程过程亦适用于开设引线区16过孔7， 具体过程相同，故不在此做过多赘述。
实施例四
如图12-图15所示，与实施例一提供的阵列基板的制备方法相比，本实 施例的阵列基板的制备方法具有以下区别：在所述公共电极2和栅绝缘层3 之间还设有非金属导电薄膜12，以实现在PR层10灰化处理后对源漏金属层 6进行刻蚀时，对过孔7所露出的栅绝缘层3进行保护。
以及对所述待开设过孔7的位置进行全曝光显影时，采用分层曝光显影 操作以形成分层式过孔7，有效避免由于过孔7深度较大，出现像素电极8 材料连接过孔7时断层的现象，提高连接强度。
具体工艺步骤流程如下：
如图13a所示，在所述基板1上从下至上依次涂覆有公共电极2、栅绝 缘层3以及非金属导电薄膜12，并在所述栅绝缘层3上涂覆有作为掩膜的光 敏PR层10；
如图13b所示，在所述PR层10上对所述栅绝缘层3中走线位置的两侧 区域进行全曝光显影，以露出所述栅绝缘层3；以及在所述PR层10上对显 示区域以及无需所述栅绝缘层3的位置进行半曝光显影；
如图13c所示，采用半掩膜的工艺，在所述全曝光显影处对非金属导电 薄膜12、公共电极2层以及栅绝缘层3进行一次刻蚀。
如图13d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除 PR层10。
如图13e和13f所示，在所述半曝光显影处对非金属导电薄膜12和栅 绝缘层3进行刻蚀，并去除残留的PR层10。
如图15a所示，在所述栅绝缘层走线15上从下至上依次涂覆有第一绝 缘层4、半导体层5以及源漏金属层6；以及在所述源漏金属层6上涂覆有 作为掩膜的光敏PR层10；
如图15b所示，在所述PR层10上对待开设过孔7的位置进行分层全曝 光显影，以露出所述源漏金属层6；具体的，待开设过孔7的位置进行全曝 光显影，而待开设过孔7的周围进行半曝光显影，从而制备出分层过孔7；
以及在所述PR层10上对所述源漏金属层6中走线位置的周围、待开设 沟道9的周围以及显示区域进行半曝光显影。
如图15c所示，在所述全曝光显影处对所述源漏金属层6、半导体层5 以及第一绝缘层4进行一次刻蚀，以形成与所述所述栅绝缘层3相连通的过 孔7。
如图15d所示，对所述半曝光显影处的PR层10进行灰化处理，以去除 PR层10。
如图15e所示，在所述半曝光显影处对所述源漏金属层6以及半导体层 5进行一次刻蚀，并去除残留的PR层10，以形成源漏金属层走线16。
如图14和图15f所示，去除残留的PR层10，以形成如图10所示的分 层过孔7结构。
本说明书中的各个实施例均采用递进的方式描述，若干个实施例重点说 明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参 见即可。
需要说明的是，本申请的说明书和权利要求书及上述附图中，诸如“第 一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实 体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这 种实际的关系或者特定的顺序或先后次序。应该理解这样使用的数据在适当 情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里 图示或描述的那些以外的顺序实施。
而且，术语“包括”、“包含”和“具有”以及他们的任何变形或者其 任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、 方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要 素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。例如， 包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地 列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。在没有更多限制的情况下，由语句 “包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物 品或者设备中还存在另外的相同要素。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、 “在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所 示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空 间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中 的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构 造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件 或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上 方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其 他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相 对描述作出相应解释。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实 现本申请。对这些实施例的多种修改和变化对本领域的技术人员来说将是显 而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情 况下，在其它实施例中实现。凡在本申请的精神和原则之内，所作的任何修 改、等同替换和改进等，均应包含在本申请的保护范围之内。因此，本申请 将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和 新颖特点相一致的最宽的范围。
Claims (11)
1.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供一个基板；
在所述基板上图案化形成公共电极和栅绝缘层；
在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体层、源漏金属层以及形成与所述栅绝缘层相连通的过孔；
在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟道；
所述在所述栅绝缘层上采用半掩膜工艺形成与所述栅绝缘层相连通的过孔的步骤中，所述方法具体包括：
在所述栅绝缘层上从下至上依次涂覆有第一绝缘层、半导体层以及源漏金属层；
在所述源漏金属层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对待开设过孔的位置进行全曝光显影，以露出所述源漏金属层；
在所述全曝光显影处对所述源漏金属层、半导体层以及第一绝缘层进行一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔；
所述在所述全曝光显影处对所述源漏金属层、半导体层以及第一绝缘层进行一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔的步骤之后，还包括在所述栅绝缘层上采用半掩膜工艺从下至上图案化形成第一绝缘层、半导体层、源漏金属层步骤，所述方法具体包括：
在所述PR层上对所述源漏金属层中走线位置的周围、待开设沟道的周围以及显示区域进行半曝光显影；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述源漏金属层以及半导体层进行一次刻蚀，并去除残留的PR层；
所述在所述全曝光显影处对所述源漏金属层、半导体层以及第一绝缘层进行一次刻蚀，以形成与所述所述栅绝缘层相连通的过孔的步骤中，具体包括：
在所述全曝光显影处对所述源漏金属层、半导体层以及部分第一绝缘层进行一次刻蚀，其中，剩余所述第一绝缘层作为所述栅绝缘层的保护层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述基板上图案化形成公共电极和栅绝缘层的步骤具体为：
在所述基板上采用半掩膜工艺从下至上图案化形成公共电极和栅绝缘层。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述在所述基板上采用半掩膜工艺从下至上图案化形成公共电极和栅绝缘层的步骤中，所述方法具体包括：
在所述基板上从下至上依次涂覆有公共电极和栅绝缘层；
在所述栅绝缘层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对所述栅绝缘层中走线位置的两侧区域进行全曝光显影，以露出所述栅绝缘层；
以及在所述PR层上对显示区域以及无需所述栅绝缘层的位置进行半曝光显影；
在所述全曝光显影处对所述公共电极层以及栅绝缘层进行一次刻蚀；
对所述半曝光显影处的PR层进行灰化处理，以去除PR层；
在所述半曝光显影处对所述栅绝缘层进行刻蚀，并去除残留的PR层。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述半曝光显影处对所述源漏金属层以及半导体层进行一次刻蚀，并去除残留的PR层的步骤之后，所述方法还包括：
对剩余的所述第一绝缘层进行刻蚀，并去除残留的PR层。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述方法还包括：
对所述待开设过孔的位置进行全曝光显影时，采用分层曝光显影操作以形成分层式过孔。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述源漏金属层上图案化形成用于连接所述过孔的像素电极以及沟道的步骤具体为：
在所述源漏金属层上采用半掩膜工艺图案化形成用于连接所述过孔的像素电极以及沟道。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述在所述源漏金属层上采用半掩膜工艺图案化形成用于连接所述过孔的像素电极以及沟道的步骤中，所述方法具体包括：
在所述源漏金属层和第一绝缘层上镀有像素电极层；
在所述像素电极层上涂覆有作为掩膜的光敏PR层；
在所述PR层上对待开设沟槽的位置以及所述像素电极层中走线的两侧区域进行全曝光显影，以露出所述像素电极层；
在所述待开设沟槽的位置对应的全曝光显影处对所述像素电极层和源漏金属层进行一次刻蚀，以形成沟道；
在所述像素电极层中走线的两侧区域对应的全曝光显影处对所述像素电极层进行刻蚀，并去除残留的PR层。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述方法还包括：在所述沟道处以及所述像素电极层中走线的两侧区域上涂覆有第二绝缘层。
9.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述方法还包括：在所述公共电极和栅绝缘层之间还设有非金属导电薄膜。
10.一种阵列基板，采用如权利要求1-9任一项所述的制备方法制备得到。
11.一种显示装置，其特征在于，包括：如权利要求10所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110381878.4A CN113161375B (zh) | 2021-04-09 | 2021-04-09 | 一种阵列基板、显示装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110381878.4A CN113161375B (zh) | 2021-04-09 | 2021-04-09 | 一种阵列基板、显示装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113161375A CN113161375A (zh) | 2021-07-23 |
| CN113161375B true CN113161375B (zh) | 2024-06-18 |
Family
ID=76888925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110381878.4A Active CN113161375B (zh) | 2021-04-09 | 2021-04-09 | 一种阵列基板、显示装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161375B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840117A (zh) * | 2009-03-16 | 2010-09-22 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN105372889A (zh) * | 2015-10-23 | 2016-03-02 | 深圳市华星光电技术有限公司 | 显示装置、coa基板及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018094598A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| KR20200095018A (ko) * | 2019-01-31 | 2020-08-10 | 에스케이씨하이테크앤마케팅(주) | 그라데이션 필름 및 이의 제조방법 |
-
2021
- 2021-04-09 CN CN202110381878.4A patent/CN113161375B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840117A (zh) * | 2009-03-16 | 2010-09-22 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN105372889A (zh) * | 2015-10-23 | 2016-03-02 | 深圳市华星光电技术有限公司 | 显示装置、coa基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113161375A (zh) | 2021-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553708B2 (en) | Fabricating method for a liquid crystal display of horizontal electric field applying type | |
| US7777855B2 (en) | Thin film transistor substrate having gate shorting line and gate shorting bar connection and fabricating method thereof | |
| US8334962B2 (en) | Gate-in-panel type liquid crystal display device with shortage-preventing pattern and method of fabricating the same | |
| US8045127B2 (en) | Fabricating methods of a liquid crystal display comprising first and second align marks | |
| CN105047606B (zh) | 显示装置的阵列基板的返工方法和通过其形成的阵列基板 | |
| EP2818917B1 (en) | Array substrate for liquid crystal display and method of fabricating the same | |
| KR20110043374A (ko) | 플라스틱 기판을 이용한 표시장치 제조 방법 | |
| US7489379B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN103035568B (zh) | 一种tft阵列基板及制作方法、显示装置 | |
| KR100698062B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20130131701A (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| US9658502B2 (en) | Liquid crystal display device having dual link structure and method of manufacturing the same | |
| US7977171B2 (en) | Method for fabricating thin film transistor substrate | |
| CN113161375B (zh) | 一种阵列基板、显示装置及其制备方法 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR20110076578A (ko) | 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR20080057878A (ko) | 어레이 기판 및 그 제조 방법 | |
| KR101086121B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
| KR20190052842A (ko) | 표시장치 | |
| KR101642446B1 (ko) | 전기영동 표시장치 제조 방법 | |
| KR101252480B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20060045269A (ko) | 액정표시장치의 어레이 기판 제조시의 정전기 방지방법 | |
| KR100600088B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR20090035976A (ko) | 액정표시장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |