CN113130666A - 肖特基二极管及其制造方法 - Google Patents

肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN113130666A
CN113130666A CN202010026493.1A CN202010026493A CN113130666A CN 113130666 A CN113130666 A CN 113130666A CN 202010026493 A CN202010026493 A CN 202010026493A CN 113130666 A CN113130666 A CN 113130666A
Authority
CN
China
Prior art keywords
layer
groove
nitride
cap
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010026493.1A
Other languages
English (en)
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Priority to CN202010026493.1A priority Critical patent/CN113130666A/zh
Priority to US17/779,064 priority patent/US20220416092A1/en
Priority to PCT/CN2020/125413 priority patent/WO2021139361A1/zh
Publication of CN113130666A publication Critical patent/CN113130666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请是关于一种肖特基二极管及其制造方法。肖特基二极管包括氮化物沟道层;氮化物势垒层,氮化物势垒层形成于氮化物沟道层上;氮化物冒层,氮化物冒层形成于氮化物势垒层上,氮化物冒层包括激活区域和非激活区域;钝化层,钝化层形成于位于氮化物冒层上,钝化层包括第一凹槽,第一凹槽贯穿钝化层并暴露氮化物冒层,第一凹槽对应于激活区域;介质层,介质层位于钝化层上以及第一凹槽的内壁上,且介质层围成第二凹槽,介质层包括第三凹槽,第三凹槽贯穿介质层并暴露氮化物冒层上的部分激活区域;阳极层,阳极层形成在第二凹槽和第三凹槽内,阳极层与激活区域接触。

Description

肖特基二极管及其制造方法
技术领域
本申请涉及半导体技术领域,尤其涉及一种肖特基二极管及其制造方法。
背景技术
基于肖特基二极管的开关频率高、正向压降低等优点使之得到广泛应用,并逐渐可取代硅在高功率半导体器件上的应用。但是,当前肖特基二极管的阳极层直接成型在异质结构层上,加大了异质结构层在高温环境下的漏电特性,不满足实际需求。
发明内容
本申请提供一种肖特基二极管及其制造方法,以解决相关技术中的不足。
根据本申请实施例的第一方面,提供一种肖特基二极管,包括:
氮化物沟道层;
氮化物势垒层,所述氮化物势垒层形成于所述氮化物沟道层上;
氮化物冒层,所述氮化物冒层形成于所述氮化物势垒层上,所述氮化物冒层包括激活区域和非激活区域;
钝化层,所述钝化层形成于位于所述氮化物冒层上,所述钝化层包括第一凹槽,所述第一凹槽贯穿所述钝化层并暴露所述氮化物冒层,所述第一凹槽对应于所述激活区域;
介质层,所述介质层位于所述钝化层上以及所述第一凹槽的内壁上,且所述介质层围成第二凹槽,所述介质层包括第三凹槽,所述第三凹槽贯穿所述介质层并暴露所述氮化物冒层上的部分激活区域;
阳极层,所述阳极层形成在所述第二凹槽和所述第三凹槽内,所述阳极层与所述激活区域接触。
可选的,所述氮化物冒层包括形成于所述激活区域的第四凹槽,所述第四凹槽贯穿所述氮化物冒层并暴露所述氮化物势垒层的一部分,且所述第四凹槽与所述第三凹槽导通;
所述阳极层包括第一阳极层和第二阳极层,所述第一阳极层形成于所述第二凹槽内,所述第二阳极层形成于所述第三凹槽和所述第四凹槽内并与所述氮化物势垒层接触。
可选的,还包括:
第五凹槽和第六凹槽,所述第五凹槽和所述第六凹槽分别位于所述阳极层的两侧,所述第五凹槽和所述第六凹槽均贯穿至所述氮化物势垒层;
阴极层,所述阴极层形成于所述第五凹槽和所述第六凹槽内,并与所述氮化物势垒层接触。
可选的,所述氮化物势垒层和氮化物冒层之间还可以设有阻挡层。
可选的,所述激活区域为P型氮化物冒层。
可选的,所述氮化物冒层包括掺杂有镁元素的氮化物冒层。
可选的,镁元素的掺杂浓度物位于1E16cm3-5E20/cm3之间。
可选的,所述氮化物沟道层包括氮化镓沟道层,所述氮化物势垒层包括氮化镓铝势垒层。
根据本申请实施例的第二方面,提供一种肖特基二极管的制造方法,包括:
形成氮化物沟道层;
在所述氮化物沟道层上形成氮化物势垒层;
在所述氮化物势垒层上形成氮化物冒层;
在所述氮化物冒层上形成钝化层;
形成第一凹槽,所述第一凹槽贯穿所述钝化层以暴露所述氮化物冒层;
形成介质层,所述介质层位于所述钝化层上以及所述第一凹槽的内壁上,且所述介质层形成第二凹槽;
将形成有所述第二凹槽的待加工结构退火,以在所述氮化物冒层上对应于所述第一凹槽的区域形成激活区域、所述氮化物冒层上被所述钝化层覆盖的区域形成非激活区域;
在所述待加工结构上形成第三凹槽,所述第三凹槽贯穿所述介质层以暴露所述氮化物冒层上的部分激活区域;
在所述第二凹槽和所述第三凹槽内形成阳极层,所述阳极层与所述激活区域接触。
可选的,还包括:
形成第四凹槽,所述第四凹槽贯穿所述氮化物冒层以暴露所述氮化物势垒层,且所述第四凹槽与所述第三凹槽导通;
所述在所述第二凹槽和所述第三凹槽内形成阳极层,包括:
在所述第三凹槽和所述第四凹槽内形成第一阳极层;
在所述第二凹槽内形成第一阳极层并与所述氮化物势垒层接触。
可选的,还包括:
形成第五凹槽和第六凹槽,所述阳极层位于所述第五凹槽和所述第六凹槽之间,所述第五凹槽和所述第六凹槽均贯穿至所述氮化物势垒层;
在所述第五凹槽和所述第六凹槽内形成阴极层。
本申请的实施例提供的技术方案可以包括以下有益效果:
由上述实施例可知,本申请中阳极层与氮化物冒层之间形成肖特基接触,可以避免阳极层与包含有氮化物沟道层和氮化物势垒层的异质结构层直接接触,能够平衡肖特基二极管在正向开启电压与反向漏电特性方面的矛盾,并且能够抑制异质结构层在高温环境下的漏电特性;进一步地,该阳极层与氮化物冒层上的激活区域接触,而该激活区域的空穴浓度较高,有利于提高器件性能。通过设置阻挡层,在后续高温生长其他外延层的过程中,利用阻挡层在高温下不易分解的特性,使得凹槽不会贯穿阻挡层,从而凹槽的深度不会低于阻挡层,进而精准控制凹槽的刻蚀深度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1是根据一示例性实施例示出的一种肖特基二极管的结构示意图。
图2是根据一示例性实施例示出的另一种肖特基二极管的结构示意图。
图3是根据一示例性实施例示出的又一种肖特基二极管的结构示意图。
图4是根据一示例性实施例示出的一种肖特基二极管的制造工艺流程图。
图5是根据一示例性实施例示出的另一种肖特基二极管的制造流程图。
图6是根据一示例性实施例示出的又一种肖特基二极管的制造流程图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
图1是根据一示例性实施例示出的一种肖特基二极管100的结构示意图。如图1所示,该肖特基二极管100可以包括氮化物沟道层1、氮化物势垒层2、氮化物冒层3、钝化层4和介质层5。其中,氮化物势垒层2形成在氮化物沟道层1上,该氮化物沟道层1可以采用GaN和AlN中的一种或者多种材料制成,氮化物势垒层2可以采用AlN、GaN、ALGaN和InN中的一种或者多种材料制成,本申请并不对此进行限制。进一步地,可以在氮化物势垒层2上形成氮化物冒层3,并且该氮化物冒层3可以包括激活区域31和非激活区域32,钝化层4形成在氮化物冒层3上,该钝化层4具有钝化和保护作用,降低氮化物冒层2的表面态,有效降低电流崩塌效应,钝化层3可以是氮化硅、硅铝氮和二氧化硅中的一种或者多种的组合。该钝化层4可以是通过沉积工艺形成在氮化物冒层3上,沉积该钝化层4的工艺可以是PECVD、LPCVD、ALD和MOCVD中一种或者几种工艺的组合。
该钝化层4可以包括第一凹槽,该第一凹槽贯穿钝化层4并暴露一部分的氮化物冒层3,且该第一凹槽对应于激活区域31设置,介质层5可以形成于钝化层4上以及第一凹槽的内壁上,通过介质层5可以降低栅极漏电并使得肖特基二极管100能够具有较高的电压耐受值。该介质层5可以包括氮化铝介质层、氮化硅介质层、氧化铝介质层、氮氧化铝介质层、二氧化硅介质层中的一种或者多种的组合,本申请不进行限制。
由于该介质层5接触了第一凹槽的内壁,从而由该介质层5可以围成一第二凹槽,该介质层5进一步还可以包括第三凹槽,该第三凹槽贯穿介质层5并且暴露氮化物冒层3上的部分激活区域31。由此,通过第一凹槽、第二凹槽和第三凹槽可以空置出一个向内凹陷的空间,而且通过第三凹槽可以暴露部分激活区域31。其中,该肖特基二极管100还可以包括阳极层6和阴极层7,该阳极层6形成在第二凹槽和第三凹槽内,并且由于第三凹槽暴露了氮化物冒层3上的激活区域31,所以阳极层6可以与激活区域31形成肖特基接触。其中,该阳极层6可以采用功函数较高的金属来实现肖特基金属,例如可以采用Ni、Au或者Pt金属来与异质结构层形成肖特基接触。
由上述实施例可知,阳极层6与氮化物冒层3之间形成肖特基接触,可以避免阳极层6与包含有氮化物沟道层1和氮化物势垒层2的异质结构层直接接触,能够平衡肖特基二极管100在正向开启电压与反向漏电特性方面的矛盾,并且能够抑制异质结构层在高温环境下的漏电特性;进一步地,该阳极层6与氮化物冒层3的激活区域31接触,而该激活区域31的空穴浓度较高,有利于提高器件性能。
在该实施例中,氮化物冒层3可以包括P型氮化物冒层,例如是通过掺杂镁元素形成的P型氮化物冒层。可选的,可以是基于GaN进行镁元素的掺杂后得到该P型氮化物冒层,其中,镁元素的掺杂浓度可以位于1E16cm3-5E20/cm3之间。进一步地,通过对氮化物冒层3进行退火处理可以形成上述激活区域31。具体工艺步骤中,可以以此层叠形成氮化物沟道层1、氮化物势垒层2、氮化物冒层3和钝化层4,然后在钝化层4上形成贯穿至氮化物冒层3的第一凹槽,再将形成了第一凹槽后的结构置入无氢气的氛围内进行退火,例如可以在氮气、一氧化氮、空气或者氮气与氧气的混合气体中进行退火,由于第一凹槽区域对应的氮化物冒层3没有被钝化层4遮挡,氢原子溢出、镁原子被激活,从而形成激活区域31、而其他被钝化层4遮挡区域由于氢原子没有通道溢出,所以被钝化层4遮挡的区域的氮化物冒层3依旧保持半绝缘状态,形成非激活区域32。
在另一实施例中,如图2所示,氮化物冒层3还可以包括形成在激活区域31的第四凹槽,该第四凹槽贯穿氮化物冒层3并且暴露氮化物势垒层2的一部分,并且该第四凹槽与第三凹槽导通,从而阳极层6进一步可以通过该第四凹槽与氮化物势垒层2接触。具体而言,该阳极层6可以包括第一阳极层61和第二阳极层62,如图2所示,该第一阳极层61可以形成在第二凹槽内,且形成在第二凹槽内的第一阳极层61可以与激活区域31配合形成肖特基接触;该第二阳极层62可以形成在第三凹槽和第四凹槽内,且形成在该第三凹槽和第四凹槽内的第二阳极层62与包含有氮化物沟道层1和氮化物势垒层2的异质结构层形成欧姆接触。可选的,如图2所示,第三凹槽与第四凹槽的侧壁可以平齐。
需要说明的是,上述实施例中的第一凹槽、第三凹槽和第四凹槽可以是通过刻蚀工艺形成,而第二凹槽可以是在沿钝化层4的表面溅射介质层时,随着第一凹槽的侧壁形成。并且,由于第三凹槽是贯穿第二凹槽的底面形成,所以该第三凹槽的宽度小于或者等于第二凹槽的宽度。
在上述各个实施例中,肖特基二极管100还可以包括第五凹槽、第六凹槽和阴极层7,且阳极层6位于第五凹槽和第六凹槽之间,该第五凹槽和第六凹槽均贯穿至氮化物势垒层2,阴极层7形成在第五凹槽和第六凹槽内,并于氮化物势垒层2之间形成欧姆接触。
如图3所示,该肖特基二极管100还可以包括位在氮化物势垒层2和氮化物冒层3之间的阻挡层10,该阻挡层可10可以用于对刻蚀的深度进行限定。该阻挡层10可以包括铝镓氮层。通过设置阻挡层,能够准确控制第四凹槽的深度。
其中,该第五凹槽和第六凹槽可以通过刻蚀工艺形成,阴极层7可以通过沉积工艺形成至第五凹槽和第六凹槽内。其中,该沉积工艺与包括PECVD、LPCVD、ALD和MOCVD中的一种或者几种工艺的组合。阴极层7可以包括Ti、AL、Ni和Au中一种或者多种金属材质制成。
基于上述技术方案,本申请还提供一种肖特基二极管的制造方法,如图4所示,该制造方法可以包括以下步骤:
在步骤501中,形成氮化物沟道层1。
在步骤502中,在所述氮化物沟道层1上形成氮化物势垒层2。
在步骤503中,在所述氮化物势垒层2上形成氮化物冒层3。
在步骤504中,在所述氮化物冒层3上形成钝化层4。
在步骤505中,形成第一凹槽41,所述第一凹槽41贯穿所述钝化层4以暴露所述氮化物冒层3。
在本实施例中,如图5所示,可以在衬底基板上依次层叠形成氮化物沟道层1、氮化物势垒层2、氮化物冒层3和钝化层4,并进一步可以通过刻蚀工艺在钝化层4上形成第一凹槽41,该第一凹槽41贯穿钝化层4并暴露出一部分的氮化物冒层3。其中,还可以在氮化物沟道层1和氮化物势垒层2之间形成氮化物缓冲层(图中未示出),或者还可以在如图5中氮化物冒层3的下方形成氮化物成核层(图中未示出),本申请并不对此进行限制。
在步骤506中,形成介质层5,所述介质层5位于所述钝化层4以及所述第一凹槽41的内壁上,且所述介质层5形成第二凹槽51。
在步骤507中,将形成有所述第二凹槽的待加工结构退火,以在所述氮化物冒层上对应于所述第一凹槽的区域形成激活区域、所述氮化物冒层上被所述钝化层覆盖的区域形成非激活区域。
在本实施例中,如图5所示,基于步骤505中得到的结构,进一步可以通过沉积工艺在钝化层4形成介质层5,且该介质层5与钝化层4接触,并且该介质层5可以与第一凹槽41的内壁接触,从而可以围绕形成第二凹槽51。
进一步地,可以在氮化物冒层3上的而预设区域掺杂镁元素。可选的,可以是基于GaN进行镁元素的掺杂,其中,镁元素的掺杂浓度可以位于1E16cm3-5E20/cm3之间。而后,可以将掺杂有镁元素且形成有的第二凹槽51的待加工结构放置在无氢气的氛围中进行退火,具体,例如可以在氮气、一氧化氮、空气或者氮气与氧气的混合气体中进行退火,由于第一凹槽41区域对应的氮化物冒层3没有被钝化层4遮挡,氢原子溢出、镁原子被激活,从而使得预设区域被激活得到P型氮化物冒层,即得到激活区域31、而其他被钝化层4遮挡区域由于氢原子没有通道溢出,所以被钝化层4遮挡的区域的氮化物冒层3依旧保持半绝缘状态,形成非激活区域32,图5中以标识在氮化物冒层3上的虚线区分激活区域31和非激活区域32。
在步骤508中,在所述待加工结构上形成第三凹槽52,所述第三凹槽552贯穿所述介质层5以暴露所述氮化物冒层上3的部分激活区域31。
在步骤509中,在所述第二凹槽51和所述第三凹槽52内形成阳极层,所述阳极层与所述激活区域接触。
在本实施例中,在退火之后的待加工结构上可以通过刻蚀工艺形成第三凹槽52,该第三凹槽52贯穿介质层5并暴露激活区域31的一部分。进一步地,可以在第三凹槽52和第二凹槽51内沉积形成阳极层6,该阳极层6与激活区域接触,并于氮化物势垒层2形成肖特基接触。
当然,在另一实施例中,如图6所示,图6所实施例中形成第三凹槽52以及形成第三凹槽52之前的步骤与图5所示实施例相同。并且,在图6所示实施例中,还可以对应于第三凹槽52形成第四凹槽33,该第四凹槽33位于激活区域31上,并且该第四凹槽33贯穿激活区域31,并暴露氮化物势垒层2的一部分,阳极层6可以沉积在第二凹槽51、第三凹槽52和第四凹槽33内,且形成在第二凹槽51内的阳极层6可以与激活区域31配合形成肖特基接触;形成在该第三凹槽52和第四凹槽33内的阳极层6与包含有氮化物沟道层1和氮化物势垒层2的异质结构层形成欧姆接触。
基于图5和图6所示的实施例中,上述制造工艺还可以包括形成第五凹槽7和第六凹槽8,阳极层6位于第五凹槽7和第六凹槽8之间,且该第五凹槽7和第六凹槽8均贯穿至氮化物势垒层2。进一步地,仍以图5、图6所示,还可以在第五凹槽7和第六凹槽8内形成阴极层9,该阴极层9与氮化物势垒层2接触形成欧姆接触。
需要说明的是:在图5和图6所示实例中,均以先在第五凹槽7和第六凹槽8内形成阴极层9、再在第二凹槽51、第三凹槽52和第四凹槽33沉积阳极层为例进行示例性说明。而实际上,在其他一些实施例中,也可以先在第二凹槽51、第三凹槽52和第四凹槽33沉积阳极层,再在第五凹槽7和第六凹槽8内形成阴极层9,本申请对阳极层6和阴极层9的沉积顺序不进行限制。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (12)

1.一种肖特基二极管,其特征在于,包括:
氮化物沟道层;
氮化物势垒层,所述氮化物势垒层形成于所述氮化物沟道层上;
氮化物冒层,所述氮化物冒层形成于所述氮化物势垒层上,所述氮化物冒层包括激活区域和非激活区域;
钝化层,所述钝化层形成于所述氮化物冒层上,所述钝化层包括第一凹槽,所述第一凹槽贯穿所述钝化层并暴露所述氮化物冒层,所述第一凹槽对应于所述激活区域;
介质层,所述介质层位于所述钝化层上以及所述第一凹槽的内壁上,且所述介质层围成第二凹槽,所述介质层包括第三凹槽,所述第三凹槽贯穿所述介质层并暴露所述氮化物冒层上的部分激活区域;
阳极层,所述阳极层形成在所述第二凹槽和所述第三凹槽内,所述阳极层与所述激活区域接触。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述氮化物冒层包括形成于所述激活区域的第四凹槽,所述第四凹槽贯穿所述氮化物冒层并暴露所述氮化物势垒层的一部分,且所述第四凹槽与所述第三凹槽导通;
所述阳极层包括第一阳极层和第二阳极层,所述第一阳极层形成于所述第二凹槽内,所述第二阳极层形成于所述第三凹槽和所述第四凹槽内,并与所述氮化物势垒层接触。
3.根据权利要求1所述的肖特基二极管,其特征在于,所述第三凹槽的宽度小于所述第二凹槽。
4.根据权利要求1所述的肖特基二极管,其特征在于,还包括:
第五凹槽和第六凹槽,所述述第五凹槽和所述第六凹槽分别位于所述阳极层的两侧,所述第五凹槽和所述第六凹槽均贯穿至所述氮化物势垒层;
阴极层,所述阴极层形成于所述第五凹槽和所述第六凹槽内,并与所述氮化物势垒层接触。
5.根据权利要求1所述的肖特基二极管,其特征在于,所述氮化物势垒层和氮化物冒层之间还可以设有阻挡层。
6.根据权利要求1所述的肖特基二极管,其特征在于,所述激活区域为P型氮化物冒层。
7.根据权利要求6所述的肖特基二极管,其特征在于,所述P型氮化物冒层掺杂有镁元素。
8.根据权利要求7所述的肖特基二极管,其特征在于,镁元素的掺杂浓度物位于1E16cm3-5E20/cm3之间。
9.根据权利要求1所述的肖特基二极管,其特征在于,所述氮化物沟道层包括氮化镓沟道层,所述氮化物势垒层包括氮化镓铝势垒层。
10.一种肖特基二极管的制造方法,其特征在于,包括:
形成氮化物沟道层;
在所述氮化物沟道层上形成氮化物势垒层;
在所述氮化物势垒层上形成氮化物冒层;
在所述氮化物冒层上形成钝化层;
形成第一凹槽,所述第一凹槽贯穿所述钝化层以暴露所述氮化物冒层;
形成介质层,所述介质层位于所述钝化层上以及所述第一凹槽的内壁上,且所述介质层形成第二凹槽;
将形成有所述第二凹槽的待加工结构退火,以在所述氮化物冒层上对应于所述第一凹槽的区域形成激活区域、所述氮化物冒层上被所述钝化层覆盖的区域形成非激活区域;
在所述待加工结构上形成第三凹槽,所述第三凹槽贯穿所述介质层以暴露所述氮化物冒层上的部分激活区域;
在所述第二凹槽和所述第三凹槽内形成阳极层,所述阳极层与所述激活区域接触。
11.根据权利要求10所述的制造方法,其特征在于,还包括:
形成第四凹槽,所述第四凹槽贯穿所述氮化物冒层以暴露所述氮化物势垒层,且所述第四凹槽与所述第三凹槽导通;
所述在所述第二凹槽和所述第三凹槽内形成阳极层,包括:
在所述第三凹槽和所述第四凹槽内形成第一阳极层;
在所述第二凹槽内形成第一阳极层并与所述氮化物势垒层接触。
12.根据权利要求10所述的制造方法,其特征在于,还包括:
形成第五凹槽和第六凹槽,所述阳极层位于所述第五凹槽和所述第六凹槽之间,所述第五凹槽和所述第六凹槽均贯穿至所述氮化物势垒层;
在所述第五凹槽和所述第六凹槽内形成阴极层。
CN202010026493.1A 2020-01-10 2020-01-10 肖特基二极管及其制造方法 Pending CN113130666A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010026493.1A CN113130666A (zh) 2020-01-10 2020-01-10 肖特基二极管及其制造方法
US17/779,064 US20220416092A1 (en) 2020-01-10 2020-10-30 Schottky diode and manufacturing method therefor
PCT/CN2020/125413 WO2021139361A1 (zh) 2020-01-10 2020-10-30 肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010026493.1A CN113130666A (zh) 2020-01-10 2020-01-10 肖特基二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN113130666A true CN113130666A (zh) 2021-07-16

Family

ID=76771457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010026493.1A Pending CN113130666A (zh) 2020-01-10 2020-01-10 肖特基二极管及其制造方法

Country Status (3)

Country Link
US (1) US20220416092A1 (zh)
CN (1) CN113130666A (zh)
WO (1) WO2021139361A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8975641B1 (en) * 2013-08-26 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by gradient layer and method of making the same
CN104134704A (zh) * 2014-08-12 2014-11-05 苏州捷芯威半导体有限公司 一种肖特基二极管及其制造方法
CN104465748B (zh) * 2014-11-28 2017-07-14 中国科学院半导体研究所 一种GaN基增强型HEMT器件及其制备方法
CN105321994B (zh) * 2015-11-06 2018-08-17 江苏能华微电子科技发展有限公司 一种氮化镓二极管及其制备方法
JP6977449B2 (ja) * 2017-09-27 2021-12-08 住友電気工業株式会社 電界効果トランジスタの製造方法及び電界効果トランジスタ
CN108376707A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种GaN基增强型HEMT器件及其制备方法
CN211654831U (zh) * 2020-01-10 2020-10-09 苏州晶湛半导体有限公司 肖特基二极管

Also Published As

Publication number Publication date
US20220416092A1 (en) 2022-12-29
WO2021139361A1 (zh) 2021-07-15

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US10032898B2 (en) Method for manufacturing a HEMT transistor and HEMT transistor with improved electron mobility
CN211654831U (zh) 肖特基二极管
EP2657976B1 (en) Compound Semiconductor Device and Manufacturing Method of the Same
US10074537B2 (en) Method of forming semiconductor structure having sets of III-V compound layers
US20140080277A1 (en) Compound semiconductor device and manufacturing method thereof
JP2013153185A (ja) ショットキーダイオードの性能を向上させる第2のショットキー接触金属層
US9177856B2 (en) Semiconductor device and method for manufacturing same
US9960265B1 (en) III-V semiconductor device and method therefor
CN109524460B (zh) 高空穴移动率晶体管
CN104798207A (zh) 具有部分凹陷双金属电极的GaN基肖特基二极管
US8183660B2 (en) Semiconductor component having rectifying junctions of different magnitudes and method for producing the same
US20220271153A1 (en) Hemt and fabricating method of the same
KR20050034625A (ko) 반도체장치 및 반도체장치의 제조방법
US20130168696A1 (en) Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof
CN113130666A (zh) 肖特基二极管及其制造方法
CN211182216U (zh) 二极管
US20230099660A1 (en) Schottky diode and manufacturing method thereof
WO2022110007A1 (zh) 肖特基二极管及其制造方法
CN115588616B (zh) 一种增强型氮化镓高电子迁移率晶体管制造方法及器件
CN220604694U (zh) Hemt器件
CN113284949B (zh) 氮化镓基器件及其制造方法
CN114695114B (zh) 半导体器件及其制作方法
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
US20240178282A1 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination