CN113130314B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN113130314B CN113130314B CN201911423898.2A CN201911423898A CN113130314B CN 113130314 B CN113130314 B CN 113130314B CN 201911423898 A CN201911423898 A CN 201911423898A CN 113130314 B CN113130314 B CN 113130314B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- polishing
- plug
- wafer
- deionized water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 142
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 73
- 239000008367 deionised water Substances 0.000 claims abstract description 67
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000007788 liquid Substances 0.000 claims abstract description 40
- 239000000126 substance Substances 0.000 claims abstract description 26
- 238000000227 grinding Methods 0.000 claims description 102
- 239000002002 slurry Substances 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012530 fluid Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 21
- 239000000463 material Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000002156 mixing Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000002035 prolonged effect Effects 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种半导体器件及其制备方法、电子装置。所述制备方法包括：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为1:0.03‑1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm‑12cm。所述方法可以精准控制晶圆表面整体插塞(钨‑插塞)凸出的高度在500埃以内以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方 法、电子装置。
背景技术
化学机械研磨是一种常用的实现表面全局平坦化的方法，其是化学腐蚀 作用和机械去除作用相结合的加工技术。
在钨-化学机械研磨(W-CMP)工艺中，钨-插塞接触孔(tungsten contact hole)作为第一层金属与器件的连接在不同纳米尺度集成电路中仍是主流工 艺，且钨插塞凸出的高度将影响其与金属层的接触性和器件的电学性能。另 外，晶圆表面膜层的均匀性及缺陷问题将直接影响光刻工艺聚焦和曝光线宽 (Critical width，CD)的精准度，进而导致器件失效。
目前在钨-化学机械研磨(W-CMP)工艺中存在的问题是不能很好地控制 晶圆表面整体氧化物去除量的均匀性，导致W插塞凸出的高度均匀性存在较 大波动性，进而影响器件整体的电学性能。另外，延长过抛光时间会增加不 同图案密集化区域的钨插塞腐蚀(Wplug erosion)和钨插塞凹陷(dishing) 等缺陷的发生。同时增加生产成本和影响生产效率。
因此，有必要对目前的钨-化学机械研磨(W-CMP)工艺进行改进，以解 决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式 部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所 要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要 求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法， 所述制备方法包括：
提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间 隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；
执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所 述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述 插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为 1:0.03-1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述 研磨垫中心的距离为10cm-12cm。
可选地，所述研磨液和所述去离子水的供应管道在竖直方向上从上往下 排布，以使所述研磨液和所述去离子水在所述研磨垫上均匀混合分布。
可选地，在所述研磨垫上同时添加所述研磨液和所述去离子水之前，所 述制备方法还包括：
执行研磨液预流步骤，以在所述研磨垫的表面形成平整的研磨液层，所 述晶圆间隔地位于所述研磨垫的上方。
可选地，在所述研磨液预流步骤中，所述研磨液的从供应管道流出路径 与所述研磨垫所在水平面的夹角为45°-60°。
可选地，在所述研磨垫上同时添加所述研磨液和所述去离子水之后，所 述制备方法还包括：
使用去离子水对所述研磨垫和所述晶圆进行清洗。
可选地，所述研磨液的供应管道的出口端的断面呈倾斜的斜面，并且所 述斜面背离所述研磨垫向上设置；和/或所述去离子水的供应管道的出口端的 呈平齐的断面。
可选地，所述制备方法包括：
在所述晶圆上形成介电层；
蚀刻所述介电层，以在所述介电层中形成插塞开口；
在所述插塞开口中填充导电材料，以填充所述插塞开口并覆盖所述介电 层；
研磨所述导电材料至所述介电层，以形成所述插塞。
可选地，所述插塞包括钨，和/或控制所述插塞凸出所述介电层的高度在 500埃以内。
本发明还提供了一种半导体器件，所述半导体器件通过前文所述的制备 方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括前文所述的半导体器 件。
本发明基于化学机械研磨中插塞和介电层在不同种类和浓度的研磨液下 研磨速率的差异，通过调控研磨过程中因图案差异产生的缺陷和过抛光研磨 工艺中介电层去除量，来精准控制晶圆表面整体插塞(钨-插塞)凸出的高度 以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。
本发明在化学机械研磨(CMP)工艺基础上通过改善过抛光研磨工艺步 骤中研磨液与高压去离子水(DIW)混合度和在研磨垫落点位置，进而改善 研磨液在研磨垫上的分布和晶圆与研磨垫和研磨液界面接触，提高晶圆表面 膜层去除率的均匀性，进而精准控制插塞凸出高度在500埃以内(0～500A) 及其整体均匀性，确保器件的电阻和电容处于稳定状态。同时也提高光刻 (photolithography)曝光工艺窗口的稳定性，降低耗材费用，节约成本。
本发明优点在于：本发明的技术方案解决因插塞和介电层之间去除选择 比和研磨时间过长以及图案密集化差异产生的缺陷(erosion and dishing)，改 善晶圆表面介电层膜层整体去除率的均匀性，进而精准控制插塞凸出高度 (0～500A)及其整体均匀性。提高了良率(SPC PPK)，确保器件的电学性能 (电阻和电容)处于稳定状态。同时也提高了研磨液利用率和延长研磨垫使 用寿命，降低耗材费用，节约成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示 出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1G是根据本发明的一个实施例的所述半导体器件制备过程中各个 步骤得到的剖视示意图；
图2是本发明的一个实施例的所述半导体器件制备过程中用于对所述晶 圆研磨的化学机械研磨设备的示意图；
图3是本发明的一个实施例的化学机械研磨设备中研磨垫以及供应管道 的结构示意图；
图4是根据本发明的一个实施例的所述半导体器件制备方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的 理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个 或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆， 对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这 里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本 发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的 尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦 合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接 或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称 为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元 件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第 二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、 区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明 教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、 部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在... 之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的 一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向 以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如 果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或 “在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语 “在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。 在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式， 除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当 在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的 存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/ 或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及 所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来 描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所 示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形 状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在 其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注 入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行 时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意 性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明 的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结 构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下， 然而除了这些详细描述外，本发明还可以具有其他实施方式。
化学机械研磨是一种常用的实现表面全局平坦化的方法，其是化学腐蚀 作用和机械去除作用相结合的加工技术。目前的化学机械研磨的方法一般是 将晶圆夹持在研磨头上，并通过研磨头向晶圆施加一定的压力，使其在研磨 头的带动下在研磨垫上旋转而研磨。目前针对晶圆表面材料的去除机理研究 已有广泛深入的研究，目前研究通过探究晶圆与研磨垫和晶圆与研磨液间的 界面接触形式、磨粒运动轨迹、抛光盘转速/抛光头转速和抛光机摆动等参数 对膜层表面的摩擦力分布的影响，进而控制晶圆表面均匀性。
通常来讲，钨-化学机械研磨工艺中，在适当研磨参数下通常采用延长过 抛光的时间方式以及新型不同选择比的研磨液来控制介电层(oxide)去除量， 进而获得一定凸出高度的插塞(例如W插塞)。然而，晶圆表面的图案和中 心-边缘位置研磨的差异，晶圆表面膜层在研磨过程中受研磨液流速、浓度以 及其在研磨垫分布的影响，单纯地通过延长研磨时间和选用不同选择比的研 磨液并不能很好地控制晶圆表面整体介电层(例如氧化物)去除量的均匀性， 导致插塞凸出的高度均匀性存在较大波动性，进而影响器件整体的电学性能。 另外，延长过抛光时间会增加不同图案密集化区域的腐蚀和凹陷(例如，钨 插塞腐蚀和凹陷，W plug erosion和dishing)缺陷的发生。同时增加生产成本 和影响生产效率
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备 方法，所述制备方法包括：
提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间 隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；
在所述研磨垫上同时添加研磨液和去离子水，并对所述介电层进行研磨， 去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层 的高度，其中，所述研磨液和所述去离子水的流量比为1:0.03-1:15，和/或所 述研磨液和所述去离子水在所述研磨垫的落点与所述研磨垫中心的距离为 10-12cm。
本发明基于化学机械研磨中插塞和介电层在不同种类和浓度的研磨液下 研磨速率的差异，通过调控研磨过程中因图案差异产生的缺陷和过抛光研磨 工艺中介电层去除量，来精准控制晶圆表面整体插塞(钨-插塞)凸出的高度 以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。
本发明在化学机械研磨(CMP)工艺基础上通过改善过抛光研磨工艺步 骤中研磨液与高压去离子水(DIW)混合度和在研磨研磨垫落点位置，进而 改善研磨液在研磨垫上的分布和晶圆与研磨垫和研磨液界面接触，提高晶圆 表面膜层去除率的均匀性，进而精准控制插塞凸出高度在500埃以内(0～500A) 及其整体均匀性，确保器件的电阻和电容处于稳定状态。同时也提高光刻 (photolithography)曝光工艺窗口的稳定性，降低耗材费用，节约成本。
本发明优点在于：本发明的技术方案解决因插塞和介电层之间去除选择 比和研磨时间过长以及图案密集化差异产生的缺陷(erosion and dishing)，改 善晶圆表面介电层膜层整体去除率的均匀性，进而精准控制插塞凸出高度 (0～500A)及其整体均匀性。提高了良率(SPC PPK)，确保器件的电学性能 (电阻和电容)处于稳定状态。同时也提高了研磨液利用率和延长研磨垫使 用寿命，降低耗材费用，节约成本。
实施例一
下面，参照图1A-1G以及图2来描述本发明实施例提出的化学机械掩膜 方法一个示例性方法的详细步骤。其中，图1A-1G是根据本发明的一个实施 例的所述半导体器件制备过程中各个步骤得到的剖视示意图；图2是本发明 的一个实施例的所述半导体器件制备过程中用于对所述晶圆研磨的化学机械 研磨设备的示意图；图3是本发明的一个实施例的化学机械研磨设备中研磨 垫以及供应管道的结构示意图，图4为本发明的一个实施例的所述半导体器 件制备方法的流程图。
图4是根据本发明的一个实施例的所述半导体器件制备方法的流程图， 具体地包括：
步骤S1：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成 有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；
步骤S2：执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子 水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并 控制所述插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的 流量比为1:0.03-1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落 点与所述研磨垫中心的距离为10cm-12cm
本实施例的化学机械研磨方法，具体包括如下步骤：
执行步骤一：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中 形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部。
其中，形成所述插塞的工艺可以选用钨-插塞(tungsten contact hole)工 艺，形成钨-插塞(tungsten contact hole)以作为第一层金属与器件的连接。
下面对形成所述插塞，进行钨-化学机械研磨(W-CMP)之前的工艺进行 详细的说明，所述工艺包括以下步骤：
步骤A1：如图1A所示，提供晶圆101，在所述晶圆上形成介电层102。
其中，所述晶圆101可以为以下所提到的材料中的任何一种：硅片、绝 缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、 绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。
其中，所述介电层102可以选用常规的氧化物，并不局限于某一种，可 以根据实际需要进行选择。在本发明的一示例中，所述介电层102选用二氧 化硅。
步骤A2：如图1B所示，蚀刻所述介电层102，以在所述介电层102中 形成插塞开口。
具体地，在该步骤中在所述介电层102上形成掩膜层103，例如光刻胶 层，然后对所述光刻胶层进行曝光显影，形成插塞开口图案。
然后以所述掩膜层为掩膜蚀刻所述介电层102至所述晶圆101，以形成 插塞开口，用于形成插塞。
步骤A3：在所述插塞开口中填充导电介质，以填充所述插塞开口并覆盖 所述介电层。
具体地，在该步骤中为了防止导电介质扩散，在填充所述导电介质之前， 还包括在所述插塞开口形成扩散阻挡层104的步骤。
其中，所述扩散阻挡层104包括在所述开口表面上依次设置的阻挡层以 及位于阻挡层上的粘附层。其中，所述粘附层紧邻所述导电介质，以增加导 电介质和所述阻挡层之间的表面粘附性能，所述阻挡层用于防止金属向器件 层扩散，以保证器件的可靠性。
沉积导电介质105，以填充所述插塞开口并覆盖所述介电层，如图1D所 示，其中所述导电介质选用钨，但并不局限于钨，可以根据实际需要进行选 择。
步骤A4：对所述导电介质进行研磨至所述介电层，以形成所述插塞。
具体地，在该步骤中可以包括以下子步骤：
步骤A41：首先选用硬质的研磨垫，即硬度较大的研磨垫对所述导电介 质进行研磨，研磨至距离所述介电层具有一定的厚度，例如比较靠近所述介 电层，但仍没有露出所述介电层，如图1E所示。
步骤A42：继续对所述介电层研磨，研磨至所述介电层，即以所述介电 层为研磨终点，漏出所述介电层为止，如图1F所示。
执行步骤二：在所述研磨垫上同时添加研磨液和去离子水，并对所述介 电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞 凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为 1:0.03-1:15，和/或所述研磨液和所述去离子水在所述研磨垫的落点与所述研 磨垫中心的距离为10-12cm。
在研磨之前，对所述化学机械研磨设备进行简要的说明，以便更好的理 解本发明所述化学机械研磨方法，如图2所示，化学机械研磨设备包括：
研磨垫12；
研磨头10，所述研磨头可移动地且可旋转地设置在所述研磨垫的上方， 用于将晶圆11卡持在所述研磨头的下表面并在研磨过程中向所述基片施加 压力；
研磨液供应管道13以及去离子水供应管道14，以分别将研磨液和去离 子水引导至所述研磨垫上，进行混匀并对所述晶圆进行研磨。
可选地，在该步骤中，所述研磨垫选用材质较软的软研磨垫。
可选地，具体地，在该步骤中对所述研磨方法进行改进，通过改善介电 层过抛光研磨工艺步骤参数、调试研磨液与高压去离子水(DIW)混合度和 二者流速管道的上下位置排布及其混合液在研磨垫落点位置分布来控制所述 插塞凸出的高度。
例如，在研磨过程中，首先在执行研磨液预流步骤，以使研磨垫的表面 形成平整的研磨液层。
在该步骤中主要是先在所述研磨垫上形成一层厚度均匀的研磨液层，以 使所述研磨垫的表面更加平整，进而更加有利于后续添加研磨液时使研磨液 在研磨垫上更加均匀的分布。
在所述研磨液预流步骤中，所述研磨液的从供应管道流出路径与所述研 磨垫所在水平面的夹角为45°-60°。在该步骤中，在初始阶段，控制所述研 磨液在供应管道中的压力，使所述研磨液与所述研磨垫接触的夹角为45° -60°，从而保证在所述研磨垫上形成一层厚度均匀的研磨液层。
其中，所述研磨液的从供应管道流出路径与所述研磨垫所在水平面的夹 角为45°-60°是指所述研磨液并非垂直下落，而是沿一定角度喷出落在所述 研磨垫上。
例如在本发明的一示例中，所述研磨液的从供应管道流出路径与所述研 磨垫所在水平面的夹角为60°。
在该步骤中，所述去离子水供应管道14并不会出水，而仅仅提供研磨液， 并且在该步骤中晶圆也不会和研磨垫12相接触，该步骤仅仅为研磨前的准备 工作，以获得平整的研磨液表面。
在化学机械研磨过程中，研磨液与高压去离子水DIW共混阶段，研磨液 和去离子水DIW同时从管道流出并在研磨垫上均匀分布，此时晶圆和研磨垫 接触。
为了克服插塞凸出高度不容易控制的问题，本申请首先对所述研磨液供 应管道13以及去离子水供应管道14的设置进行了改进，其中研磨液供应管 道13以及去离子水供应管道14上下位置排布，即在竖直方向上，所述研磨 液供应管道13位于和所述去离子水供应管道14的上方，以使所述研磨液和 所述去离子水在所述研磨垫上均匀分布。所述改进是为了更好的让研磨液和 去离子水在研磨垫上更好均匀的混合。因为单位质量上的研磨液密度高于去 离子水的，如果研磨液供应管道13在去离子水供应管道的下方，受水流量冲击的影响，研磨液在研磨垫中心和边缘位置上铺展均匀较差。而所述研磨液 供应管道13位于和所述去离子水供应管道14的上方时，研磨液在下落至研 磨垫的过程中，和去离子水会存在混合过程，这个阶段其实也是起到充分稀 释的过程，再加上研磨盘设定的转速可以很好地将稀释的研磨液均匀的铺展 在研磨垫上，从而为后续的化学机械研磨做充分的准备。
其次，所述研磨液供应管道13以及去离子水供应管道14的出口端口也 是不同的，其中，如图2和图3所示，所述去离子水供应管道14的出口的端 面是平齐的，即所述出口的端面与水平面相互垂直，去离子水从所述端口流 出之后垂直向下滴落。
其中，所述研磨液供应管道13的端口出口端的断面呈倾斜的斜面，不再 是平齐的断面，其中，所述倾斜的斜面与水平面之间的夹角可以为45°左右， 可以根据实际需要进行设置。
此外，所述研磨液供应管道13的端口的斜面背离所述研磨垫向上设置， 即如图3所示，其中所述管道中长度更长的一端位于下方，长度较短的一端 位于上方，由此形成的出口朝上设置。
通过对研磨液供应管道13位于和所述去离子水供应管道14的设置方式 以及端口进行改进，可以保证研磨液和去离子水的落点位置处于距离研磨垫 中心点大概10～12cm的区域。
在本发明的一示例中，研磨液和去离子水的落点与研磨垫中心点之间的 距离为11～12cm。
通过改进研磨液与高压去离子水其混合液在研磨垫落点位置分布进而改 善研磨液在研磨垫上的分布和晶圆与研磨垫和研磨液界面接触，提高晶圆表 面膜层去除率的均匀性，进而精准控制W插塞凸出高度(0～500A)及其整体 均匀性。
更进一步，本发明还对调试研磨液与高压去离子水(DIW)混合度进行 了改进，例如所述研磨液和所述去离子水的流量比为1:0.03-1:15，以精准控 制W插塞凸出高度(0～500A)及其整体均匀性。
其中，控制所述研磨液和所述去离子水的流量比为1:10-15时，可以控制 插塞凸出高度在100埃以内；控制所述研磨液和所述去离子水的流量比为 1:0.03～1:5时，可以控制插塞凸出高度在300-500埃的范围内。
通过改善过抛光研磨工艺步骤中研磨液与高压去离子水(DIW)混合度 和在研磨垫落点位置，以及二者流速管道的分布位置，进而改善研磨液在研 磨垫上的分布和晶圆与研磨垫和研磨液界面接触，提高晶圆表面膜层去除率 的均匀性。提高了良率(SPC PPK),确保器件的电学性能(电阻和电容)处 于稳定状态。同时也提高了研磨液利用率和延长研磨垫使用寿命，降低耗材 费用，节约成本。
在同时添加所述研磨液和去离子水之后，所述方法还包括：使用去离子 水对所述研磨垫和所述晶圆进行清洗的步骤。在该步骤中，仅仅提供高压去 离子水，为高压去离子水单流阶段，研磨液供应管道关闭，去离子水供应管 道继续流出，此时晶圆与研磨垫仍然接触，以对所述晶圆和研磨垫进行冲洗。
本发明基于钨-插塞化学机械研磨中W/TIN/TI膜层和SiO2膜层在不同种 类和浓度的研磨液下研磨速率的差异，通过调控研磨过程中因图案差异产生 的缺陷和过抛光研磨工艺中介电层去除量，来精准控制晶圆表面整体钨-插塞 凸出的高度以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的 器件。
实施例二
本发明还提供了一种半导体器件，所述半导体器件通过实施例一所述的 方法制备得到，通过所述方法制备到的半导体器件由于可以精准控制晶圆表 面整体钨-插塞凸出的高度以及其均匀性，进而获得高光洁、无损伤的表面以 及稳定可靠的器件。提高了良率(SPC PPK),确保器件的电学性能(电阻和 电容)处于稳定状态。同时也提高了研磨液利用率和延长研磨垫使用寿命， 降低耗材费用，节约成本。
实施例三
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电 连接的半导体器件。其中，所述半导体器件包括根据实施例二所述的机械研 磨方法制造的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、 电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP 等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如： 具有该集成电路的手机主板等。
其中所述移动电话手机包括前述机械研磨方法制备得到的半导体器件， 所述半导体器件由于可以精准控制晶圆表面整体钨-插塞凸出的高度以及其 均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。提高了良率 (SPC PPK),确保器件的电学性能(电阻和电容)处于稳定状态。同时也提 高了研磨液利用率和延长研磨垫使用寿命，降低耗材费用，节约成本。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例 只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围 内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根 据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本 发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等 效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：
提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；
执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层的高度，其中，通过控制所述研磨液和所述去离子水的流量比以控制所述插塞凸出所述介电层的高度，和所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm-12cm。
2.根据权利要求1所述的制备方法，其特征在于，所述研磨液和所述去离子水的供应管道在竖直方向上从上往下排布，以使所述研磨液和所述去离子水在所述研磨垫上均匀混合分布。
3.根据权利要求1所述的制备方法，其特征在于，在所述研磨垫上同时添加所述研磨液和所述去离子水之前，所述制备方法还包括：
执行研磨液预流步骤，以在所述研磨垫的表面形成平整的研磨液层，所述晶圆间隔地位于所述研磨垫的上方。
4.根据权利要求3所述的制备方法，其特征在于，在所述研磨液预流步骤中，所述研磨液的从供应管道流出路径与所述研磨垫所在水平面的夹角为45°-60°。
5.根据权利要求1所述的制备方法，其特征在于，在所述研磨垫上同时添加所述研磨液和所述去离子水之后，所述制备方法还包括：
使用去离子水对所述研磨垫和所述晶圆进行清洗。
6.根据权利要求1所述的制备方法，其特征在于，所述研磨液的供应管道的出口端的断面呈倾斜的斜面，并且所述斜面背离所述研磨垫向上设置；和/或所述去离子水的供应管道的出口端的呈平齐的断面。
7.根据权利要求1所述的制备方法，其特征在于，所述制备方法包括：
在所述晶圆上形成介电层；
蚀刻所述介电层，以在所述介电层中形成插塞开口；
在所述插塞开口中填充导电材料，以填充所述插塞开口并覆盖所述介电层；
研磨所述导电材料至所述介电层，以形成所述插塞。
8.根据权利要求1所述的制备方法，其特征在于，所述插塞包括钨，和/或控制所述插塞凸出所述介电层的高度在500埃以内。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8之一所述的制备方法制备得到。
10.一种电子装置，其特征在于，所述电子装置包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911423898.2A CN113130314B (zh) | 2019-12-31 | 2019-12-31 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911423898.2A CN113130314B (zh) | 2019-12-31 | 2019-12-31 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130314A CN113130314A (zh) | 2021-07-16 |
| CN113130314B true CN113130314B (zh) | 2022-09-20 |
Family
ID=76770007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911423898.2A Active CN113130314B (zh) | 2019-12-31 | 2019-12-31 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130314B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101590615A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 钨化学机械研磨方法 |
| CN103878678A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种晶圆研磨抛光方法 |
| CN107393819A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种研磨方法 |
| CN108214108A (zh) * | 2016-12-09 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种化学机械研磨方法 |
-
2019
- 2019-12-31 CN CN201911423898.2A patent/CN113130314B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101590615A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 钨化学机械研磨方法 |
| CN103878678A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种晶圆研磨抛光方法 |
| CN108214108A (zh) * | 2016-12-09 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种化学机械研磨方法 |
| CN107393819A (zh) * | 2017-08-31 | 2017-11-24 | 长江存储科技有限责任公司 | 一种研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130314A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9273409B2 (en) | Electroplated metallic conductors | |
| US5957757A (en) | Conditioning CMP polishing pad using a high pressure fluid | |
| JP5168966B2 (ja) | 研磨方法及び研磨装置 | |
| US6140233A (en) | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby | |
| US11705324B2 (en) | Apparatus and method for wafer cleaning | |
| US6806193B2 (en) | CMP in-situ conditioning with pad and retaining ring clean | |
| KR20020018182A (ko) | 증착 연마 시스템 및 방법 | |
| CN112740375B (zh) | 用于在形成半导体器件时抛光电介质层的方法 | |
| US20070050077A1 (en) | Chemical Mechanical Polishing Method and Apparatus | |
| US9962805B2 (en) | Chemical mechanical polishing apparatus and method | |
| CN113130314B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| KR100752181B1 (ko) | 화학적 기계적 연마장치 | |
| CN103009236A (zh) | 用于在半导体制造中实施抛光工艺的方法和装置 | |
| US20090233444A1 (en) | Polishing method with inert gas injection | |
| TWI289086B (en) | Polishing method, polishing apparatus, and method for producing semiconductor device | |
| US6589872B1 (en) | Use of low-high slurry flow to eliminate copper line damages | |
| US20060131177A1 (en) | Means to eliminate bubble entrapment during electrochemical processing of workpiece surface | |
| US20230373062A1 (en) | Chemical mechanical polishing apparatus with integrated slurry mixer-dispenser and methods for operating the same | |
| US6777807B1 (en) | Interconnect integration | |
| US11396080B2 (en) | Chemical mechanical polishing apparatus having scraping fixture | |
| US20210348027A1 (en) | Magnetic polishing slurry and method for polishing a workpiece | |
| CN114664652A (zh) | 一种改善虚拟图案碟陷的方法 | |
| KR100595142B1 (ko) | 화학적 기계적 연마 공정의 층간 절연막 미세 균열을방지하기 위한 반도체 소자의 제조 방법 | |
| US20070251832A1 (en) | Method and apparatus for electrochemical mechanical polishing of cu with higher liner velocity for better surface finish and higher removal rate during clearance | |
| KR20060121380A (ko) | 반도체 연마장치의 슬러리 공급암 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |